CN106252367B - 成像装置、制造该成像装置的方法和照相机 - Google Patents

成像装置、制造该成像装置的方法和照相机 Download PDF

Info

Publication number
CN106252367B
CN106252367B CN201610407002.1A CN201610407002A CN106252367B CN 106252367 B CN106252367 B CN 106252367B CN 201610407002 A CN201610407002 A CN 201610407002A CN 106252367 B CN106252367 B CN 106252367B
Authority
CN
China
Prior art keywords
region
semiconductor region
impurity
oxygen concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610407002.1A
Other languages
English (en)
Other versions
CN106252367A (zh
Inventor
庄山敏弘
高草木弘
山崎康生
石野英明
小川俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016054470A external-priority patent/JP6861471B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN106252367A publication Critical patent/CN106252367A/zh
Application granted granted Critical
Publication of CN106252367B publication Critical patent/CN106252367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开内容涉及成像装置、制造该成像装置的方法和照相机。一种制造成像装置的方法包括：制备包括晶圆和布置在晶圆上的硅层的基板，晶圆包括由单晶硅制成的、氧浓度不小于2×1016个原子/cm3并且不大于4×1017个原子/cm3的第一半导体区域，硅层包括由单晶硅制成的、氧浓度低于第一半导体区域中的氧浓度的第二半导体区域；在含有氧的气氛中使基板退火，并且将第二半导体区域中的氧浓度设置在不小于2×1016个原子/cm3并且不大于4×1017个原子/cm3的范围内；并且在退火之后在第二半导体区域中形成光电转换元件。

Description

成像装置、制造该成像装置的方法和照相机
技术领域
本发明涉及一种成像装置、制造该成像装置的方法和照相机。
背景技术
在成像装置中，如果产生了残像，则图像质量降低。残像的原因是在硅中存在氧。专利文献1涉及固态成像器件。该文献描述了半导体基板中的氧浓度越低，残像量越小。
专利文献1：日本专利公开No.2007-251074
在专利文献1中，对残像抑制的检查不足。因此，在专利文献1中描述的固态成像装置中，在氧浓度不是足够低的像素中可能产生残像。
本发明是认识到上述问题而被提出的，并且提供有利于抑制残像产生的技术。
发明内容
根据本发明的第一方面，提供了一种制造成像装置的方法，该方法包括：制备包括晶圆和布置在晶圆上的硅层的基板，晶圆包括由单晶硅制成的、氧浓度不小于2×1016个原子/cm3且不大于4×1017个原子/cm3的第一半导体区域，硅层包括由单晶硅制成的、氧浓度低于第一半导体区域中的氧浓度的第二半导体区域；在含有氧的气氛中使基板退火，并且将第二半导体区域中的氧浓度设置在不小于2×1016个原子/cm3且不大于4×1017个原子/cm3的范围内；并且在退火之后在第二半导体区域中形成光电转换元件。
根据本发明的第二方面，提供了一种成像装置，该成像装置包括由单晶硅制成的基板和布置在基板的前表面一侧的元件隔离部分，其中，设Cmax和Cmin分别为离前表面的距离不大于20μm的部分的半导体区域中的氧浓度的最大值和最小值，则Cmax/Cmin不大于10，并且光电转换元件布置在该半导体区域中。
根据本发明的第三方面，提供了一种成像装置，该成像装置包括像素单元和周边电路单元，在像素单元中多个像素排列在由硅制成的基板上，周边电路单元布置在基板上的像素单元的周边，并且包括被配置为处理来自每个像素的信号的电路，其中，周边电路单元包括晶体管，该晶体管包括含有镍和钴中的至少一种的硅化物区域，每个像素包括：第一导电类型的第一区域，其形成在基板中，并且包括被构造为累积通过光电转换而产生的电荷的部分；第一导电类型的第二区域，其布置在基板中比第一区域深并且与第一区域分开的位置处；以及第二导电类型的第三区域，其在从基板的表面起的深度方向上布置在第一区域和第二区域之间，第三区域包括：第一部分，其在深度方向上布置在与第二区域分开的位置处，并且包括第二导电类型的杂质的净浓度表现出第一最大的值的位置；以及第二部分，其在深度方向上布置在第一部分和第二区域之间，第二部分中的氧浓度不大于1×1017[个原子/cm3]。
根据本发明的第四方面，提供了一种照相机，该照相机包括：如本发明的第二或第三方面指定的成像装置；以及处理单元，其被配置为处理从成像装置输出的信号。
从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1是示意性地示出根据本发明的一个实施例的成像装置的截面结构的截面图；
图2示出用于示例性地说明制造根据本发明的一个实施例的成像装置的方法的截面图；
图3示出用于示例性地说明制造根据本发明的一个实施例的成像装置的方法的截面图；
图4示出用于示例性地说明制造根据本发明的一个实施例的成像装置的方法的截面图；
图5示出用于示例性地说明制造根据本发明的一个实施例的成像装置的方法的截面图；
图6是示出根据实施例和比较例子的半导体基板的深度方向上的氧浓度分布(在执行退火步骤之前)的曲线图；
图7是示出根据实施例和比较例子的半导体基板的深度方向上的氧浓度分布(在含有氧的气氛中执行退火步骤之后)的曲线图；
图8是示出根据实施例和比较例子的半导体基板的深度方向上的氧浓度分布(在含有氧的气氛中执行退火步骤以及在不含有氧的气氛中执行退火步骤之后)的曲线图；
图9是示出制造的成像装置的半导体基板中的氧浓度分布的曲线图；
图10是用于说明成像装置的结构的例子的截面图；
图11是用于说明基板中的杂质浓度分布和氧浓度分布的曲线图；
图12A和12B是用于说明对于图像中的残像而言基板中的氧浓度依赖性以及残像和白点缺陷的确定结果的视图；
图13A至13E是用于说明制造成像装置的方法的例子的截面图；
图14A至14D是用于说明形成元件隔离部分的方法的例子的截面图；
图15是用于说明照相机的布置的例子的框图；
图16A和16B是用于说明元件隔离部分的曲线图；
图17是用于说明元件隔离部分的曲线图；以及
图18是用于说明元件隔离部分的视图。
具体实施方式
现在将通过第一示例性实施例参照附图描述本发明。
在本说明书中，最大值和最小值分别意指全局最大和全局最小，并且最大的值和最小的值分别意指局部最大值和局部最小值。
在成像装置中，如果产生了残像，则图像质量降低。残像的原因是在硅中存在氧。日本专利公开No.2007-251074涉及固态成像器件。日本专利公开No.2007-251074描述了半导体基板中的氧浓度越低，残像量越小。作为详细的例子，日本专利公开No.2007-251074描述了在硅基板上形成光电二极管，在该硅基板中，氧浓度在13.3×1017至13.7×1017个原子/cm3的范围内。日本专利公开No.2010-34195涉及硅晶圆，诸如外延晶圆。日本专利公开No.2010-34195描述了通过在氧气气氛中对晶圆执行快速热退火来获得具有在固定深度处具有最大值和最小值的溶解氧浓度分布的硅晶圆。
如果用于形成成像装置的半导体基板的深度方向上的氧浓度的梯度大，则氧的扩散程度可能由于制造阶段中的工艺误差而变化。这可能引起多个制造的成像装置之间的氧浓度变化。另外，残像可能在氧浓度不是足够低的个体中产生。可替代地，氧浓度分布可以在成像装置中的像素之间产生。另外，残像可能在氧浓度不是足够低的像素中产生。
该实施例是认识到上述问题而提出的，并且作为其目的提供有利于抑制残像产生的技术。
根据该实施例的一方面，提供了一种制造成像装置的方法，该方法包括以下步骤：
(a)制备半导体基板，该半导体基板包括：
第一半导体区域，其由氧浓度在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内的单晶硅制成，以及
第二半导体区域，其布置在第一半导体区域上，并且由氧浓度低于第一半导体区域中的氧浓度的单晶硅制成；
(b)在含有氧的气氛中使半导体基板退火，并且将第二半导体区域中的氧浓度设置在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内；以及
(c)在第二半导体区域中形成光电转换元件。
根据该实施例，提供了有利于抑制残像产生的技术。
在下面的描述中，“第一导电类型”和“第二导电类型”是用于在导电类型之间进行区分的术语。如果第一导电类型是n型，则第二导电类型是p型。相反，如果第一导电类型是p型，则第二导电类型是n型。
图1示意性地示出根据本发明的一个实施例的成像装置100的截面结构。成像装置100是具有半导体基板SS的固体成像装置，半导体基板SS包括第一半导体区域101和布置在第一半导体区域101上的第二半导体区域102。第二半导体区域102的两个表面中的与第一半导体区域101相对的一个表面形成半导体基板SS的表面。半导体基板SS的背表面可以由第一半导体区域101形成。第二半导体区域102从第一半导体区域101延续。即，在第一半导体区域101和第二半导体区域102之间不存在绝缘区域。在该例子中，第一半导体区域101和第二半导体区域102都具有第一导电类型。即，在该例子中，第一半导体区域101和第二半导体区域102具有相同的导电类型。第一半导体区域101和第二半导体区域102可以具有不同的导电类型。如稍后将描述的，在第二半导体区域102中提供其导电类型或杂质浓度彼此不同的多个杂质区域。
第一半导体区域101中的第一导电类型的杂质的浓度不同于第二半导体区域102中的第一导电类型的杂质的浓度。在例子中，第一半导体区域101中的第一导电类型的杂质的浓度高于第二半导体区域102中的第一导电类型的杂质的浓度。在另一个例子中，第一半导体区域101中的第一导电类型的杂质的浓度低于第二半导体区域102中的第一导电类型的杂质的浓度。
第一半导体区域101由单晶硅制成，并且可以通过对单晶硅铸块进行切片并且磨削切片而形成。第二半导体区域102由单晶硅制成，并且可以通过在第一半导体区域101上外延生长形成单晶硅层而形成。通过外延生长而形成的层被称为外延层。因为晶格可以在第一半导体区域101和第二半导体区域102之间延续，所以可能不可能观察到清晰的界面。
光电转换元件PD布置在成像装置100的半导体基板SS中。光电转换元件PD布置在至少第二半导体区域102中。在该例子中，光电转换元件PD布置在第二半导体区域102中。然而，杂质区域可以延伸到第二半导体区域102。光电转换元件PD包括能够充当电荷累积区域的第一导电类型的杂质区域104。在第一导电类型的杂质区域104中，信号电荷形成多数载流子。光电转换元件PD还可以在杂质区域104和第一半导体区域101之间包括具有不同于第一导电类型的第二导电类型的杂质区域103。光电转换元件PD还可以在杂质区域104下面包括从杂质区域104连续地布置的第一导电类型的杂质区域102b。第二半导体区域102之中的布置在杂质区域103下面的部分是杂质区域102a。第二半导体区域102之中的布置在杂质区域103上的部分是杂质区域102b。
杂质区域104中的第一导电类型的杂质的浓度高于第二半导体区域102(杂质区域102a和102b)中的杂质的浓度。杂质区域104、102b和103构成光电转换元件PD。在通过光电转换元件PD的光电转换而产生的负电荷(电子)和正电荷(空穴)之中，与第一导电类型中的多数载流子相同类型的电荷累积在杂质区域104中。光电转换元件PD可以包括杂质区域105，其具有第二导电类型，并且布置在杂质区域104的上侧，即，在杂质区域104和半导体基板SS的表面之间。杂质区域105的作用是使杂质区域104与半导体基板SS的表面隔离。具有埋入结构的光电转换元件PD如此被构成。
尽管未示出，但是成像装置100包括多个杂质区域104。所述多个杂质区域104可以通过第二导电类型的杂质区域106和107而彼此隔离，杂质区域106和107均基于势垒充当隔离区域。杂质区域103可以布置在所述多个杂质区域104的阵列的下面，以便在该阵列的整个区域上铺展。
成像装置100可以被形成为MOS图像传感器、CCD图像传感器或任何其他类型的图像传感器。下面将描述成像装置100被形成为MOS图像传感器的例子。
累积在杂质区域104中的电荷经由当有效电平的电位施加于栅极电极114(传输栅极)时在杂质区域102b中形成的通道而被传输到充当浮置扩散区域的第一导电类型的杂质区域112。杂质区域112形成在半导体基板SS的表面和第二半导体区域102之中的杂质区域102b之间。栅极电极114布置在半导体基板SS上的栅极绝缘膜116上。杂质区域104和112、栅极电极114以及栅极绝缘膜116具有MOS晶体管结构。充当场缓和区域的杂质区域111可以布置在杂质区域112靠近杂质区域104的一侧。杂质区域111可以具有第一导电类型。
成像装置100可以包括将与传输到杂质区域112的电荷对应的信号输出到列信号线的多个晶体管Tr。所述多个晶体管Tr布置在半导体基板SS的表面侧。每个晶体管Tr可以包括形成源极和漏极的杂质区域113、栅极电极113以及栅极绝缘膜117。在包括所述多个晶体管Tr和杂质区域104(光电转换元件)的元件之中，将被隔离的元件可以被元件隔离部分110隔离。元件隔离部分110可以由具有形成在半导体基板SS的表面侧的STI结构或LOCOS结构的绝缘体形成。然而，元件隔离部分110也可以通过p-n结隔离而形成。第二导电类型的杂质区域109形成在元件隔离部分110的周围。杂质区域109可以充当对于在元件隔离部分110和第二半导体区域102之间的界面中产生的暗电流的通道限位(stop)或屏蔽。具有第二导电类型的杂质区域108可以布置在杂质区域109和杂质区域103之间。
绝缘层118、多个绝缘层123、互连层120和122、接触插塞119、贯穿插塞121等可以布置在半导体基板SS上。绝缘层118可以充当例如防反射膜和/或蚀刻限位部。所述多个绝缘层123可以充当层间介电膜。滤色器层124、微透镜125等可以布置在所述多个绝缘层123上。
下面将参照图2至5来示例性地描述制造成像装置100的方法。在图2中所示的步骤S200中，首先，执行制备半导体基板SS的制备步骤。半导体基板SS包括第一半导体区域101和第二半导体区域102，第一半导体区域101具有第一导电类型，第二半导体区域102布置在第一半导体区域101上并且具有第一导电类型。第一半导体区域101可以例如是单晶硅基板。在更详细的例子中，第一半导体区域101可以是通过镜面磨削从单晶硅铸块切出的盘状构件的主表面而获得的单晶硅晶圆，所述单晶硅铸块通过磁场施加CZ(Czochralski)方法而被拉动，并且具有300mm的直径。
在步骤S200中执行的制备步骤可以包括制备第一半导体区域101的步骤以及在第一半导体101上形成第二半导体区域102的步骤。第二半导体区域102可以典型地通过外延生长而形成在第一半导体区域101上。例如，第一半导体区域101和第二半导体区域102中的每个均含有作为杂质的浓度约为1×1014至5×1014个原子/cm3的磷，从而表现出n型。
第一半导体区域101中的氧浓度可以落在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内，例如，可以是1×1017个原子/cm3。落在该范围内的氧浓度意味着，第一半导体区域101中的氧浓度的最小值C10min是2×1016个原子/cm3或更大，第一半导体区域101中的氧浓度的最大值C10max是4×1017个原子/cm3或更小。氧浓度可以通过例如OldASTM从转换因子获得。关于第一半导体区域101的尺寸、电阻率和导电类型，没有约束。第二半导体区域102中的氧浓度低于第一半导体区域101中的氧浓度。例如，第二半导体区域102中的氧浓度的最小值C20min小于第一半导体区域101中的氧浓度的最大值C10max(C20min<C10max)。另外，第二半导体区域102中的氧浓度的最小值C20min小于第一半导体区域101中的氧浓度的最小值C10min(C20min<C10min)。例如，第二半导体区域102中的氧浓度的最大值C20max小于第一半导体区域101中的氧浓度的最大值C10max。另外，第二半导体区域102中的氧浓度的最大值C20max小于第一半导体区域101中的氧浓度的最小值C10min。第二半导体区域102具有与第一半导体区域101相同的导电类型，并且可以具有例如5μm(包括)至50μm(包括)的范围内的厚度，更适合地，5μm(包括)至25μm(包括)的范围内的厚度。
第二半导体区域102可以被形成为使得第一半导体区域101中的第一导电类型的杂质的浓度变得不同于第二半导体区域102中的第一导电类型的杂质的浓度。在一个例子中，第二半导体区域102可以被形成为使得第一半导体区域101中的第一导电类型的杂质的浓度变得高于第二半导体区域102中的第一导电类型的杂质的浓度。在另一个例子中，第二半导体区域102可以被形成为使得第一半导体区域101中的第一导电类型的杂质的浓度变得低于第二半导体区域102中的第一导电类型的杂质的浓度。
在图6中，实线指示半导体基板SS的深度方向上的氧浓度分布。横轴表示离半导体基板SS的表面的深度，纵轴表示氧浓度(原子/cm3)。图6中的实线(实施例)指示通过在氧浓度为1×1017个原子/cm3的第一半导体区域101上形成第二半导体区域102而获得的半导体基板SS中的氧浓度分布。图6中的点线所指示的比较例子示出了通过在氧浓度为1.3×1018个原子/cm3的第一半导体区域101上形成第二半导体区域102而获得的半导体基板中的氧浓度分布。注意，在图6中所示的实施例和比较例子这两者中，作为通过外延生长而形成的单晶硅层的第二半导体区域102的厚度为9μm。因此，离半导体基板的表面深9μm的位置对应于第一半导体区域101和第二半导体区域102之间的边界。在实线所指示的实施例和点线所指示的比较例子这两者中，从半导体基板的表面到第二半导体区域102之中的1/2深度(深度：0至4.5μm)的部分中的氧浓度是1×1016个原子/cm3或更小。在该实施例中，即使在第二半导体区域102之中的其余部分(深度：4.5至9μm)中，氧浓度也是1×1016个原子/cm3或更小。在比较例子中，在第二半导体区域102之中的其余部分(深度：4.5至9μm)中，因为从第一半导体区域101的氧扩散，所以氧浓度超过1×1016个原子/cm3。
接着，在图2中所示的步骤S210和S220以及图3中所示的步骤S230中，执行在半导体基板SS中形成沟槽TR的沟槽形成步骤。首先，在步骤S210中，执行在半导体基板SS上形成膜150的步骤。膜150可以包括例如氧化硅层151、布置在氧化硅层151上的多晶硅层152、以及布置在多晶硅层152上的氮化硅层153。在紧挨着步骤S210的步骤S220中，执行通过使用光刻法对膜150进行构图来形成开口OP1的步骤。在紧挨着步骤S220的步骤S230中，执行通过使用构图的膜150作为蚀刻掩模来经由开口OP1蚀刻半导体基板SS(第二半导体区域102)的步骤。通过该步骤，沟槽TR形成于半导体基板SS(第二半导体区域102)中。
接着，在图3中所示的步骤S240中，在含有氧的气氛中使半导体基板SS退火。当沟槽TR被形成时，可以将氧从沟槽TR的内表面供给到第二半导体区域102的深处部分。沟槽TR的内表面的氧化与该退火相关联地发生。结果，氧化硅膜170可以形成于每个沟槽TR的内表面上。步骤S240的退火可以在例如800℃(包括)至1150℃(包括)的温度下执行。另外，步骤S240的退火可以被执行为使得例如第二半导体区域102中的氧浓度落在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内。可替代地，步骤S240的退火可以被执行为使得例如第二半导体区域102中的氧浓度落在1×1016个原子/cm3(包括)至1×1017个原子/cm3(包括)的范围内。
在温度800℃(包括)至1150℃(包括)的温度下氧在硅中的溶解限制浓度落在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内。用于获得半导体基板SS的第一半导体区域101中的氧浓度优选地被设置为溶解限制浓度的范围内的浓度，并且步骤S240的退火优选地在含有氧的气氛中执行。根据该方法，可以容易地获得在深度方向上具有几乎恒定的氧浓度分布的半导体基板SS。
在第二半导体区域102的整个深度方向上，第二半导体区域102中的氧浓度可以通过执行步骤S240的退火而被设置在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内。另外，在第二半导体区域102的整个深度方向上，第二半导体区域102中的氧浓度可以被设置在1×1016个原子/cm3(包括)至1×1017个原子/cm3(包括)的范围内。例如，设C21max和C21min分别为步骤S240之后的第二半导体区域102中的氧浓度的最大值和最小值，则C21max/C21min优选地为10或更小。更优选地，C21max/C21min为5或更小。
在图7中，实线指示在步骤S240中在含有氧的气氛中执行了退火之后的半导体基板SS的深度方向上的氧浓度分布。图7中所示的结果是通过将步骤S240中的退火步骤的温度设置为1050℃而获得的结果。
在步骤S240的退火中，对半导体基板SS进行加热，然后迫使其冷却，从而迅速地使半导体基板SS冷却。在该冷却中，半导体基板SS的温度可以以例如0.1℃/sec或更大的降温速率，优选地，1℃/sec或更大的降温速率，更优选地，10℃/sec或更大的降温速率下降。降温速率可以是100℃/sec或更小。不想要的氧扩散可以通过迅速冷却而被抑制。
接着，在图3中所示的步骤S250中，执行形成第二导电类型的杂质区域109的注入步骤。当杂质区域109沿着每个沟槽TR的内表面形成时，在沟槽TR的内表面附近产生的暗电流可以减小。步骤S240的退火可以在杂质区域109形成之后执行。然而，当杂质区域109的形成在步骤S240的退火之后执行时，杂质区域109中的不想要的扩散可以被抑制。接着，在图4中所示的步骤S260中，执行用绝缘体160(氧化硅)填充沟槽TR的填充步骤。此时，绝缘体160可以甚至在膜150上沉积。图4示出了与绝缘体160形成一体的氧化硅膜170。接着，在图4中所示的步骤S270中，执行通过CMP等移除膜150上的绝缘体160的移除步骤。元件隔离部分110从而形成在沟槽TR中。此后，膜150被移除。步骤S240中的氧气氛中的退火可以在步骤S260中埋入绝缘体160之后执行。然而，当氧气氛中的退火在埋入绝缘体160之前执行时，可以将氧从沟槽TR的内表面供给到第二半导体区域102的深处部分。
接着，在图4中所示的步骤S280中，形成第二导电类型的杂质区域103以及第二导电类型的杂质区域106和107。注意，用于形成第二导电类型的杂质区域103以及第二导电类型的杂质区域106和107的抗蚀剂图案被省略。然后，为了扩散或激活所形成的第二导电类型的杂质区域103、106和107，在不含有氧的气氛中执行退火步骤。此后，在步骤S280中，在半导体基板SS上形成栅极绝缘膜116和117以及栅极电极114和115。
在图8中，实线指示步骤S280之后的半导体基板SS的深度方向上的氧浓度分布。在图8中所示的状态下，结束了以上所述的用于形成栅极绝缘膜116和117的在含有氧的气氛中的退火步骤以及在不含有氧的气氛中的退火步骤。当在不含有氧的气氛中执行退火步骤时，半导体基板SS靠近表面的区域中的氧通过向外扩散而被除去。由于这个原因，与紧接着步骤S240中的退火步骤之后的状态(图7)相比，氧浓度在半导体基板SS靠近表面的区域中降低。从图8中所示的结果可以理解，氧浓度的梯度甚至通过可在步骤S240之后执行的退火(用于激活注入的杂质的退火或沉积处理)而被抑制在容许度内。在第二半导体区域102的整个深度方向上，即使在步骤S280之后，第二半导体区域102中的氧浓度也可以保持在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内。另外，在第二半导体区域102的整个深度方向上，第二半导体区域102中的氧浓度可以保持在1×1016个原子/cm3(包括)至1×1017个原子/cm3(包括)的范围内。例如，设C22max和C22min分别为步骤S280之后的第二半导体区域102中的氧浓度的最大值和最小值。即使在此时，C22max/C22min也优选地为10或更小。更优选地，C22max/C22min为5或更小。
接着，在步骤S290中，在半导体基板SS上形成抗蚀剂图案RP2。第一导电类型的杂质经由抗蚀剂图案RP2的开口OP2而被注入到半导体基板SS(第二半导体区域102)中，从而形成杂质区域104。此后，抗蚀剂图案RP2被移除。
接着，在步骤S300中，在半导体基板SS上形成抗蚀剂图案RP3。第二导电类型的杂质经由抗蚀剂图案RP3的开口OP3而被注入到半导体基板SS中。第二导电类型的杂质区域105从而形成在杂质区域104上。以这种方式，在步骤S200至S300中形成光电转换元件PD。
接着，在步骤S310中，将绝缘层118形成为覆盖半导体基板SS的表面以及栅极电极114和115。此后，形成多个绝缘层123、互连层120和122、接触插塞119、贯穿插塞121等。另外，形成滤色器层124、微透镜125等。如图1中所示的成像装置100从而完成。
在图9中，实线指示根据该实施例制造的成像装置100的半导体基板SS中的氧浓度分布。图9还示出了比较例子。在比较例子中，离半导体基板SS的表面大约10μm的深度处的氧浓度为7×1017个原子/cm3。这是表面附近的7×1016个原子/cm3的氧浓度的约10倍，并且浓度梯度非常大。相反，在该实施例中，即使在离半导体基板SS的表面大约10μm的深度处，氧浓度也是8×1016个原子/cm3。这是表面附近的5×1016个原子/cm3的氧浓度的约1.6倍。即，在该实施例中，实现了氧浓度的梯度小的状态。在氧浓度的梯度小的状态下，即使在制造过程中发生变化，来源于这些变化的残像也可以被抑制。制造过程中的变化的例子是用于切出第一半导体区域101的铸块中或者第一半导体区域101中的氧浓度的变化。制造过程中的变化的另一个例子是在杂质被注入到半导体基板SS中或者沉积处理之后用于激活杂质的退火中的温度变化。
在成像装置100中，设Cmax和Cmin分别为对残像影响大的、半导体基板SS的深处部分中的氧浓度的最大值和最小值，则Cmax/Cmin优选地为10或更小。例如，在成像装置100中，设Cmax和Cmin分别为离半导体基板SS的表面距离为20μm或更小的部分的半导体区域中的氧浓度的最大值和最小值，则Cmax/Cmin优选地为10或更小。可替代地，在成像装置100中，设Cmax和Cmin分别为离半导体基板SS的表面距离为30μm或更小的部分的半导体区域中的氧浓度的最大值和最小值，则Cmax/Cmin优选地为10或更小。另外，在成像装置100中，设Cmax和Cmin分别为离半导体基板SS的表面距离为40μm或更小的部分的半导体区域中的氧浓度的最大值和最小值，则Cmax/Cmin优选地为10或更小。可替代地，在成像装置100中，设Cmax和Cmin分别为离半导体基板SS的表面距离为50μm或更小的部分的半导体区域中的氧浓度的最大值和最小值，则Cmax/Cmin优选地为10或更小。Cmax/Cmin在每个深度处优选地为5或更小。
注意，设Cmax和Cmin分别为离半导体基板SS的表面深度为10μm或更小的部分中的氧浓度的最大值和最小值，则值Cmax/Cmin在图9中所示的实施例中为1.6，在图9中所示的比较例子中约为10。即，图9中所示的比较例子的值Cmax/Cmin比图9中所示的实施例的值Cmax/Cmin大得多，并且估计所产生的残像量大。
作为根据上述实施例的成像装置的应用例子，合并有该成像装置的照相机将在下面被示例性地描述。照相机的概念不仅包括主要旨在拍摄的装置，而且还包括具有辅助拍摄功能的装置(例如，个人计算机或便携式终端)。照相机包括在以上实施例中示例性地描述的根据本发明的成像装置以及处理从该成像装置输出的信号的处理单元。处理单元可以包括例如A/D转换器以及处理从A/D转换器输出的数字数据的处理器。
在上述实施例中，前照式CMOS图像传感器已经被例示为成像装置。然而，实施例适用于背照式类型，而且还适用于CCD图像传感器。在背照式成像装置中，由单晶硅制成的并且包括光电转换部分的半导体区域的厚度约为1至10μm。在从前表面到背表面的半导体区域的整个深度方向上，氧浓度的最大值仅需要为最小值的10倍或更小。在从前表面到背表面的半导体区域的整个深度方向上，氧浓度仅需要落在2×1016个原子/cm3(包括)至4×1017个原子/cm3(包括)的范围内。在从半导体区域的表面到20μm深度的范围之中相比半导体区域的背表面更远离前表面的部分中，产生来源于氧的残像的半导体区域不存在，而微透镜和滤色器可以存在。
下面将通过以第二实施例作为示例性实施例来参照附图描述本发明的另一方面。
成像装置包括排列在由半导体(例如，硅)制成的基板上并且分别包括光电转换部分的多个像素，并且基于像素中通过光电转换而产生的电荷形成图像。
成像装置被要求抑制或减小在图像中可能产生的残像和白点缺陷。如果例如当读出图像时通过光电转换而产生的电荷被基板中的缺陷等捕获，并且当稍后读出另一个图像时这些电荷被释放，则可能产生残像。白点缺陷可能例如在制造成像装置期间用镍或钴使晶体管的电极硅化的步骤中由混合到基板中的金属杂质产生。
日本专利公开No.2007-251074公开了通过降低基板中的氧浓度来抑制图像中的残像。另一方面，日本专利公开No.2003-92301公开了通过提高基板中的氧浓度来抑制图像中的白点缺陷。即，根据日本专利公开No.2007-251074和2003-92301，基板被要求具有彼此相反的结构以实现残像抑制和白点缺陷抑制两者。因此，可以说，通过简单地调整基板中的氧浓度，难以实现这两者。
该实施例涉及提供抑制图像中的残像和白点缺陷两者的新技术。
根据该实施例的一方面，涉及一种成像装置。该成像装置包括像素单元和周边电路单元，在像素单元中，多个像素排列在由硅制成的基板上，周边电路单元布置在基板上的像素单元的周边，并且包括被配置为处理来自每个像素的信号的电路。
周边电路单元包括晶体管，该晶体管包括含有镍和钴中的至少一种的硅化物区域。
每个像素包括：
第一导电类型的第一区域，其形成在基板中，并且包括被构造为累积通过光电转换而产生的电荷的部分；
第一导电类型的第二区域，其布置在基板中比第一区域深并且与第一区域分开的位置处；以及
第二导电类型的第三区域，其在从基板的表面起的深度方向上布置在第一区域和第二区域之间。
第三区域包括：
第一部分，其在深度方向上布置在与第二区域分开的位置处，并且包括第二导电类型的杂质的净浓度表现出第一最大的值的位置；以及
第二部分，其在深度方向上布置在第一部分和第二区域之间，并且包括第二导电类型的杂质的净浓度表现出比第一最大的值小的第二最大的值的位置。
第二部分中的氧浓度不大于1×1017[个原子/cm3]。
根据该实施例，可以抑制图像中的残像和白点缺陷两者。
(1-1.成像装置的结构)
图10是用于说明根据第二实施例的成像装置100的结构的例子的示意图。成像装置100包括形成在由硅制成的基板SUB中的区域R1至R4。区域R1(第一区域)为例如n型(第一导电类型)，并且在本说明书中的下文中将被称为“n型区域R1”。区域R2(第二区域)为例如n型，并且在下文中将被称为“n型区域R2”。区域R3(第三区域)为例如p型(第二导电类型)，并且在下文中将被称为“p型区域R3”。区域R4为例如n型，并且在下文中将被称为“n型区域R4”。
区域R1至R4中的每个均通过使用已知的半导体制造技术(例如，外延生长或杂质注入)而形成。更具体地说，首先，制备与n型区域R4对应的硅基板，然后通过例如外延生长在它上形成n型半导体构件。接着，通过杂质注入在所形成的半导体构件中形成n型区域R1。在形成n型区域R1之前或之后，在比n型区域R1深的位置处形成p型区域R3。n型区域R2是在p型区域R3和n型区域R4之间的区域，因此布置在比n型区域R1深并且与n型区域R1分开的位置处。
n型区域R1包括电荷累积部分(未示出)，其是在其中通过光电转换而产生的电荷(在该例子中，电子)累积的部分并且具有比其余部分的杂质浓度高的杂质浓度(例如，1×1017[cm-3]或更大)。n型区域R1可以通过在基板SUB的表面附近形成p型区域R0而被形成在与基板SUB的表面间隔开的位置处(以便被埋入)。
p型区域R3是形成在n型区域R1和n型区域R2之间以便与n型区域R1的底表面和侧表面接触的区域。即，p-n结形成在n型区域R1和p型区域R3之间，并且光电二极管被形成。换句话说，p型区域R3从n型区域R1或比n型区域R1浅的位置形成到比n型区域R1深且比n型区域R2浅的位置以便与n型区域R1相邻。
注意，在上述区域中，例如，硼(B)等用作形成p型的杂质(p型杂质)，并且例如，磷(P)、砷(As)等用作形成n型的杂质(n型杂质)。图10示出了n型区域R1中的n型杂质浓度的最大的值Q_R1以及p型区域R3中的p型杂质浓度的最大的值Q1至Q5，稍后将对这些进行详细描述。
成像装置100还包括浮置扩散FD和栅极电极GTX。浮置扩散FD是形成在基板SUB的表面中及其在与n型区域R1间隔开的位置处附近的n型区域。栅极电极GTX是连接n型区域R1和浮置扩散FD的MOS晶体管(传输晶体管)的栅极电极，并且形成在基板SUB上的绝缘膜F上。通过光电转换而产生的并且累积在n型区域R1中的电荷经由通过将激活电压供给栅极电极GTX而形成的通道被传输到浮置扩散FD。传输的电荷或根据它们的信号被读出电路(未示出)作为像素信号读出。
成像装置100还包括元件隔离部分STI和p型杂质区域CS，元件隔离部分STI具有STI(浅沟槽隔离)结构，并且形成在基板SUB的表面附近，p型杂质区域CS形成在元件隔离部分STI周围，并且用作通道限位。元件隔离部分STI使形成在基板SUB中的元件或单元彼此电隔离。
包括布置在一个或多个互连层中的导电构件(布线图案)、连接它们的插塞以及光学元件(例如，滤色器和微透镜)的结构可以布置在基板SUB上，但是这里将省略其描述。
图11示出了沿着图10中的切割线A1-A2(从基板SUB的表面起的深度方向)的杂质(硼和砷)的实际浓度分布。注意，这里仅示出了描述实施例所必需的部分中的杂质浓度，其余部分(例如，区域R0等)中的杂质浓度分布未被示出。
区域中的“实际”杂质浓度意指实际存在于该区域中的杂质浓度，而不管该区域的导电类型如何，并且也被称为“总杂质浓度”。另一方面，区域中的“净”杂质浓度意指决定该区域的导电类型的有效杂质浓度，也被称为“净杂质浓度”。即，净杂质浓度等于通过从一种导电类型的实际杂质浓度减去不同于该导电类型的另一种导电类型的实际杂质浓度而获得的杂质浓度。例如，当区域中的实际硼(p型杂质)浓度为4×1016[cm-3]，实际砷(n型杂质)浓度为1×1016[cm-3]时，该区域的导电类型是p型，并且该区域中的p型杂质的净浓度为3×1016[cm-3]。
图11示出了实际杂质浓度。n型区域R1中的p型杂质浓度比n型区域R1中的n型杂质浓度低得多。另外，p型区域R3中的n型杂质浓度比p型区域R3中的p型杂质浓度低得多。由于这个原因，与图11对应的净杂质浓度基本上与图11中所示的杂质浓度相同。
参照图11，n型区域R1中的n型杂质(砷)浓度由点划线指示，并且p型区域R3中的p型杂质(硼)浓度由实线指示(注意，基板SUB中的氧浓度由虚线指示，稍后将对这进行详细描述)。n型区域R1中的n型杂质浓度表现出最大的值C_R1的位置被定义为峰值位置Q_R1。以上所述的通过光电转换而产生的电荷可以主要在n型区域R1中的峰值位置Q_R1处及其附近(例如，浓度为1×1016[cm-3]或更大的部分，更特别地，浓度为1×1017[cm-3]或更大的部分)累积。峰值位置Q_R1对应于大约0.3[μm]的深度(从基板SUB的表面起的深度)，并且n型杂质的净浓度约为1.23×1017[cm-3]。对于n型区域R1中除了电荷累积部分之外的部分，n型杂质的净浓度可以小于1×1017[cm-3]，或者可以例如约为1×1014至1×1016[cm-3]。
p型区域R3在从基板SUB的表面起的深度方向上包括例如多个部分P0至P5。在该例子中，部分P0是围绕区域R1的部分。部分P1至P5分别包括位置Q1至Q5，在这些位置处，p型杂质浓度分别表现出最大的值C1至C5。图11示出了峰值位置Q1、Q2、Q3、Q4和Q5，在这些峰值位置处，p型杂质浓度对于部分P1、P2、P3、P4和P5分别表现出最大的值C1、C2、C3、C4和C5(P1至P5和Q1至Q5在图10中也被示出)。部分P0至P5之间的边界被设置在p型杂质的净浓度分布中的杂质浓度表现出最小的值的位置处。该结构通过例如使用彼此不同的注入能量多次执行杂质注入而获得。根据该方法，p型区域R3可以在将杂质浓度分布调整到期望浓度的同时一直形成到期望深度。
在p型区域R3中，部分P1至P5之中的最深部分P5中的p型杂质的净浓度被使得高于除了部分P5之外的部分P1至P4中的p型杂质的净浓度。例如，针对部分P5的p型杂质的净浓度的最大的值C5优选地为针对部分P1至P4的p型杂质的净浓度的最大的值C1至C4的至少三倍，更优选地，至少五倍。根据该结构，可以防止在p型区域R3中通过光电转换而产生的电荷泄漏(更具体地说，防止电荷泄漏到比p型区域R3更深的部分)并且高效地将这些电荷引导到n型区域R1。
例如，部分P1中的峰值位置Q1对应于大约0.7[μm]的深度，并且p型杂质的净浓度的最大的值C1约为2.0×1017[cm-3]。部分P2中的峰值位置Q2对应于大约1.2[μm]的深度，并且p型杂质的净浓度的最大的值C2约为1.7×1017[cm-3]。部分P3中的峰值位置Q3对应于大约1.6[μm]的深度，并且p型杂质的净浓度的最大的值C3约为1.0×1017[cm-3]。部分P4中的峰值位置Q4对应于大约2.0[μm]的深度，并且p型杂质的净浓度的最大的值C4约为0.9×1017[cm-3]。部分P5中的峰值位置Q5对应于大约3.2[μm]的深度，并且p型杂质的净浓度的最大的值C5约为4.0×1017[cm-3]。关于部分P1至P4中的p型杂质的净浓度的最大的值C1至C4，位置越深，最大的值越小(C1>C2>C3>C4)。注意，深度是基于从基板SUB的表面起的入射光(例如，红色光)的进入深度而确定的。
(1-2.在图像中可能产生的白点缺陷)
在制造成像装置100期间，金属杂质(例如，镍或钴)可能通过例如硅化处理而被混合到基板SUB中。金属杂质可以导致图像中的白点缺陷。集中于这一点，本发明人进行了实验，并且使用具有彼此不同的结构的多个基板SUB进行了广泛的研究。通过使用多个基板SUB(在所述多个基板SUB中，p型区域R3中的p型杂质的净浓度的分布彼此不同)的实验，本发明人发现，白点缺陷的程度取决于n型区域R1和p型区域R3之间的耗尽层的宽度(体积)。更具体地说，本发明人发现，当n型区域R1和p型区域R3之间的耗尽层中的金属杂质的数量增大时，图像中的白点缺陷的数量趋向于增大。这可能是因为耗尽层中的金属杂质通过耗尽层电场或者经由该电场对n型区域R1中累积的电荷具有一定影响。
因此，在该结构中，n型区域R1和p型区域R3之间的耗尽层的宽度缩小，从而抑制白点缺陷。更具体地说，n型区域R1一侧的p型区域R3的部分P1和P2中的p型杂质的净浓度的最大的值C1和C2被使得大于n型区域R2一侧的p型区域R3的部分P3和P4中的p型杂质的净浓度的最大的值C3和C4。这可以防止耗尽层到达p型区域R3中的深处位置。另外，n型区域R1一侧的p型区域R3的部分中的p型杂质的净浓度被使得高于n型区域R1的电荷累积部分中的n型杂质的净浓度。更具体地说，如图11所示，p型区域R3的部分P1中的峰值位置Q1处的p型杂质的净浓度被使得高于n型区域R1中的峰值部分Q_R1处的n型杂质的净浓度。根据该结构，例如，在成像装置100的电荷累积模式(在n型区域R1中累积电荷的操作模式)期间，可以防止n型区域R1和p型区域R3之间的耗尽层到达比部分P1深的部分P2至P5。
总的来说，p型区域R3被形成为使得n型区域R1和p型区域R3之间的耗尽层的宽度变小。在该例子中，p型区域R3被形成为使得一个部分中的p型杂质的净浓度变得高于比所述一个部分深的位置处的另一个部分中的p型杂质的净浓度，从而防止耗尽层到达所述另一个部分。另外，p型区域R3的所述一个部分中的p型杂质的净浓度被使得高于n型区域R1中的峰值位置Q_R1处的n型杂质的净浓度。优选地，p型区域R3的部分P1至P5之中最靠近n型区域R1的部分P1中的p型杂质的净浓度被使得高于n型区域R1中的峰值位置Q_R1处的n型杂质的净浓度。
并且在该例子中，部分P1和部分P5之间的部分P2至P4中的p型杂质的净浓度的最大的值C2至C4优选地小于部分P1中的p型杂质的净浓度的最大的值C1。另外，部分P2至P4中的p型杂质的净浓度的最大的值C2至C4优选地小于部分P5中的p型杂质的净浓度的最大的值C5。此外，部分P2至P4之一中的p型杂质的净浓度优选地低于n型区域R1中的n型杂质的净浓度。在该例子中，部分P3和P4中的p型杂质的净浓度的最大的值C3和C4小于n型区域R1中的峰值位置Q_R1处的n型杂质的净浓度的最大的值C_R1。
(1-3.在图像中可能产生的残像)
当基板SUB中的氧浓度上升时，在基板SUB中容易形成氧的复合物(热施主)。热施主可以通过其能级捕获通过光电转换而产生的电荷，这可以导致图像中的残像。例如，当读出第一图像时通过光电转换产生的电荷可能被热施主的能级捕获。此后，如果捕获的电荷在读出不同于第一图像的第二图像时被释放，在第二图像中可能产生来源于这些电荷的残像。
根据日本专利公开No.2007-251074，图像中的残像可以通过降低基板中的氧浓度而被抑制。另一方面，根据日本专利公开No.2003-92301，图像中的白点缺陷通过提高基板中的氧浓度而被抑制。
如参照图11所描述的，当p型区域R3被形成为使得n型区域R1和p型区域R3之间的耗尽层的宽度变小时，白点缺陷可以被抑制。关于应将基板SUB中的氧浓度设置得足以抑制该结构中的残像的范围，本发明人使用具有彼此不同的氧浓度(大约0.7×1017至14×1017[个原子/cm3])的多个基板SUB进行了实验并且进行了广泛的研究。
回头参照图11，图11还示出了沿着图10中的切割线A1-A2的基板SUB中的氧浓度分布。如图11所示，基板SUB中的氧浓度被设置为1×1017[个原子/cm3]或更小，从而抑制残像。
通过光电转换而产生的电荷到达n型区域R1和p型区域R3之间的耗尽层，然后经由大的耗尽层电场朝向n型区域R1漂移。在p型区域R3之中的未被特别耗尽的部分中，电场小于耗尽层电场，因此，电荷易于被热施主的能级捕获(如上所述，这在图像中引起残像)。因此，防止未耗尽部分中的热施主的形成。至少未被耗尽部分中的氧浓度被设置为1×1017[个原子/cm3]或更小。即，从p型区域R3中p型杂质的净浓度高于n型区域R1中的峰值位置Q_R1处的n型杂质的净浓度的位置或者包括它的部分(在该例子中，部分P1)到更深部分的氧浓度被设置为1×1017[个原子/cm3]或更小。优选地，基板SUB中的氧浓度在包括整个p型区域R3的区域(从n型区域R1或更浅的位置到p型区域R3或更深的位置的区域)中被设置为1×1017[个原子/cm3]或更小。在比p型区域R3更深的位置处的n型区域R2中，氧浓度可以高于p型区域R3中的氧浓度，可以例如是1×1017[个原子/cm3]或更大。
例如，在从基板SUB的表面到15[μm]的深度的区域(该区域具有足以包括p型区域R3的深度)中，基板SUB中的氧浓度被设置为1×1017[个原子/cm3]或更小。在另一个例子中，在从基板SUB的表面到10[μm]的深度的区域中，基板SUB中的氧浓度可以被设置为1×1017[个原子/cm3]或更小。在从离表面的深度10[μm]到离表面的深度20[μm]的区域中，基板SUB中的氧浓度可以被设置为2×1017[个原子/cm3]或更小。在还有的另一个例子中，在从离基板表面的深度10[μm]到离表面的深度20[μm]的区域的部分中，基板SUB中的氧浓度可以高于1×1017[个原子/cm3]。
注意，如图11所示，p型区域R3的部分P1至P5中的氧浓度可以为1×1016[个原子/cm3]或更大。1×1016[个原子/cm3]或更大的氧浓度的存在对于改进基板强度、吸除杂质金属等是有效的。在该例子中，峰值位置C4和C5之间的区域中的氧浓度被使得高于该区域中的p型杂质的净浓度。
图12A是示出对于图像中的残像的基板SUB中的氧浓度依赖性的实际测量结果的绘图。图12A中的横轴表示基板SUB中的氧浓度[原子/cm3]，纵轴表示图像中的残像的程度(残像量)[LSB]。根据图12A，当基板SUB中的氧浓度降低时，残像量变小。在基板SUB中的氧浓度为1×1017[个原子/cm3]或更小的范围中，残像量为8[LSB]或更小，并且图像中的残像可以充分地有效地减小。
图12B示出了确定残像量和白点缺陷的程度是否落在基板SUB中的氧浓度高和低的情况以及p型区域R3中的p型杂质的净浓度高和低的情况的容许范围内的结果。在图12b中，对于基板SUB中的氧浓度的“高”指示氧浓度高于1×1017[个原子/cm3]，“低”指示氧浓度为1×1017[个原子/cm3]或更小。对于p型区域R3中的p型杂质的净浓度的“低”指示p型区域R3的至少一部分中的p型杂质的浓度低于n型区域R1中的n型杂质的净浓度，其他情况用“高”表示。
对于上述情况中的每种情况，残像/白点缺陷在容许范围内的结果用“O”指示，其他结果用“Χ”指示。例如，在图12B中，如果残像量落在容许范围内，并且白点缺陷的程度落在容许范围之外，则结果用“O/Χ”指示。从图12B显而易见的是，当基板SUB中的氧浓度为“低”、并且p型区域R3中的p型杂质的净浓度为“高”时，残像量和白点缺点的程度都落在容许范围内。
(1-4.总结)
根据该结构，p型区域R3被形成为使得一个部分中的p型杂质的净浓度变得高于比所述一个部分深的位置处的另一个部分中的p型杂质的净浓度，从而防止耗尽层到达所述另一个部分。这可以缩小n型区域R1和p型区域R3之间的耗尽层的宽度，并且抑制图像中的白点缺陷。另外，基板SUB中的氧浓度被设置为1×1017[个原子/cm3]或更小，从而防止热施主形成在p型区域R3的深处部分中。这可以抑制图像中的残像。
如上所述，该实施例有利于抑制图像中的残像和白点缺陷两者。
特别地，如果成像装置100包括数字电路，则制造成像装置100的方法可以包括例如使数字电路中的晶体管的电极等硅化的步骤。因此，金属杂质可能混合到基板SUB中。例如，成像装置100包括像素单元和周边电路单元，在像素单元中排列多个像素，周边电路单元布置在像素单元的周边并且被配置为处理来自每个像素的信号。在源极和漏极中包括硅化物区域的晶体管可以用作周边电路单元中的晶体管。周边电路单元包括例如模拟/数字转换电路。包括硅化物区域的晶体管也可以用在模拟/数字转换电路的部分中。作为硅化物区域的金属，镍、钴等通常被使用。金属的部分可能在使晶体管硅化的步骤(形成硅化物区域的步骤)和随后的退火步骤中作为杂质扩散到像素单元中。如上所述，这可能在图像中引起白点缺陷。因此，该实施例有利于特别是在包括硅化区域的成像装置100中抑制图像中的残像和白点缺陷两者。
图13A至13E是用于说明制造成像装置100的方法的步骤的示意图。
在图13A的步骤中，制备氧浓度为2×1017[个原子/cm3]或更小的基板SUB，该基板SUB包括在其中应形成像素单元的区域RA(像素区域)和在其中应形成周边电路单元的区域RB(周边区域)。周边区域RB包括例如在其中应形成NMOS晶体管的区域RB1和在其中应形成PMOS晶体管的区域RB2。
例如，氧浓度为1×1016[个原子/cm3]或更小的单晶硅层通过氧浓度为1×1016[个原子/cm3](包括)至3×1017[个原子/cm3](包括)的硅晶圆上的外延生长而形成。优选使用其氧浓度不超过3×1017[个原子/cm3]的硅晶圆。这是因为如果使用具有高氧浓度(例如，1×1018[个原子/cm3]或更大)的硅晶圆，并且在它上形成具有低氧浓度的单晶硅层，则在随后另一步骤(退火步骤等)中，氧从晶圆移动(扩散)到单晶硅层。因此，使用氧浓度至少为5×1017[个原子/cm3]或更小的硅晶圆。
注意，通过外延生长的单晶硅层被形成为使得其厚度落在5至25[μm]的范围内。因此，即使当使用具有相对高的氧浓度的硅晶圆时，硅晶圆中的氧也可以扩散到单晶硅层的表面的附近，并且也可以防止单晶硅层中的氧浓度上升。
在制备的基板SUB中，具有例如STI结构的元件隔离部分STI可以形成在区域RA、RB1和RB2之间。元件隔离部分STI可以由诸如氧化硅的绝缘构件制成。元件隔离部分STI的深度约为0.1至0.5[μm]。
此后，p型杂质被注入到像素区域RA中，从而形成p型区域R3。p型区域R3包括以上所述的部分P0至P5(部分P0至P5在这里未被示出)。部分P0至P5可以通过例如使用彼此不同的注入能量多次执行杂质注入而形成。
在基板SUB的表面附近，例如，p或n型部分PA、PB和PC可以被形成以调整稍后将形成的晶体管的阈值电压。另外，在基板SUB之中的与元件隔离部分STI接触的部分中，p型区域CS可以被形成为围绕元件隔离部分STI以减小由于基板SUB和元件隔离部分STI之间的边界处的晶体缺陷而可能混合到像素信号中的暗电流分量。
在图13B的步骤中，使用例如形成在基板SUB上的预定抗蚀剂图案(未示出)通过杂质注入在区域RB1中形成p型阱PWL。此后，根据与以上所述的过程相同的过程在区域RB2中形成n型阱NWL。任一阱都可以被首先形成。
在图13C的步骤中，在基板SUB的表面上形成绝缘膜F(晶体管的栅极绝缘膜)。绝缘膜F由例如氧化硅制成，并且具有3至20[nm]的膜厚度。此后，在绝缘膜F上形成传输晶体管的栅极电极GTX和其他MOS晶体管的栅极电极G。另外，将n型杂质注入到基板SUB的表面中及其附近，从而形成n型区域R1。n型区域R1被形成为使得以上所述的峰值位置Q_R1位于比元件隔离部分STI的深度的1/2深的地方，优选地，比元件隔离部分STI的底表面深。
此后，可以使用栅极电极GTX作为掩模来形成浮置扩散FD。在区域RB1和RB2中的每个中，可以形成相应MOS晶体管的源极/漏极区域RDS。
注意，像素的元件的形成次序可以根据需要改变。例如，可以首先形成栅极电极GTX和n型区域R1中的任何一个。
在图13D的步骤中，形成区域R0以埋入n型区域R1。区域R0可以形成在与栅极电极GTX的端部间隔开的位置处以保持传输晶体管的电荷传输效率。区域R0通过例如使用栅极电极GTX和抗蚀剂图案PR作为掩模将p型杂质注入到基板SUB(更具体地说，n型区域R1的一部分)中而形成。杂质的注入角度(由基板SUB的上表面的法线和杂质注入方向形成的角度)被设置在例如7°至45°的范围内。区域R0如此形成在与栅极电极GTX的端部间隔开的位置处。例如，如果栅极电极GTX的高度为250[nm]，则以10°至20°的注入角度、12[keV]的注入能量执行注入。
在图13E的步骤中，形成覆盖区域RA、RB1和RB2的绝缘膜。绝缘膜被部分地蚀刻以在栅极电极G的侧壁上形成侧壁间隔件SWS。此时，绝缘膜的另一部分可以作为保护膜PDP留在区域RA中。n型杂质被注入，从而使区域RB1中的NMOS晶体管具有LDD结构。类似地，p型杂质被注入，从而使区域RB2中的PMOS晶体管具有LDD结构。此后，使用自对准硅化物(salicide)工艺对MOS晶体管执行硅化处理。此时，区域RA中的保护膜PDP可以用作硅化物保护。部分Psili指示MOD晶体管的电极之中的硅化物区域。
此后，通过使用已知的半导体制造技术，在图13E的步骤中获得的结构上形成包括布线图案、光学元件等的结构。成像装置100可以从而被制造。
如参照图13A所描述的，成像装置100可以包括均具有STI结构的元件隔离部分P1和P2。元件隔离部分P1和P2可以通过例如以下方式而形成：通过蚀刻等从基板SUB的表面到预定深度形成沟槽，并且用绝缘构件填充沟槽。根据该步骤，金属杂质可能混合到基板SUB中。另外，由于同时与退火相关联地施加于基板SUB的应力、由所形成的元件隔离部分P1和P2施加于基板SUB的应力等，在图像中可能产生白点缺陷。由于这个原因，将本发明应用于包括具有STI结构的元件隔离部分的成像装置100也有利于抑制图像中的残像和白点缺陷两者。
图14A至14D是用于说明在形成成像装置100的方法中形成具有STI结构的元件隔离部分(将被称为元件隔离部分P)的步骤的视图。在图14A的步骤中，制备如下结构，在该结构中，氧化硅膜F1、多晶硅膜F2和氮化硅膜F3按该次序形成在由例如硅制成的基板SUB上。
在图14B的步骤中，通过例如使用预定抗蚀剂图案(未示出)进行蚀刻等来形成沟槽T。沟槽T从氮化硅膜F3的上表面形成到基板SUB的表面，然后形成到预定深度。
在图14C的步骤中，例如，执行氧化处理以在被沟槽T暴露的基板SUB的每个表面上形成氧化膜F4(氧化硅膜)。氧化处理通过例如大约1100℃的温度下的干式氧化来执行。氧化膜F4的膜厚度被设置为大约20至50[nm]。
注意，在该步骤中，使基板SUB的暴露的表面氧化，并且同时，还使被沟槽T暴露的多晶硅膜F2的表面(侧表面)氧化。通过该处理，也在多晶硅膜F2的每个暴露的表面上形成氧化硅膜。氧化硅膜具有保持沟槽T的形状的功能。
在图14D的步骤中，用绝缘构件IM(诸如氧化硅)填充沟槽T。该步骤通过诸如CVD(化学气相沉积)的沉积方法来进行。此后，通过例如CMP处理来使绝缘构件IM的上表面平面化，从而形成元件隔离部分P。
注意，以上已经描述了一些优选实施例。然而，本发明不限于这些实施例，并且在不脱离本发明的范围的情况下，可以部分地改变本发明。例如，半导体区域的导电类型可以反过来。作为形成每个半导体区域的杂质，相同导电类型的不同元素可以被使用。
本说明书中所描述的各个术语仅用于说明本发明的目的。当然，本发明不限于这些术语的严格意义，并且还可以包括它们的等同物。例如，“成像装置”可以包括诸如CCD图像传感器或CMOS图像传感器的固态成像装置。“像素”可以被称为传感器，因此，“像素信号”可以被称为传感器信号。
图15是用于说明以上实施例中所描述的成像装置100被应用到的照相机的布置的例子的框图。除了成像装置100之外，照相机还包括例如处理单元200、CPU 300(或处理器)、操作单元400和光学系统500。照相机可以进一步包括显示单元600和存储器700，显示单元600被配置为向用户显示静态图像或运动图像，存储器700被配置为存储数据。成像装置100产生从基于已经通过光学系统500的光的数字信号形成的图像数据。图像数据通过处理单元200经历预定图像处理，并且被输出到显示单元600或存储器700。另外，CPU 300可以基于用户经由操作单元400输入的成像条件来改变每个单元的设置信息或者每个单元的控制方法。照相机的概念不仅包括主要旨在拍摄的装置，而且还包括具有辅助拍摄功能的装置(例如，个人计算机或便携式终端)。
下面通过以第三实施例作为示例性实施例来描述本发明的又一个方面。
该实施例是包括第一实施例的特征和第二实施例的特征的实施例。即，在该实施例中，根据第一实施例的光电转换元件PD具有与其中p-n结形成在n型区域R1和p型区域R3之间的根据第二实施例的光电二极管的结构相同的结构。在该实施例中，根据第一实施例的第一半导体区域101对应于根据第二实施例的n型区域R4。根据第一实施例的杂质区域102a对应于根据第二实施例的n型区域R2。根据第一实施例的具有第二导电类型的杂质区域103对应于根据第二实施例的p型区域R3。因为如第二实施例中所描述的那样p型区域R3包括多个部分P0至P5，所以杂质区域103包括与多个部分P0至P5对应的多个部分。根据第一实施例的第一导电类型的杂质区域104对应于根据第二实施例的n型区域R1。根据第一实施例的第一导电类型的杂质区域102b对应于根据第二实施例的部分PA或PB。在该实施例中，根据第一实施例的半导体基板SS和根据第二实施例的基板SUB将被一体地描述为“基板S”。
图11仅示出了基板SUB中一直到深度6μm的氧浓度。在该实施例中，即使在从6μm(包括)至20μm(包括)深的范围内的存在n型区域R4的部分中，基板也具有与图9中相同的氧浓度分布。即，设Cmax和Cmin分别为离基板S的表面的距离为20μm或更小的半导体区域中的氧浓度的最大值和最小值，则Cmax/Cmin为10或更小，优选地，5或更小。离表面的距离为20μm或更小的部分的半导体区域中的氧浓度落在2×1016[个原子/cm3](包括)至4×1017[个原子/cm3](包括)的范围内。其余要点与第一实施例和第二实施例中的相同。
在该实施例中，在基板S(半导体基板SS或基板SUB)的浅的部分中，1×1016[个原子/cm3]或更大的氧的存在对于吸除杂质金属等是有效的。然而，在该实施例中，半导体基板SS或基板SUB的深处部分(第一半导体区域101或n型区域R4)中的氧浓度低至5×1015[个原子/cm3]。因此，基板S的深处部分中的杂质金属吸除效果预计不会大。如已知的那样，在周边电路单元的晶体管中提供的硅化物区域中的金属经由基板S的深处部分一直扩散到像素单元。存在于深处部分中的杂质金属的影响通过以下方式减小：形成光电二极管的p型区域以使得一个部分中的p型杂质的净浓度变得高于比所述一个部分深的位置处的另一个部分中的p型杂质的净浓度。因此可以将残像和白点缺陷都抑制到适当的水平。
下面通过以第四实施例作为示例性实施例来描述本发明的又一个方面。
该实施例具有第一实施例至第三实施例中所描述的元件隔离部分中的特征。根据第一实施例的元件隔离部分110对应于根据第二实施例的像素区域RA中的元件隔离部分STI。根据第一实施例的元件隔离部分110的氧化硅膜170和绝缘体160分别对应于根据第二实施例的元件隔离部分STI的氧化膜F4和绝缘构件IM。根据第一实施例的杂质区域109对应于根据第二实施例的杂质区域CS。根据第一实施例的元件隔离部分110和根据第二实施例的像素区域RA中的元件隔离部分STI在下面将被一体地描述为“元件隔离部分ISO”。另外，元件隔离部分110的氧化硅膜170和绝缘体160以及元件隔离部分STI的氧化膜F4和绝缘构件IM将被一体地描述为“绝缘体INS”。元件隔离部分ISO具有STI结构，典型的绝缘体INS由氧化硅制成。注意，关于根据第二实施例的周边区域RB，元件隔离部分STI和绝缘构件TM将根据第二实施例进行描述。同样在该实施例中，根据第一实施例的半导体基板SS和根据第二实施例的基板SUB将被一体地描述为“基板S”。
在该实施例中，元件隔离部分ISO的绝缘体INS中的氢浓度CA[原子/cm3]被设置为5×1018[个原子/cm3]或更大。绝缘体INS中的氢浓度CA优选地被设置为1×1019[个原子/cm3]或更大，更优选地，被设置为3×1019[个原子/cm3]或更大。如上所述，基板S中的1×1016[个原子/cm3]或更大的氧的存在对于吸除杂质金属等是有效的。然而，在这种情况下，与例如1×1018[个原子/cm3]或更大的氧存在于基板S中的情况相比，杂质金属吸除效果变弱。当氢浓度CA被设置为5×1018[个原子/cm3]或更大或者1×1019[个原子/cm3]或更大时，诸如由杂质金属引起的白点缺陷的噪声可以缓和。这可能是因为杂质金属被氢去活化(deactivated)。另外，为了形成具有STI结构的元件隔离部分ISO，基板S的沟槽蚀刻是必要的。由进行沟槽蚀刻时基板S中的损伤引起的图像质量的劣化可以通过用氢终结基板S的表面上的悬空键来减小。注意，在该检查中进行比较的成像装置中具有SIT结构的元件隔离部分中的氢浓度在元件隔离部分的整个绝缘体中为2×1018[个原子/cm3]。注意，绝缘体INS中的氢浓度CA可以为3×1021[个原子/cm3]或更小或者1×1021[个原子/cm3]或更小。仅有必要的是，在其中氢浓度CA满足上述条件的部分存在于绝缘体INS中。不满足上述条件的部分可以存在于绝缘体INS中。整个绝缘体INS中的氢浓度CA优选地满足上述条件。注意，可以通过利用能够增大绝缘体INS中的氢含量的沉积方法(例如，HDP-CVD)或者用于沉积的源气体(例如，基于硅烷的气体)来调整氢浓度CA。还可以通过从外部元件(诸如基板S上的含有氢的绝缘膜)引入氢来调整氢浓度CA。
图16A和16B分别示出了根据该实施例的氢浓度CA的分布的第一个例子和第二个例子。在图16A和16B中，位置TL指示基板S的表面的位置，位置BL指示元件隔离部分ISO的底表面的位置。位置TL和位置BL之间的差对应于元件隔离部分ISO的深度。元件隔离部分ISO的深度例如是0.1至0.5μm，典型地，0.2至0.4μm。在图16A和16B中所示的例子中，元件隔离部分ISO的深度为0.26μm。在图16A中所示的第一个例子中，氢浓度CA分布在1×1019[个原子/cm3]至2×1020[个原子/cm3]的范围内。在图16B中所示的第二个例子中，氢浓度CA分布在2×1019[个原子/cm3]至1×1021[个原子/cm3]的范围内。在第一个例子和第二个例子两者中，氢浓度在元件隔离部分ISO的底表面的附近(在位置BL的附近)明显上升。如上所述，基于与元件隔离部分ISO的深度的1/2对应的位置，位置BL一侧的下半部中的氢浓度优选地高于位置TL一侧的上半部中的氢浓度。这使得可以有效地将氢供给到基板S中。
如上所述，元件隔离部分ISO的绝缘体INS中的氢浓度CA[原子/cm3]指示分布。量化地表示绝缘体INS中的氢量的指标是绝缘体INS中的氢密度DA[原子/cm2]。氢密度DA是深度方向上的氢浓度DA的积分值。如果氢浓度CA在深度方向上是恒定的，并且元件隔离部分ISO的深度是DP[cm]，则氢密度DA是氢浓度CA和深度DP的乘积(DA＝CA×DP)。如果氢浓度CA表示分布，则氢密度DA是深度方向上的分辨率DR[cm](DR＝DP/n)和各个深度处的氢浓度CAn的乘积的总和(DA＝∑(DR×CAn))。
当氢密度DA被设置为1×1014[个原子/cm2]或更大时，可以获得实际的白点缺陷减小效果。1×1014[个原子/cm2]的氢密度DA对应于氢浓度CA在具有0.2μm深度的元件隔离部分ISO中均匀地为5×1018[个原子/cm3]的情况。氢密度DA可以是3×1015[个原子/cm2]或更小。注意，1×1014[个原子/cm2]的氢密度DA对应于氢浓度CA在具有0.3μm深度的元件隔离部分ISO中均匀地为1×1020[个原子/cm3]的情况。如上所述，因为氢浓度CA在元件给部分ISO的下半部中比上半部中高，所以元件隔离部分ISO的下半部中的氢浓度CA在氢密度DA中是占主导的。因此，位于元件隔离部分ISO的下半部中的部分优选地满足氢浓度CA的上述条件。
图17示出了白点缺陷的数量和氢密度之间的关系。
图17的曲线图中所示的两个点中的一个对应于图16A，从氢浓度CA的分布计算的氢密度DA是5.5×1014[个原子/cm2]。图17的曲线图中所示的两个点中的另一个对应于图16B，从氢浓度CA的分布计算的氢密度DA是2.5×1015[个原子/cm2]。可以看出，氢密度DA越高，白点缺陷可以减小得越多。如果氢密度DA为2×1014[个原子/cm2]，则白点缺陷的数量预计约为5000个。可以看出，为了将白点缺陷的数量从5000个的水平减小一半，氢密度DA被设置为1.4×1015[个原子/cm2]。当氢密度DA被设置为1.4×1015[个原子/cm2]时，白点缺陷可以被充分地减小。
接着将描述第二实施例中的像素区域RA中的元件隔离部分ISO和周边区域RB中的元件隔离部分STI之间的关系。设CB[原子数/cm3]为图13A至13E中所示的周边区域RB中的元件隔离部分STI的绝缘构件中的氢浓度。周边区域RB中的元件隔离部分STI的绝缘构件中的氢浓度CB优选地低于像素区域RA中的元件隔离部分ISO的绝缘体INS(绝缘构件IM)中的氢浓度CA。在成像装置100的制造工艺中，各种缺陷发生在基板S中。缺陷的例子是半导体基板S中的点缺陷以及存在于基板S和元件隔离部分ISO之间的界面中的界面水平。其他例子是存在于基板S和栅极绝缘膜之间的界面中的界面水平以及栅极绝缘膜中的缺陷。这些缺陷导致晶体管的性能的劣化或者在像素电路区域中产生的噪声的增加。在像素区域RA中产生的噪声直接影响图像质量。因此，在像素区域RA中，优选地通过增大氢供给量来引起缺陷的氢终结化。另一方面，在周边区域RB中，在主要目的是确保MIS晶体管的可靠性的情况下，氢供给量优选地是有限的。原因如下。在成像装置100中，形成周边区域RB的MIS晶体管的精密加工进展到满足加速信号处理或者降低功耗的要求。随着精密加工的进展，MIS晶体管的可靠性的降低(诸如热载流子阻力或NBTI(负偏置温度不稳定性)的降低)显露出来。如果氢过多地存在，则引起特性的劣化。像素区域RA中的特性的改进以及周边区域RB中的特性的改进可以通过满足CB<CA来同时实现。
像素区域RA和周边区域RB之间的氢浓度差异可以通过例如以下方式来实现：使像素区域RA中的保护膜PDP抑制元件隔离部分STI的绝缘构件中的氢的向外扩散，并且移除周边区域RB中的保护膜PDP。这也可以通过以下方式来实现：改变用作像素区域RA和周边区域RB之间的氢禁止构件的布线结构，从而改变来自氢供给源(诸如在布线结构上方提供的钝化膜)的氢供给量。
作为元件隔离部分ISO的绝缘体INS中的氢浓度，通过SIMS分析计算的值可以被利用。元件隔离部分ISO的SIMS分析可以从基板S中设有元件隔离部分ISO和晶体管的表面(前表面)相对侧的表面(背表面)进行。在除了基板S和元件隔离部分ISO之外的所有层都被移除的状态下，SIMS分析也可以从基板S的前表面侧进行。下面将描述计算氢浓度CA的方法。
图18示出了像素区域RA中的元件部分ACT和元件隔离部分ISO的布线图案以及SIMS的分析区域AA的概要。分析区域AA是具有几十μm的边长的矩形区域或者具有几十μm的直径的圆形区域。设SC(cm2)为分析区域AA的面积。在像素区域RA中，几个μm长的像素电路图案重复地排列。由于这个原因，分析区域AA包括几个至几十个像素电路图案。对分析区域AA执行SIMS分析以计算分析区域AA中的氢浓度MA(原子/cm3)。注意，因为像素区域RA包括像素电路的重复图案，所以在分析区域AA中获得几乎相同的氢浓度MA，而不管像素区域RA中执行SIMS分析的区域如何。注意，元件部分ACT由具有低氢溶解度限制的硅制成。另一方面，元件隔离部分ISO由绝缘体(诸如具有高氢溶解度限制的氧化硅)制成。由于这个原因，与元件隔离部分ISO中的氢浓度相比，元件部分ACT中的氢浓度可忽略地低。聚焦于元件部分ACT和元件隔离部分ISO被包括在氢浓度MA的分析区域AA中的事实，可以说，通过SIMS分析获得的氢浓度MA是包括元件部分ACT和元件隔离部分ISO的SIMS分析区域中的平均氢浓度。与元件隔离部分ISO中的氢浓度相比，元件部分ACT中的氢浓度可忽略地低。因此，通过SIMS分析获得的氢浓度MA不等于元件隔离部分ISO中的氢浓度CA。这是因为元件隔离部分ISO不在整个分析区域上存在，而元件部分ACT和元件隔离部分ISO共存于分析区域中。实际的元件隔离部分ISO中的氢浓度CA以以下方式计算。首先，计算分析区域AA中的元件隔离部分ISO的面积占有率OA。面积占有率可以从元件隔离部分ISO的布局设计中使用的CAD数据计算。元件隔离部分ISO的面积占有率OA是通过将分析区域AA的平面图上的元件隔离部分ISO的面积的总和SA(cm2)除以分析区域AA的面积SC而获得的值(OA＝SA/SC)。元件隔离部分ISO的绝缘体中的氢浓度CA是通过将分析区域AA中的氢浓度MA除以元件隔离部分ISO的面积占有率OA而获得的值(CA＝MA/OA)。面积占有率是大于0并且小于1的值，约为0.2至0.6。在成像装置100中，为了使光电转换元件PD的光接收区域更大，像素区域RA中的元件部分ACT被设置为大于元件隔离部分ISO，并且面积占有率OA可以为0.5或更小。
周边区域RB中的氢浓度CB可以以相同的方式计算。即，周边区域RB中的元件隔离部分STI的绝缘构件IM中的氢浓度CB是通过将周边区域RB的分析区域中的氢浓度MB除以元件隔离部分STI的面积占有率OB而获得的值(CB＝MB/OB)。元件隔离部分STI的面积占有率OB是通过将周边区域RB的分析区域的平面图上的元件隔离部分STI的面积的总和SB(cm2)除以分析区域的面积SC而获得的值(OB＝SB/SC)。
在成像装置100中，为了使光电转换元件PD的光接收区域更大，像素区域RA中的元件部分被设置为大于元件隔离部分ISO。由于这个原因，像素区域RA中的元件隔离部分ISO的面积占有率OA低于周边区域RB中的元件隔离部分STI的面积占有率OB(OA<OB)。另一方面，每单位面积的从元件隔离部分ISO或STI供给的氢量优选地在像素区域RA中大于周边区域RB中。像素区域RA中的每单位面积的可从元件隔离部分ISO供给的氢量QA与通过将氢浓度CA乘以面积占有率OA而获得的值成比例(QA∝CA×OA)。类似地，周边区域RB中的每单位面积的可从元件隔离部分STI供给的氢量QB与通过将氢浓度CB乘以面积占有率OB而获得的值成比例(QB∝CB×OB)。因此，满足QB<QA意指满足CB×OB<CA×OA。为了满足OA<OB以及CB×OB<CA×OA两者，更优选地是满足10×CB≤CA。注意，因为CA×OA＝MA并且CB×OB＝MB，所以可以通过比较当进行SIMS分析时在像素区域RA和周边区域RB中的相同形状的分析区域中检测的氢量来确定QB<QA是否被满足。
上述第一实施例至第四实施例中的氧浓度也可以通过SIMS来分析。在这种情况下，SIMS分析区域不仅包括半导体区域，而且还包括元件隔离部分ISO。由于这个原因，形成元件隔离部分ISO的氧化硅中的氧的存在在SIMS数据中强烈地反映在基板S之中元件隔离部分ISO存在的深度(例如，0.1至0.5μm)处的氧浓度上。来源于元件隔离部分ISO的氧化硅的氧应与半导体区域中的氧相区分。实际上，基板S的SIMS分析数据中的元件隔离部分ISO存在的深度处的氧浓度可以从半导体区域中的氧浓度分布排除。注意，比元件隔离部分ISO的底表面浅的部分的半导体区域中的氧浓度也可以在元件隔离部分ISO通过湿式蚀刻等从基板S的表面移除之后通过SIMS执行测量来进行评估。
第一实施例旨在将氧从沟槽TR的内表面供给到第二半导体区域102的深处部分。忽略元件隔离部分110存在的深度处的氧浓度与第一实施例的目标不一致。因此，仅有必要的是，评估比元件隔离部分110深的部分中的半导体基板SUB中的氧浓度的范围、最大值和最小值。换句话说，仅有必要的是，评估比半导体基板SUB的表面之中形成元件隔离部分110的底表面的部分深的部分中的半导体基板SUB中的氧浓度的范围、最大值和最小值。注意，图9的曲线图没有例示说明元件隔离部分110存在的深度处的氧浓度。
在第二实施例中，p型区域R3被形成为使得一个部分中的p型杂质的净浓度变得高于比所述一个部分深的位置处的另一个部分中的p型杂质的净浓度，从而防止耗尽层到达比所述一个部分深的其它部分。所述一个部分可以例如是部分P1，其它部分可以例如是n型电荷累积部分或者例如是比部分P1深的部分P2至P4。这可以减小n型区域R1和p型区域R3之间的耗尽层的宽度并且抑制图像中的白点缺陷。在第二实施例中，n型区域R1中的峰值位置Q_R1位于比元件隔离部分STI的深度的1/2深的地方，并且优选地可以位于比元件隔离部分STI的底表面深的地方。
第二实施例也适用于所谓的背照式成像装置，在背照式成像装置中，诸如滤色器和微透镜的光学元件布置在与设有晶体管和互连层的半导体基板的前表面侧相反的一侧(背表面侧)。在这种情况下，n型区域R2或n型区域R4可以不存在，并且p型区域R3可以在暴露状态下布置在背表面上。在背照式成像装置中，可以通过作为硅晶圆的n型区域R4上的外延生长来形成单晶硅层。可以通过将离子注入到单晶硅层中来形成n型区域R1或p型区域R3。此后，通过抛光来移除单晶硅层的部分(对应于n型区域R2)。然而，如果氧在抛光之前扩散到单晶硅层，并且如上所述那样氧存在于p型区域中，则残像的影响可以类似地产生。另外，残像的问题容易由可以易于被硅吸收的光(诸如蓝色光)造成。因此，将本发明应用于背照式成像装置是有利的。例如，如果位于光入射的背表面侧的p型区域R3的至少一部分具有低氧浓度，则残像的影响可以降低。另外，如果利用能够抑制耗尽层扩展到p型区域R3的结构，则与基板的抛光相关联的白点缺陷的影响可以减小。
上述实施例可以在不脱离本发明的精神的情况下被适当地组合，该组合构成本公开的一部分。另外，即使在本说明书中没有清晰的描述，可以从附图明显掌握的内容(特别地，各种曲线图中的详细的数值等)也构成本发明的一部分。
根据本发明，提供了一种有利于抑制残像产生的技术。
虽然已经参照示例性实施例描述了本发明，但是要理解本发明不限于所公开的示例性实施例。权利要求的范围应遵循最宽泛的解释，以便包含所有这样的修改以及等同的结构和功能。

Claims (19)

1.一种制造成像装置的方法，其特征在于，包括：
制备包括晶圆和布置在晶圆上的硅层的基板，所述晶圆和所述硅层由单晶硅制成，所述晶圆包括第一半导体区域，第一半导体区域包括距基板的前表面的深度为20μm的第一部分，第一半导体区域具有不小于2×1016个原子/cm3且不大于4×1017个原子/cm3的氧浓度，所述硅层包括第二半导体区域，第二半导体区域包括距所述前表面的深度为5μm的第二部分，第二半导体区域具有比第一半导体区域中的氧浓度低的氧浓度；
在含有氧的气氛中使基板退火，并且将第一半导体区域和第二半导体区域中的氧浓度设置在不小于2×1016个原子/cm3且不大于4×1017个原子/cm3的范围内，使得第二半导体区域包括具有8×1016个原子/cm3的氧浓度的第三部分；以及
在退火之后在第二半导体区域中形成光电转换元件，
其中，退火之后的第一和第二半导体区域中的氧浓度的最大值是退火之后的第一和第二半导体区域中的氧浓度的最小值的10倍或更小倍。
2.根据权利要求1所述的方法，还包括在退火之前在基板的硅层中形成沟槽，
其中，在退火中，沟槽的内表面被氧化。
3.根据权利要求2所述的方法，还包括沿着沟槽的内表面形成与第二半导体区域的导电类型相反的导电类型的杂质区域。
4.根据权利要求3所述的方法，其中，形成杂质区域是在退火之后执行的。
5.根据权利要求2所述的方法，还包括在退火之后用绝缘体填充沟槽。
6.根据权利要求1所述的方法，其中，在不小于800℃且不大于1150℃的温度下执行退火。
7.根据权利要求1所述的方法，其中，在退火中，在基板被加热之后以不小于1℃/sec的降温速率将基板冷却。
8.根据权利要求1所述的方法，其中，所述硅层包括外延层。
9.根据权利要求1所述的方法，还包括在基板的表面上形成栅极电极，
其中，设C22max和C22min分别为栅极电极形成之后第二半导体区域中的氧浓度的最大值和最小值，则C22max/C22min不大于5。
10.根据权利要求1至9中的任何一个所述的方法，其中，第二半导体区域具有与第一半导体区域相同的导电类型，以及
在形成光电转换元件中，
与第二半导体区域的导电类型不同的导电类型的第一杂质区域形成在第一半导体区域和基板的表面之间，并且
与第二半导体区域的导电类型相同的导电类型的第二杂质区域形成在第一杂质区域和基板的表面之间。
11.一种成像装置，其特征在于，所述成像装置包括由单晶硅制成的基板和布置在基板的前表面一侧的元件隔离部分，其中，
所述基板包括第一半导体区域和第一半导体区域上的第二半导体区域，第一半导体区域包括距所述前表面的深度为20μm的第一部分，第一半导体区域具有2×1016个原子/cm3至4×1017个原子/cm3的氧浓度，第二半导体区域包括距所述前表面的深度为5μm的第二部分，第二半导体区域具有2×1016个原子/cm3至4×1017个原子/cm3的氧浓度，
其中，第二半导体区域包括第三部分，第三部分处的氧浓度为8×1016个原子/cm3，以及
设Cmax为第一和第二半导体区域中的氧浓度的最大值，并且设Cmin为第一和第二半导体区域中的氧浓度的最小值，则Cmax/Cmin不大于10，以及
光电转换元件布置在所述半导体区域中。
12.根据权利要求11所述的成像装置，其中，Cmax/Cmin不大于5。
13.根据权利要求11所述的成像装置，其中，第一半导体区域的部分的氧浓度是所述最大值，第二半导体区域的部分的氧浓度是所述最小值。
14.根据权利要求11所述的成像装置，其中，所述第一半导体区域的至少一部分中的氧浓度不大于1×1017个原子/cm3。
15.根据权利要求11至14中的任何一个所述的成像装置，其中，所述光电转换元件包括n型第一杂质区域和p型第二杂质区域，p型第二杂质区域布置在比n型第一杂质区域远离所述前表面的地方，以及
第二杂质区域中的氧浓度不大于1×1017个原子/cm3。
16.根据权利要求15所述的成像装置，其中，第二杂质区域包括：
第一部分，所述第一部分包括p型杂质的净浓度表现出第一最大的值的位置，以及
第二部分，所述第二部分布置在比第一部分远离所述前表面的地方，并且包括p型杂质的净浓度表现出比第一最大的值小的第二最大的值的位置。
17.根据权利要求11所述的成像装置，其中，所述元件隔离部分由绝缘体制成，所述绝缘体包括在其中氢浓度不小于5×1018个原子/cm3的部分。
18.根据权利要求11所述的成像装置，其中，所述元件隔离部分由含有氢的绝缘体制成，并且通过在基板的深度方向上对元件隔离部分中的氢浓度进行积分而获得的氢密度不小于1×1014个原子/cm2。
19.一种照相机，其特征在于，包括：
权利要求11至18中的任何一个的成像装置；以及
处理单元，所述处理单元被配置为处理从所述成像装置输出的信号。
CN201610407002.1A 2015-06-12 2016-06-12 成像装置、制造该成像装置的方法和照相机 Active CN106252367B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2015119712 2015-06-12
JP2015-119712 2015-06-12
JP2015204674 2015-10-16
JP2015-204674 2015-10-16
JP2016054470A JP6861471B2 (ja) 2015-06-12 2016-03-17 撮像装置およびその製造方法ならびにカメラ
JP2016-054470 2016-03-17

Publications (2)

Publication Number Publication Date
CN106252367A CN106252367A (zh) 2016-12-21
CN106252367B true CN106252367B (zh) 2020-08-18

Family

ID=56108517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407002.1A Active CN106252367B (zh) 2015-06-12 2016-06-12 成像装置、制造该成像装置的方法和照相机

Country Status (3)

Country Link
US (2) US10693023B2 (zh)
EP (1) EP3113224B1 (zh)
CN (1) CN106252367B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP2018098266A (ja) 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
CN110301052B (zh) * 2017-02-07 2023-12-12 佳能株式会社 光电转换元件、和使用其的光学区域传感器、图像拾取元件和图像拾取设备
JP2019102494A (ja) * 2017-11-28 2019-06-24 キヤノン株式会社 光電変換装置およびその製造方法、機器
CN110137193B (zh) * 2019-05-14 2021-09-14 德淮半导体有限公司 图像传感器及其形成方法、工作方法
JP7318518B2 (ja) * 2019-11-26 2023-08-01 信越半導体株式会社 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子
US11830739B2 (en) * 2020-10-07 2023-11-28 Applied Materials, Inc. Techniques to increase CMOS image sensor well depth by cyrogenic ion channeling of ultra high energy ions
CN112601000B (zh) * 2020-12-07 2022-03-25 南昌黑鲨科技有限公司 用于摄像头的减噪系统、方法及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023656A1 (en) * 1979-07-23 1981-02-11 Kabushiki Kaisha Toshiba Charge storage type semiconductor device
CN1469494A (zh) * 2002-06-07 2004-01-21 佳能株式会社 光电转换元件
TW201036152A (en) * 2008-12-08 2010-10-01 Eastman Kodak Co Shallow trench isolation regions in image sensors
CN103219348A (zh) * 2012-01-18 2013-07-24 佳能株式会社 光电转换装置、图像拾取系统和光电转换装置的制造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535701B2 (ja) 1992-03-27 1996-09-18 株式会社東芝 半導体装置
JP2008109143A (ja) 1993-03-30 2008-05-08 Sony Corp 半導体基板の製造方法
JP4092961B2 (ja) 1993-03-30 2008-05-28 ソニー株式会社 半導体基板の製造方法
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0738140A (ja) 1993-07-19 1995-02-07 Hamamatsu Photonics Kk アバランシェホトダイオード
JP3533783B2 (ja) * 1995-10-18 2004-05-31 ソニー株式会社 半導体基板および半導体装置の各製造方法
JPH1126741A (ja) * 1997-07-04 1999-01-29 Toshiba Corp 固体撮像装置
JPH11145147A (ja) * 1997-11-11 1999-05-28 Nec Corp 半導体装置および半導体装置の製造方法
US6136672A (en) * 1998-04-17 2000-10-24 Lucent Technologies Inc. Process for device fabrication using a high-energy boron implant
WO2003098678A1 (fr) * 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
KR100523668B1 (ko) * 2002-12-30 2005-10-24 매그나칩 반도체 유한회사 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법
TW200507289A (en) * 2003-06-30 2005-02-16 Rohm Co Ltd Image sensor and method for forming photodiode isolation structure
JP2005123449A (ja) 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7323731B2 (en) * 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP4174468B2 (ja) 2003-12-12 2008-10-29 キヤノン株式会社 光電変換装置及び撮像システム
JP2005260177A (ja) 2004-03-15 2005-09-22 Toshiba Corp 半導体装置の製造方法
JP2005322712A (ja) 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
US8035142B2 (en) 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP4679340B2 (ja) 2005-11-11 2011-04-27 株式会社東芝 固体撮像装置
JP2007141937A (ja) 2005-11-15 2007-06-07 Canon Inc 固体撮像素子、半導体装置及び半導体装置の製造方法
JP2007189110A (ja) 2006-01-13 2007-07-26 Sharp Corp 半導体装置及びその製造方法
TWI389250B (zh) 2006-01-18 2013-03-11 Az Electronic Mat Ip Japan Kk 矽石質膜之製法及附有由它製造的矽石質膜之基板
JP2007251074A (ja) 2006-03-20 2007-09-27 Ricoh Co Ltd 固体撮像素子及び装置
TW200821417A (en) 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
JP4960058B2 (ja) 2006-10-04 2012-06-27 株式会社東芝 増幅型固体撮像素子
KR100868643B1 (ko) * 2007-07-20 2008-11-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
TW200936825A (en) 2007-12-11 2009-09-01 Sumco Corp Silicon substrate and manufacturing method thereof
US20090166684A1 (en) * 2007-12-26 2009-07-02 3Dv Systems Ltd. Photogate cmos pixel for 3d cameras having reduced intra-pixel cross talk
JP5567259B2 (ja) 2008-07-28 2014-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハおよびその製造方法
JP2010087187A (ja) 2008-09-30 2010-04-15 Tokyo Electron Ltd 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5297135B2 (ja) 2008-10-01 2013-09-25 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2010165772A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体装置の製造方法
JP5451098B2 (ja) 2009-02-06 2014-03-26 キヤノン株式会社 半導体装置の製造方法
US8680591B2 (en) * 2009-09-17 2014-03-25 Sionyx, Inc. Photosensitive imaging devices and associated methods
JP5629450B2 (ja) 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
US8173535B2 (en) * 2009-12-21 2012-05-08 Omnivision Technologies, Inc. Wafer structure to reduce dark current
JP2012059849A (ja) 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
US8368160B2 (en) * 2010-10-05 2013-02-05 Himax Imaging, Inc. Image sensing device and fabrication thereof
JP5772491B2 (ja) * 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP5963449B2 (ja) 2012-01-16 2016-08-03 キヤノン株式会社 光電変換装置の製造方法
JP5959877B2 (ja) 2012-02-17 2016-08-02 キヤノン株式会社 撮像装置
JP5938969B2 (ja) 2012-03-21 2016-06-22 信越半導体株式会社 エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
JP2014078667A (ja) 2012-10-12 2014-05-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP6278591B2 (ja) 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023656A1 (en) * 1979-07-23 1981-02-11 Kabushiki Kaisha Toshiba Charge storage type semiconductor device
CN1469494A (zh) * 2002-06-07 2004-01-21 佳能株式会社 光电转换元件
TW201036152A (en) * 2008-12-08 2010-10-01 Eastman Kodak Co Shallow trench isolation regions in image sensors
CN103219348A (zh) * 2012-01-18 2013-07-24 佳能株式会社 光电转换装置、图像拾取系统和光电转换装置的制造方法

Also Published As

Publication number Publication date
CN106252367A (zh) 2016-12-21
US20200274006A1 (en) 2020-08-27
EP3113224A3 (en) 2017-08-23
US11355658B2 (en) 2022-06-07
EP3113224B1 (en) 2020-07-08
US10693023B2 (en) 2020-06-23
EP3113224A2 (en) 2017-01-04
US20160365462A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
CN106252367B (zh) 成像装置、制造该成像装置的方法和照相机
US7102184B2 (en) Image device and photodiode structure
US9196646B2 (en) Method for reducing crosstalk in image sensors using implant technology
KR101485653B1 (ko) Ｃｍｏｓ 이미지 센서 및 이의 형성 방법
US20070023804A1 (en) Double pinned photodiode for CMOS APS and method of formation
JP6076299B2 (ja) 裏面照射センサーの共注入システム
JP2019220703A (ja) 撮像装置およびその製造方法ならびにカメラ
US20090121264A1 (en) Cmos image sensor and method of forming the same
CN109728010B (zh) 集成芯片及其形成方法
KR20070051306A (ko) 어레이 트랜지스터에 대하여 에피택셜 ＳｉＣ 및/또는카보네이트 채널을 갖는 저 암전류 이미지 센서
TW200841461A (en) Method and device to reduce dark current in image sensors
JP2008153566A (ja) 固体撮像装置及びその製造方法
JP2013020998A (ja) 半導体装置およびその製造方法
US7429496B2 (en) Buried photodiode for image sensor with shallow trench isolation technology
TW201639139A (zh) 半導體裝置之製造方法
TW202013759A (zh) 光偵測器
US11721774B2 (en) Full well capacity for image sensor
TW201530750A (zh) 一種透過植入氮而質變多晶矽層之方法
CN110931578B (zh) 光电探测器及其形成方法
US20080299700A1 (en) Method for fabricating photodiode
TW201826557A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant