TW202328511A - 矽晶圓及磊晶矽晶圓 - Google Patents

矽晶圓及磊晶矽晶圓 Download PDF

Info

Publication number
TW202328511A
TW202328511A TW111141770A TW111141770A TW202328511A TW 202328511 A TW202328511 A TW 202328511A TW 111141770 A TW111141770 A TW 111141770A TW 111141770 A TW111141770 A TW 111141770A TW 202328511 A TW202328511 A TW 202328511A
Authority
TW
Taiwan
Prior art keywords
silicon
silicon wafer
atoms
epitaxial
wafer
Prior art date
Application number
TW111141770A
Other languages
English (en)
Inventor
古賀孝太郎
鳴嶋康人
野中直哉
小野敏昭
宝来正隆
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022093899A external-priority patent/JP2023070019A/ja
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW202328511A publication Critical patent/TW202328511A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種摻雜劑為磷的矽晶圓，所述矽晶圓電阻率為0.5兆歐-釐米至1.2兆歐-釐米，且碳濃度為3.0×10 16原子/立方釐米或更多。與矽晶圓的中心深度相比，碳濃度在矽晶圓的表面附近減少10%或更多。

Description

矽晶圓及磊晶矽晶圓
本發明是關於矽晶圓與磊晶矽晶圓。
以用於功率金氧半電晶體之磊晶矽晶圓為例，在形成矽磊晶層之前需要具有極低的矽晶圓電阻率。因此，為了使電阻率為1.2兆歐-釐米（mΩ-cm）或更小，提供一種在高密度摻雜磷之矽晶圓表面形成矽磊晶層的磊晶矽晶圓。
近年來，一直有提供具有0.9兆歐-釐米或更小之極低電阻率的N型矽晶圓的需求。然而，當矽晶圓的電阻率極低時，在進行磊晶生長製程的過程中，可能會在矽磊晶層上產生疊差（stacking fault, SF），因此，需要降低矽磊晶層中的SF密度。
如WO 2014/175120所述，本案申請人發現了一種藉由在單晶生長時調整單晶棒（ingot）在570℃±70℃的滯留時間（熱歷程）之方法（減少在形成SF晶核（nuclei）之溫度區間的停留時間）來抑制矽磊晶層中產生SF的技術。此外，如日本專利公開第2014-011293號所述，其發現藉由在矽磊晶層生長前進行高溫熱處理（氬氣退火）之方法，可以抑制矽磊晶層中產生SF。
如WO 2014/175120所述，當矽晶圓是由SF晶核形成溫度區間中具有縮短滯留時間的晶體區域切割而成時（SF晶核少的矽晶圓），可降低矽磊晶層生長後之磊晶層中的SF密度。然而，即使矽晶圓在SF成核溫度區間中具有縮短的滯留時間，當矽晶圓電阻率小於0.7兆歐-釐米時，在生長矽磊晶層後，矽磊晶層中出現的SF密度可能會增加。
此外，如日本專利公開第2014-011293號所述，藉由對矽晶圓（SF晶核多的矽晶圓）進行氬氣退火，可降低矽磊晶層生長後之矽磊晶層中的SF密度，所述矽晶圓是由SF形成溫度區間中滯留時間長的晶體區域切割而成，然而，SF密度無法降低到100個缺陷/晶圓或更少。雖然WO 2014/175120和日本專利公開號第2014-011293號所述之前案可有效抑制矽磊晶層中SF的產生，但使用者要求進一步降低SF密度。
本發明提供了一種具有低差排環（dislocation loop）缺陷密度的矽晶圓，所述差排環可能導致SF，以及一種在矽磊晶層中具有低SF生成量的磊晶矽晶圓。
本發明人在對矽磊晶層產生SF的原因進行深入研究後發現，高濃度磷摻雜的矽晶圓存在兩種主要的差排環狀缺陷（晶格受干擾的部分連接成環狀的缺陷），其取決於晶體在單晶棒生長過程中所經歷的熱歷史。
接下來描述導致發現差排環狀缺陷的細節。首先，生長直徑為200毫米的矽單晶棒，其中磷作為摻雜劑被緻密地添加，且製作從在SF晶核形成溫度區間中滯留時間（以下稱為SF成核溫度區間中滯留時間）長之晶體區域切割而成的矽晶圓，以及製作從在SF成核溫度區間中滯留時間短之晶體區域切割而成的矽晶圓。
具體來說，從在570℃±70℃滯留時間為350分鐘或更多之單晶棒的直體(straight body)頂側切割，以製作具有0.75兆歐-釐米之電阻率的矽晶圓，作為在SF成核溫度區間滯留時間長的矽晶圓，而從在570℃±70℃滯留時間為50分鐘或更少之單晶棒的直體底側切割，以製作具有0.7兆歐-釐米之電阻率的矽晶圓，作為在SF成核溫度區間滯留時間短的矽晶圓。將每個矽晶圓沿厚度方向切割，並藉由穿透式電子顯微鏡（Transmission Electron Microscope, TEM）觀察切割剖面，結果如第1A圖和第1B圖所示。
結果，從在SF成核溫度區間中滯留時間長之晶體區域（頂側晶體區域）切割而成的矽晶圓中，觀察到如第1A圖所示一個大複合差排環缺陷2，其中差排環重疊，且發現許多尺寸超過60奈米之大缺陷的密度。第1B圖是第1A圖所示之複合差排環缺陷2從不同角度拍攝的照片，其顯示複合差排環缺陷2具有平面形狀。另一方面，從在SF成核溫度區間中滯留時間短之晶體區域（底側晶體區域）切割而成的矽晶圓中，觀察到如第2圖所示一個小差排環缺陷4，且發現尺寸超過60奈米之大複合差排環缺陷的密度很低。
此外，發現SF在矽磊晶層中產生源自於大的複合差排環缺陷，這被認為在矽磊晶層中產生SF的條件會因複合差排環缺陷的存在與否而異，因此，本發明的發明人考量了產生差排環的機制並得出以下結論。
本發明的發明人對差排環缺陷的產生做出了以下假設，首先，在冷卻單晶矽棒的步驟中，存在於晶體內晶格之間的間隙磷（interstitial phosphorus）將存在於晶格位置的晶格矽踢出（彈出晶格矽），從而產生間隙矽。產生的過量間隙矽凝聚（cohere）形成差排環，且在差排環處偏析間隙磷，產生差排環缺陷。
另外，為了抑制差排環缺陷的產生，抑制間隙矽的凝聚是有效的，且發明人認為，藉由刻意添加能與間隙矽配對的雜質元素，可以抑制間隙矽的凝聚，並想出了在單晶生長階段將碳摻入晶體中的想法。藉由將碳摻雜（添加）到矽熔體中來生長矽單晶棒，且當評估碳摻雜矽晶圓內形成的缺陷時，發明人發現可以降低在矽晶圓內部形成之大差排環的缺陷密度，從而完善了本發明。
另一方面，日本未審查專利公開第2003-505324號描述了一種方法，藉由在矽晶圓中添加碳以增加在晶圓內形成之氧析出物（塊體微缺陷（Bulk Micro Defect, BMD））的密度並提高磊晶矽晶圓的吸雜性能（gettering performance）。具體來說，日本未審查專利公開第2003-505324號記載的發明是藉由添加碳以試圖解決單晶棒生長後期，氧濃度降低所引起吸雜性能降低的技術。藉由在矽晶體中添加碳來增加BMD密度以提供具有優異吸雜性能的磊晶晶圓，是除了日本未審查專利公開第2003-505324號之外眾所周知的。
一般來說，藉由磷熱擴散處理、磷離子注入處理、含磷磊晶層的形成等，矽晶圓中磷濃度高的區域被稱為吸雜層（也稱為作為磷吸雜法）。換言之，本發明的矽晶圓高濃度磷摻雜是為了將電阻率保持在1.2兆歐-釐米或更小，由於存在高濃度的磷而具有足夠的吸雜特性，因此，本發明的磊晶晶圓無需提高BMD密度。因此，本發明高摻雜磷的矽晶圓並無添加碳以增加BMD密度和提高吸雜性能的動機。此外，在日本未審查專利公開第2003-505324號中也沒有討論為了使基板電阻率保持在1.2兆歐-釐米或更小而在高濃度磷摻雜的矽晶圓中頻繁產生SF的具體問題。
本發明矽晶圓直徑為200毫米，摻雜劑為磷，電阻率為0.5兆歐-釐米至1.2兆歐-釐米，碳濃度為3.0×10 16原子/立方釐米（atoms/cm 3）或更多。
本發明定義之矽晶圓的電阻率是利用四點探針法測量矽晶圓表面所得到的值。本發明所定義之矽晶圓的碳濃度是藉由拋光將矽晶圓減薄並使用二次離子質譜儀（secondary ion mass spectrometry, SIMS）測量在矽晶圓之大約中心處的深度方向（中心處深度位置）之碳濃度所得到的值。矽晶圓最外表面的碳濃度由於干擾成分多而難以準確測量，因此，如果在距離晶圓表面1微米或更大的深度位置進行測量以排除最外表面，則可以精確測量碳濃度。在本發明中，為了獲得更準確的值，濃度定義為在矽晶圓之大約中心處深度方向的濃度。
對於上述矽晶圓，矽晶圓的氧濃度可以是4.0×10 17原子/立方釐米或更多至10×10 17原子/立方釐米或更少。本發明所定義之矽晶圓的氧濃度是藉由拋光將矽晶圓減薄並使用SIMS測量在矽晶圓之大約中心處的深度方向之氧濃度所得到的值。矽晶圓最外表面的氧濃度由於干擾成分多而難以準確測量，因此，如果在距離晶圓表面1微米或更大的深度位置進行測量以排除最外表面，則可以精確測量氧濃度。在本發明中，為了獲得更準確的值，濃度定義為在矽晶圓之大約中心處深度方向的濃度。
優選地，上述矽晶圓實質上不含晶體源顆粒（crystal-originated particles, COPs）。在本發明中「實質上不含COPs」是指藉由後述的觀察評估未檢測出COPs的矽晶圓。具體來說，首先，對從使用柴可拉斯基（Czochralski, CZ）法生長的單晶矽棒切割的矽晶圓進行SC-1清洗（使用氨水、過氧化氫溶液和超純水以1:1:15混合的液體清洗），使用柯磊（KLA-Tencor）公司製造的SURFSCAN SP-1作為表面缺陷檢測裝置，對清洗後的矽晶圓表面進行觀察評估，且指定評估為表面凹洞的光點缺陷（light point defect, LPD）。此時，觀察模式被設置為傾斜模式（傾斜入射模式），且表面凹洞的評估是基於寬/窄通道的檢測尺寸比來執行，使用原子力顯微鏡 (Atomic Force Microscope, AFM) 評估以這種方式指定的LPD是否存在COPs。藉由此觀察評估，將未觀察到COPs的矽晶圓稱為「沒有COPs的矽晶圓」。
本發明的磊晶矽晶圓包括直徑為200毫米的矽晶圓，摻雜劑為磷，電阻率為0.5兆歐-釐米至1.2兆歐-釐米，碳濃度為3.0×10 16原子/立方釐米（atoms/cm 3），且矽磊晶層在矽晶圓的表面上。
本發明定義之磊晶矽晶圓的矽晶圓電阻率是利用四點探針法測量矽晶圓背面所得到的值，此外，在磊晶矽晶圓的背面設置有氧化膜的情況下，所述值是藉由四點探針法測量去除背面氧化膜之矽晶圓的背面所得到的。本發明所定義之磊晶矽晶圓的矽晶圓碳濃度是藉由拋光將矽晶圓減薄並使用SIMS測量在矽晶圓之大約中心處的深度方向之碳濃度所得到的值。
在製造磊晶矽晶圓時，由於矽晶圓會經歷在磊晶生長時的高溫熱處理以及在磊晶生長製程前的高溫熱處理等，碳向外擴散並降低了矽晶圓表層的碳濃度。因此，磊晶矽晶圓的矽晶圓碳濃度需要在沒有碳向外擴散的深度位置測量，當幾乎從晶圓表面之晶圓厚度的深度方向40微米或更多的深度位置處測量時，可精確測量碳濃度。在本發明中，為了獲得更準確的值，濃度定義為在矽晶圓之大約中心處深度方向的濃度。
本發明的磊晶晶圓包括直徑200毫米的矽晶圓，摻雜劑為磷，電阻率為0.5兆歐-釐米至1.2兆歐-釐米，碳濃度為3.0×10 16原子/立方釐米，以及在矽晶圓表面的矽磊晶層，其中矽晶圓在與矽磊晶層接觸的表面一側設置有低碳濃度層，低碳濃度層的碳濃度至多為在矽晶圓之大約中心處深度方向的碳濃度的0.9倍，且低碳濃度層的深度為距離矽晶圓表面5微米或更多且15微米或更少。也就是說，與在矽晶圓之大約中心處深度方向的碳濃度相比，在矽基板中，從距離邊界約5微米的深度開始，碳濃度減少10%或更多。在另一實施例中，與在矽晶圓之大約中心處深度方向的碳濃度相比，在矽基板中，從距離邊界5微米至15微米任一處的深度開始，碳濃度減少10%或更多。
低碳濃度層的深度是基於藉由SIMS測量深度方向的碳濃度分布所獲得的值，亦指從磊晶層與矽晶圓的界面，在矽晶圓之深度方向的深度位置（寬度）。
在矽磊晶層中，矽晶圓的電阻率優選地為0.9兆歐-釐米或更小。
在矽磊晶層中，與磊晶層接觸之矽晶圓表面的碳濃度優選地為1.0×10 16原子/立方釐米或更少。
在矽磊晶層中，矽晶圓的氧濃度優選地為4.0×10 17原子/立方釐米或更多且10×10 17原子/立方釐米或更少。
本發明所定義之磊晶矽晶圓的矽晶圓氧濃度是藉由拋光將矽晶圓減薄並使用SIMS測量在矽晶圓之大約中心處的深度方向之氧濃度所得到的值。磊晶矽晶圓的矽晶圓氧濃度需要在沒有氧向外擴散的深度位置測量，當幾乎從晶圓表面之晶圓厚度的深度方向150微米或更多的深度位置處測量時，可精確測量氧濃度。在本發明中，為了獲得更準確的值，濃度定義為在矽晶圓之大約中心處深度方向的濃度。
在矽磊晶層中，優選地矽晶圓中沒有COPs。
在矽磊晶層中，氧化膜優選地設置在矽晶圓的背面。
在矽磊晶層中，優選地在背面的外圍以及矽晶圓的末端沒有氧化膜。
在矽磊晶層中，在磊晶層表面觀察到之尺寸為0.09微米或更大的LPD密度優選地為100個缺陷/晶圓或更少。
在矽磊晶層中，在磊晶層表面觀察到之尺寸為0.09微米或更大的LPD密度優選地為60個缺陷/晶圓或更少。
在矽磊晶層中，在磊晶層表面觀察到之尺寸為0.09微米或更大的LPD密度優選地為10個缺陷/晶圓或更少。
本文所示的細節僅作為例示，僅出於說明性討論本發明之實施例的目的，且是為了提供被認為是對本發明的原理和概念方面最有用和最容易理解的描述而呈現。就這一點來說，並無試圖比對本發明的基本理解所需還要更詳細地展示本發明的結構細節，結合所附圖式進行的描述使本領域具有通常知識者明白本發明的形式可以如何在實踐中實施。
接下來將參考所附圖式對本發明的實施方式進行說明。根據本發明之矽晶圓，直徑為200毫米，摻雜磷，其作為電阻率調整用摻雜劑，具有0.5兆歐-釐米或更多且1.2兆歐-釐米或更少的電阻率，以及具有3.0×10 16原子/立方釐米或更多的碳濃度。本發明所定義之直徑為200毫米的矽晶圓是指由於加工誤差等導致之直徑為200毫米±0.5毫米的矽晶圓。此外，根據本發明之磊晶矽晶圓包括在矽晶圓上的矽磊晶層。
根據本發明用於獲得磊晶矽晶圓的有利製造流程如第3圖所示。製造流程優選地包括製造單晶棒的步驟(S1)、在背面形成氧化膜的步驟(S2)、去除外圍氧化膜的步驟(S3)、氬氣退火的步驟(S4)、預烘烤的步驟(S5)、以及磊晶層形成的步驟(S6)。
在單晶棒製造步驟S1中，根據CZ法使用提拉單晶棒設備（未圖示），製造摻雜磷（作為N型摻雜劑）之直徑為200毫米的單晶矽棒，其滿足以下條件。
磷濃度 藉由摻雜紅磷以使單晶棒中的磷濃度為6.0×10 19原子/立方釐米或更多且1.64×10 20原子/立方釐米或更少，可獲得電阻率為0.5兆歐-釐米或更大且1.2兆歐-釐米或更小的單晶棒。此外，藉由使磷濃度為8.3×10 19原子/立方釐米或更多，可獲得電阻率為0.9兆歐-釐米或更小的單晶棒。磷濃度可使用國際半導體產業協會（SEMI）MF723-0307規定的公式或圖表，根據四點探針法測量的電阻率求出。在熔化矽原料之前摻雜磷，則磷可能在矽原料熔化期間蒸發，且不能獲得期望的電阻率，因此，在矽原料熔化後於矽熔體中摻雜紅磷為首選。
碳濃度 藉由在裝有矽原料的坩堝中加入碳粉並熔化材料，以使單晶棒中的碳濃度為3.0×10 16原子/立方釐米或更多且5.0×10 17原子/立方釐米或更少，可生長具有預定碳濃度的單晶棒。藉由將碳濃度設定為3.0×10 16原子/立方釐米或更多，可降低在矽晶圓內部形成之差排環缺陷的尺寸和密度，且可顯著降低磊晶生長過程後在磊晶層中產生的SF密度。具體來說，即使是從在SF成核溫度區間中滯留時間長之晶體的頂側切割的矽晶圓，所述晶圓作為一個矽晶圓可靠地使磊晶生長製程後之矽磊晶層表面的LPD密度為100個/晶圓或更少。
另一方面，當碳濃度超過5.0×10 17原子/立方釐米時，在單晶棒生長過程中，差排更容易在單晶中發生，這使得難以生長無差排的單晶棒。從穩定製造單晶棒的觀點來看，碳濃度更優選地為3.0×10 17原子/立方釐米或更少。
氧濃度 當矽晶圓的氧濃度高時，裝置耐壓特性趨於劣化，如下所述，因此，最好是將單晶棒中的氧濃度維持在較低水平，氧濃度優選地在4.0×10 17原子/立方釐米或更多且10×10 17原子/立方釐米或更少的範圍。
為了生長低氧濃度的單晶棒，優選地對矽熔體施加磁場，可施加眾所周知的水平磁場或尖點磁場（cusp magnetic field）。藉由減慢儲存矽熔體之坩堝的旋轉以及降低提拉設備的爐管壓力等，可將混入單晶中的氧濃度降低至所需濃度。當氧濃度少於4.0×10 17原子/立方釐米時，矽晶圓具有低強度，且矽晶圓經歷高溫熱處理時可能發生滑移差排（slip dislocation）。因此，氧濃度優選地為4.0×10 17原子/立方釐米或更多。
此後，矽晶圓從使用單晶棒製造步驟S1製造的單晶棒切割而成，並經過預定的製程（如研磨、蝕刻、拋光製程），製成表面粗糙度和平整度優良的鏡面矽晶圓。
在背面形成氧化膜的步驟S2中，優選地使用化學氣相沉積製程（chemical vapor deposition, CVD）裝置在下述條件範圍內，在矽晶圓的背面形成氧化膜（以下稱為背面氧化膜）。 原料氣體：甲矽烷（SiH 4）與氧氣（O 2）的混合氣體 背面氧化膜厚度：100奈米至1500奈米 成膜溫度：400℃至450℃ 提供這種類型的背面氧化膜可抑制自摻雜（auto-doping），且可抑制磊晶層中的電阻值變動。
在背面形成氧化膜的步驟S2中，難以僅在矽晶圓的背面形成氧化膜，在背面形成氧化膜的步驟S2後，在矽晶圓的末端（倒角部（chamfered portion））形成氧化膜是不可避免的。當在氧化膜表面形成磊晶層時，該區域可能會出現結節（nodules）（粒狀矽），因此，最好是去除形成在矽晶圓背面外圍和末端的氧化膜。
因此，在去除外圍氧化膜的步驟S3中，藉由研磨、蝕刻等各種方法，可以去除存在於矽晶圓的末端（倒角部）以及晶背外圍的氧化膜。存在於晶背外圍上的氧化膜，在距離矽晶圓外邊緣小於5毫米的區域上被優選地去除。藉由這樣去除背面外圍以及矽晶圓末端的氧化膜，可以防止矽磊晶層生長過程中結節的產生，且可防止晶圓邊緣產生顆粒。
在氬氣退火的步驟S4中，優選地在以下條件範圍內進行熱處理。 氣體氣氛：氬氣 熱處理溫度：1150℃至1250℃ 熱處理時間：30至120分鐘 作為執行熱處理的熱處理裝置，優選地使用能夠一次對多個矽晶圓進行熱處理的批式（batch）爐管（直立式熱處理裝置）。
高濃度碳摻雜抑制了矽晶圓中大差排環缺陷的產生，藉由對矽晶圓進行氬氣退火可消除矽晶圓上存在的小差排環缺陷，且可盡可能減少磊晶層中SF的產生。
此外，藉由在磊晶生長製程之前對矽晶圓進行氬氣退火，可以減少在磊晶層形成的步驟S6中產生並從矽晶圓擴散到矽磊晶層的碳。這一點在下面描述。第4A圖是說明藉由氬氣退火在矽晶圓表層上形成之低碳濃度層的示意圖。如第4A圖所示，藉由對矽晶圓11進行高溫氬氣退火，使矽晶圓11表層的碳向外擴散，降低了表層的碳濃度。由此，在矽晶圓11的正反面形成低碳濃度層12，低碳濃度層12的碳濃度低於矽晶圓11大約中心C處的碳濃度，且不會發生碳向外擴散。
第4B圖是說明對經過氬氣退火後的矽晶圓進行磊晶生長製程時之碳濃度分布的示意圖。如第4B圖所示，磊晶層形成步驟S6之後的碳濃度顯示出矽晶圓表層中之碳濃度降低的濃度分布。此處，當一個區域被定義為低碳濃度層12時，碳濃度為矽晶圓11之中心C的0.9倍或更少之區域，且沒有發生碳向外擴散。在磊晶生長之後，在矽晶圓11與矽磊晶層13接觸表面形成之低碳濃度層12的深度D可為5微米或更多且15微米或更少。也就是說，與在矽晶圓大約中心處之深度方向的碳濃度相比，從在矽基板中距離邊界約5微米的深度開始，碳濃度減少10％或更多。在另一實施例中，與矽晶圓大約中心處之深度方向的碳濃度相比，從在矽基板中距離邊界5微米至15微米任一處的深度開始，碳濃度減少10%或更多。藉由低碳濃度層12的形成，能夠進一步減少在磊晶層形成步驟S6中產生並從矽晶圓11擴散到矽磊晶層13的碳。低碳濃度層12的厚度可藉由調整氬氣退火時間和熱處理溫度來任意調整。
在包含氫氣和氯化氫之氣體氣氛下的預烘烤步驟S5中，優選地在以下條件範圍內於內部磊晶設備（CENTURA ®，由應用材料公司（Applied Materials，Inc.）製造）中對矽晶圓進行熱處理。 氣氛：氫氣、氯化氫氣體 氫氣流量：40升/分鐘 氯化氫氣體流量：1升/分鐘 熱處理溫度：1150℃至1250℃ 熱處理時間：30至300秒
由預烘烤步驟S5產生之矽晶圓表層的界限優選地為100奈米至300奈米，更優選地為150奈米±10奈米。
在磊晶層形成步驟S6中，磊晶層優選地在經過預烘步驟S5的矽晶圓上，在以下條件範圍內生長。 摻雜氣體：磷化氫（PH 3）氣體 材料源氣體：三氯氫矽（SiHCl 3）氣體 載氣：氫氣 生長溫度：1050℃至1150℃ 磊晶層厚度：1微米至10微米 磊晶層電阻率：0.01兆歐-釐米至10兆歐-釐米 磷濃度：4.44×10 14原子/立方釐米至4.53×10 18原子/立方釐米 藉由進行磊晶層形成步驟S6，製造在矽晶圓表面形成矽磊晶層的磊晶矽晶圓。
藉由執行前述製程流程，可提供一種能夠減少磊晶層中SF產生的矽晶圓，且可提供一種磊晶層中SF密度降低的磊晶矽晶圓。具體來說，提供一個未曾出現過的新矽晶圓，矽晶圓直徑為200毫米，加入磷使其電阻率為0.5兆歐-釐米至兆歐-釐米至1.2兆歐-釐米至兆歐-釐米，矽晶圓密集摻雜碳，以使碳濃度為3.0×10 16原子/立方釐米或更多。
藉由高濃度碳摻雜，降低了矽晶圓中大差排環缺陷的密度。矽晶圓有效地用作磊晶生長的塊體晶圓，可減少磊晶缺陷（在磊晶層表面觀察到的LPD或SF）的產生。
並且，藉由將矽晶圓的氧濃度設定在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米的範圍，摻雜碳時，可以防止裝置耐壓性不良。
此外，藉由在形成矽磊晶層之前對矽晶圓進行氬氣退火，降低了矽晶圓表層的碳濃度，可減少矽磊晶層形成過程中產生之擴散到矽磊晶層的碳量。藉由減少在裝置（在磊晶矽晶圓上製造）製程中的熱處理時擴散到矽磊晶層的碳量，可抑制由於矽磊晶層中摻入碳引起之缺陷產生所導致的電性劣化。
在前述實施例中，矽晶圓的電阻率為0.5兆歐-釐米至1.2兆歐-釐米。然而，作為電阻率較好的矽晶圓，優選地電阻率為0.5兆歐-釐米或至0.9兆歐-釐米。電阻率越低，磊晶層中SF的產生越明顯，因此，根據本發明之碳摻雜的效果更加明顯。
此外，根據本實施例之矽晶圓由矽熔體生長的單晶棒製造，所述矽熔體有摻雜磷，使得電阻率為1.2兆歐-釐米或更小。由於磷的密集添加，消除了氧化誘導堆積缺陷（oxidation-induced stacking fault, OSF）環區，其中OSF是在製造單晶棒的過程中產生的，以晶棒為中心，成為沒有COPs的晶體區域。換言之，根據本實施例之矽晶圓可藉由高密度添加磷來形成沒有COPs的矽晶圓，且可防止磊晶層中COPs引起之缺陷的產生。
實施例 接下來，對本發明的實施例和比較例的實驗條件和評價結果進行說明。 ＜差排環評估＞ 對接下來的實施例1和比較例1的差排環進行評估。 ＜實施例1＞ 在實施例1中，參照第3圖說明之磊晶矽晶圓製造流程中在條件範圍內製造出的磊晶矽晶圓。單晶棒的生長條件是藉由在熔化矽原料前加入碳粉以及在矽原料熔化後在矽熔體中加入磷，以使單晶棒直體頂側的電阻率為0.9兆歐-釐米。從添加碳之單晶棒直體頂側的晶棒位置切下樣品晶圓，並藉由進行預定處理來製造鏡面矽晶圓。四點探針法測得矽晶圓的電阻率為0.75兆歐-釐米，矽晶圓的碳濃度為5.0×10 16原子/立方釐米。
＜比較例1＞ 與上述實施例1相比，在與實施例1相同的製造條件下製造矽晶圓，只是在單晶棒生長階段不進行碳摻雜。與實施例1同樣地，切下電阻率為0.75兆歐-釐米的樣品晶圓，藉由進行預定製程來製造鏡面矽晶圓。
將實施例1和比較例1的矽晶圓沿深度方向切割並用TEM觀察切割剖面。第5A圖和第5B圖是實施例1和比較例1之磊晶矽晶圓的差排環評價結果圖表。在第5A圖和第5B圖中，橫軸表示差排環尺寸，而縱軸表示差排環密度。第5A圖顯示了比較例1未摻雜碳之矽晶圓的結果，且由於使用了在SF成核溫度區間中滯留時間較長之晶體頂側切割而成的樣品晶圓，因此觀察到大量尺寸超過60奈米的大差排環。另一方面，第5B圖顯示了實施例1之矽晶圓的結果，所述矽晶圓被密集地摻雜了碳，且由於使用了在SF成核溫度區間中滯留時間較長之晶體頂側切割而成的樣品晶圓，超過60奈米的大差排環密度顯著降低，儘管有觀察到大量小差排環。換言之，在矽晶圓中形成的大差排環密度可藉由碳摻雜而降低。
［LPD密度評估］ 當矽磊晶層是使用從晶棒之直體頂側切割而成的樣品矽晶圓來形成時，所述晶棒在形成SF成核的溫度區間中具有長滯留時間，則SF在磊晶層中頻繁產生且LPD密度增加，因此，在本實施例中，製備用於接下來實施例2和3以及比較例2和3的樣品矽晶圓，其從直體頂側切割而成，且在磊晶層形成後，測量在磊晶層表面觀察到的LPD密度。
在實施例和比較例中作為共同處理進行之背面氧化膜形成步驟和磊晶層形成步驟的具體條件如下。 ［背面氧化膜形成條件］ 在以下條件下，在每個矽晶圓的背面（與形成磊晶層之表面相反的表面）形成背面氧化膜。 原料氣體：甲矽烷（SiH 4）與氧氣（O 2）的混合氣體 成膜方式：CVD法 成膜溫度：400℃ 背面氧化膜厚度：550奈米 存在於每個矽晶圓之倒角部(chamfered portion)和背面外圍的氧化膜藉由蝕刻製程去除。 ［氫氣烘烤處理條件］ 氣氛：氫氣 熱處理溫度：1200℃ 熱處理時間：30秒 ［磊晶膜生長條件］ 摻雜氣體：磷化氫（PH 3）氣體 材料源氣體：三氯氫矽（SiHCl 3）氣體 載氣：氫氣 生長溫度：1080℃ 磊晶層厚度：4微米 電阻率（磊晶膜電阻率）：0.3兆歐-釐米
＜比較例2＞ 在不進行碳摻雜的情況下，藉由在觀察到大量差排環之比較例1的矽晶圓表面上形成厚度為4微米的矽磊晶層來製造磊晶矽晶圓。
＜比較例3＞ 對比較例1之矽晶圓進行氬氣退火（在氬氣氣氛下熱處理1200℃/30分鐘）之後，藉由在矽晶圓表面形成厚度為4微米的矽磊晶層來製造磊晶矽晶圓。
＜實施例2＞ 實施例1之摻雜碳的矽晶圓，在不進行氬氣退火的情況下，藉由在矽晶圓表面形成厚度為4微米的矽磊晶層來製造磊晶矽晶圓。
＜實施例3＞ 對比較例1之摻雜碳的矽晶圓進行氬氣退火（在氬氣氣氛下熱處理1200℃/30分鐘）之後，藉由在矽晶圓表面形成厚度為4微米的矽磊晶層來製造磊晶矽晶圓。實施例2、3和比較例2、3的磊晶生長製成條件相同。
比較例2之磊晶矽晶圓的矽磊晶層表面的LPD濃度 使用表面缺陷檢測裝置（柯磊公司製造的SURFSCAN SP-2）進行測量，具體來說，以正常模式（暗場複合正常模式（Dark Field Composite Normal mode, DCN））進行測量，測量在磊晶層表面觀察到之尺寸為90奈米或更大的LPD密度。測量區域為磊晶層的表面，不包括從磊晶矽晶圓的圓周邊緣到徑向方向（radial direction）3毫米的環形區域。計數的LPD數量可認為是SF的數量。結果，由於檢測到的數量太大造成的超限(overflow)（100,000個缺陷/晶圓或更多），因此無法進行LPD本身的測量。在對矽晶圓進行氬氣退火的比較例3中，與比較例2相比，雖然LPD密度降低，但還是觀察到235個LPD/晶圓。接下來每個實施例以及每個比較例的LPD密度測量是在與比較例2相同的條件下進行的。
當測量實施例2中磊晶矽晶圓之矽磊晶層表面的LPD密度時，觀察到90,000個LPD/晶圓或更多。據推測，這是由於存在大量尺寸小於60奈米的小差排環，儘管碳摻雜降低了矽晶圓中大複合差排環的密度。
在實施例3中，在磊晶生長製程之前對矽晶圓進行氬氣退火，磊晶層表面的LPD密度顯著降低且觀察到56個缺陷/晶圓的LPD密度。這被認為是由於存在於矽晶圓表層中尺寸小於60奈米的小位錯環藉由氬氣退火被去除。
綜合以上所述，當對矽晶圓進行碳摻雜和氬氣退火時，增強了減少矽磊晶層SF產生的效果，且磊晶層形成後的LPD密度可以降低到約比較例3的四分之一。
［碳濃度分布評估］ 當碳被密集摻雜時，由於矽磊晶層形成過程中的熱處理，可能會發生碳向矽磊晶層的擴散，因此，碳擴散到矽磊晶晶圓的行為被評估。 ＜實施例4＞ 準備高碳濃度的矽晶圓（晶圓大約中心處之深度方向的碳濃度：6.5×10 16原子/立方釐米），製備不進行氬氣退火而形成矽磊晶層的磊晶矽晶圓，其中矽磊晶層與實施例2相似。 ＜實施例5＞ 在與實施例4相似的矽晶圓上進行與實施例3相同的氬氣退火後，製備有矽磊晶層形成的磊晶矽晶圓。
第6圖是實施例4和實施例5之磊晶矽晶圓藉由SIMS測量的碳濃度分佈研究結果圖表。第6圖的橫軸表示距離磊晶矽晶圓表面的深度，縱軸表示碳濃度。矽磊晶層與矽晶圓之間的界面在距離磊晶矽晶圓表面4微米深度處。
在實施例4中，未對矽晶圓進行氬氣退火，低碳濃度層的寬度小於1微米。亦即，與矽晶圓之中心深度附近的碳濃度相比，在距離矽晶圓表面1微米以內之深度處的碳濃度降低。另一方面，在實施例5中，在形成矽磊晶層之前進行氬氣退火，從矽磊晶層與矽晶圓的界面向矽晶圓之深度方向形成厚度為8.2微米的低碳濃度層，且發現矽磊晶層的碳濃度幾乎覆蓋了整個磊晶層，除了與矽晶圓間的界面附近以外，且碳濃度在檢測極限以下（2.0×10 15原子/立方釐米或更少）。亦即，與矽晶圓之中心深度附近的碳濃度相比，在距離矽晶圓表面8.2微米以內之深度處的碳濃度降低。低碳濃度層的厚度取決於氬氣退火條件。例如，其他所有條件設置相似於實施例5中的那些，當熱處理條件改為1150℃/10分鐘，厚度為5.6μm，當熱處理條件改為1200℃/10分鐘時，厚度為7.3μm，當熱處理條件改為1150℃/60分鐘時，厚度7.3μm，當熱處理條件改為1200℃/60分鐘時，厚度9.4μm。亦即，藉由調整氬氣退火的熱處理溫度和時間，能夠任意調整低碳濃度層的厚度。藉由在矽晶圓表層形成預定厚度的低碳濃度層，可以減少從矽晶圓向磊晶層擴散的碳量。
［滑移差排評估］ 對於接下來的比較例4和5以及實施例6和7，基於是否進行了碳摻雜或氬退火來研究是否發生滑錯差排（沿著矽晶體表面的缺陷）。下面列出比較例4和5以及實施例6和7共有的規格和條件。 電阻率：0.82兆歐-釐米 碳濃度：4.0×10 16原子/立方釐米 此外，進行氬氣退火之比較例5和實施例7的氬氣退火是在氬氣氣氛下熱處理1200℃/30分鐘。此外，在以下的說明中，「磊晶層生長條件對應的熱處理」是指在磊晶裝置（CENTURA ®，由應用材料公司製造）內部不導入材料源氣體的情況下進行的熱處理，亦表示在氫氣氣氛下熱處理1150℃/10分鐘。 ＜比較例4＞ 對未摻雜碳的矽晶圓不進行氬氣退火，而是進行與磊晶層生長條件對應的熱處理（單獨熱處理不會使矽磊晶層生長）。 ＜比較例5＞ 對未摻雜碳的矽晶圓進行氬氣退火，並進行與磊晶層生長條件對應的熱處理。 ＜實施例6＞ 對有碳摻雜的矽晶圓不進行氬氣退火，而是進行與磊晶層生長條件對應的熱處理。 ＜實施例7＞ 對有碳摻雜的矽晶圓進行氬氣退火，並進行與磊晶層生長條件對應的熱處理。
對於每個矽晶圓，藉由X射線表面形貌圖檢查在晶圓表面上觀察到之滑移差排的存在。結果如第7圖所示，在任何矽晶圓中均未發現滑移差排，且還發現即使當矽晶圓高密度摻雜碳時也不會發生滑移差排。
［電阻率、碳濃度和LPD密度的驗證］ 對於以下比較例6和7以及實施例8和9，為了驗證電阻率、碳濃度和LPD密度之間的相關性，在各種條件下製造矽晶圓，在每個矽晶圓表面形成磊晶層，並測量在磊晶層表面觀察到的LPD密度。此外，以下比較例7和實施例9的氬氣退火是在氬氣氣氛下熱處理1200℃/30分鐘。 ＜比較例6＞ 在不摻雜碳的情況下摻雜磷，使單晶棒直體頂側電阻率為1.2兆歐-釐米，生長電阻率範圍為0.5兆歐-釐米至1.2兆歐-釐米的單晶棒，並由單晶棒製成多個具有不同電阻率的矽晶圓，不對任何矽晶圓進行氬氣退火，形成厚度為4微米的矽磊晶層。 ＜比較例7＞ 與比較例6相似，不摻雜碳，生長電阻率範圍為0.5兆歐-釐米至1.2兆歐-釐米的單晶棒，並由單晶棒製成多個具有不同電阻率的矽晶圓，在不摻雜碳的情況下，對每一個矽晶圓進行氬氣退火，形成厚度為4微米的磊晶層。
＜實施例8＞ 與比較例6相似，生長電阻率範圍為0.5兆歐-釐米至1.2兆歐-釐米的單晶棒，並由單晶棒製成多個具有不同電阻率的矽晶圓，進行碳摻雜以使單晶棒直體頂側的碳濃度為3.0×10 16原子/立方釐米。然而，在不對任何矽晶圓進行氬氣退火的情況下，形成厚度為4微米的磊晶層。 ＜實施例9＞ 與比較例6相似，生長電阻率範圍為0.5兆歐-釐米至1.2兆歐-釐米的單晶棒，並由單晶棒製成多個具有不同電阻率的矽晶圓，進行碳摻雜以使單晶棒直體頂側的碳濃度為3.0×10 16原子/立方釐米，對每一個矽晶圓進行氬氣退火，形成厚度為4微米的磊晶層。
第8圖是實施例8、實施例9和比較例6、比較例7之磊晶層的關係圖，其說明矽晶圓電阻率與在磊晶層表面發現之LPD密度的關係。第8圖的橫軸使用晶棒直體的固化速度，表示將生長晶棒直體全長的固化量為1時矽晶圓被切割的位置。
如第8圖所示，在磊晶生長製程之前進行碳摻雜且不進行氬氣退火的實施例8中，在矽晶圓上觀察到約5,000個缺陷/晶圓的LPD密度，所述矽晶圓是從晶棒直體上接近固化速率0.1的位置切割，其為頂側的晶體區域，證實了減少LPD密度的效果。然而，從晶棒直體上接近固化速率0.3的位置切割的矽晶圓中，LPD密度超限。此外，當使用從底側晶體區域切割的矽晶圓時，即使使用具有0.5兆歐-釐米之極端電阻率的矽晶圓，LPD密度也可以降低到150個缺陷/晶圓或更少。
在實施例9中，在磊晶生長製程之前進行碳摻雜和氬氣退火，即使使用從頂側晶體區域切割的矽晶圓，LPD密度也可以降低到60個缺陷/晶圓或更少。這是由於藉由高濃度碳摻雜實現了差排環缺陷的細化（refinement），以及由於藉由對矽晶圓進行氬氣退火來消除精細的差排環缺陷，且發現藉由高濃度碳摻雜和氬氣退火的協同作用降低SF的效果非常顯著。另一方面，當使用從在SF成核溫度區間中滯留時間短的底側（固化速度為0.6以上）之晶體區域切割的矽晶圓時，LPD密度可以降低到總共10個缺陷/晶圓或更少。
另一方面，在未進行碳摻雜且未對矽晶圓進行氬氣退火的比較例6中，當使用從頂側之晶體區域切割的矽晶圓時，LPD密度超限，且雖然在使用從背面晶體區域切割之矽晶圓的情況下，LPD密度顯著降低，但電阻率為0.5兆歐-釐米之矽晶圓的LPD密度為100個/晶圓或更多。此外，在比較例7中，未進行碳摻雜且在磊晶生長製程前對矽晶圓進行氬氣退火，與比較例6相比，可降低LPD密度。然而，當使用從頂側之晶體區域切割的矽晶圓時，LPD密度為100個缺陷/晶圓至300個缺陷/晶圓。
基於上述結果，藉由在磊晶生長製程前對矽晶圓進行3.0×10 16原子/立方釐米或更多的碳摻雜並進行氬氣退火，在單晶棒之所有晶體區域的磊晶層表面觀察到的LPD密度可以降低到至少100個缺陷/晶圓。此外，即使在不對矽晶圓進行氬氣退火的情況下，藉由進行碳摻雜，也可以在底側的晶體區域中將LPD密度降低到100個缺陷/晶圓或更少。儘管本實施例並未公開所開發的所有實驗例，但本發明的發明人發現，與不添加碳的情況相比，當添加至少3.0×10 16原子/立方釐米或更多的高濃度碳時，電阻率在0.5兆歐-釐米至1.2兆歐-釐米範圍的矽晶圓在磊晶生長後的LPD密度可以降低。
［裝置耐壓性評估］ 評估裝置耐壓性。在這個實施例中，裝置耐壓是半導體裝置的品質特性之一，亦指在構成半導體裝置之柵極和源極之間的路徑為短路的狀態下，藉由逐漸增加汲極和源極之間的電壓而發生擊穿時的電壓。
當矽晶圓中的氧擴散到製造半導體裝置的磊晶層時，可能會影響裝置的耐壓性。正因如此，本發明的發明人製備了具有六種不同氧濃度水平的矽晶圓，在每個矽晶圓上形成矽磊晶層，並研究了基於氧濃度差異的裝置耐壓性是否存在差異。此外，還研究了基於矽晶圓是否摻雜碳，裝置耐壓性是否存在差異。
具體來說，在表1之樣品1至樣品12中的每個磊晶矽晶圓上製作半導體裝置，在構成半導體裝置之柵極和源極之間的路徑為短路的狀態下，在汲極和源極之間施加預定電壓，發生擊穿時耐壓性判定為「不良」，未發生擊穿時判定為耐壓性「良好」。
樣品1至樣品6的磊晶矽晶圓直徑為200毫米，添加磷，在電阻率為0.75兆歐-釐米的矽晶圓上形成厚度為4微米的矽磊晶層，以及在具有六個不同水平的氧濃度且不添加碳的矽晶圓上形成磊晶層以成為樣品晶圓。樣品7至樣品12的磊晶矽晶圓與樣品1至樣品6相似，直徑為200毫米，添加磷，在電阻率為0.75兆歐-釐米的矽晶圓上形成厚度為4微米的矽磊晶層，以及在具有六個不同水平的氧濃度且碳濃度為6.0×10 16原子/立方釐米的矽晶圓上形成磊晶層以成為樣品晶圓。
表1
磊晶矽晶圓 碳濃度 (原子/立方釐米) 氧濃度 (原子/立方釐米) 耐壓性
樣品1 檢測極限以下 18 × 10 17 不良
樣品 2 檢測極限以下 15 × 10 17 良好
樣品 3 檢測極限以下 13 × 10 17 良好
樣品4 檢測極限以下 10 × 10 17 良好
樣品5 檢測極限以下 8.0 × 10 17 良好
樣品6 檢測極限以下 4 × 10 17 良好
樣品7 6.0 × 10 16 18 × 10 17 不良
樣品8 6.0 × 10 16 15 × 10 17 不良
樣品9 6.0 × 10 16 13 × 10 17 不良
樣品10 6.0 × 10 16 10 × 10 17 良好
樣品11 6.0 × 10 16 8.0 × 10 17 良好
樣品12 6.0 × 10 16 4.0 × 10 17 良好
如表1所示，樣品7至樣品9中的裝置耐壓性被證實當進行碳摻雜時可能較差。但是，即使在進行碳摻雜的情況下，藉由將氧濃度設定為10×10 17原子/立方釐米或更少，也被證實可以防止裝置耐壓性差。
應注意，前述實施例僅出於解釋的目的而提供，不應被解釋為對本發明的限制。雖然已經參考例示性實施例描述了本發明，但應當理解，本文中使用的詞語為描述和說明性詞語，而非限制性詞語。在不脫離本發明之範圍和精神的情況下，可在所附請求項的範圍內做出改變，如前述和修訂的那樣。儘管本發明已在本文中參考特定結構、材料和實施例進行了描述，但本發明並不旨在限於本文所公開的細節；反之，本發明可擴展到所有功能等效的結構、方法和用途，例如在所附請求項的範圍內。
本發明不限於前述實施例，在不脫離本發明之範圍的情況下可以進行各種變化和修改。
2:複合差排環 4:差排環 11:矽晶圓 12:低碳濃度層 13:矽磊晶層 C:中心 D:深度 S1,S2,S3,S4,S5,S6:步驟
本發明將在接下來的詳細描述中進一步描述，參考藉由本發明例示性實施例的非限制性例示所提到的多個所附圖式，其中在所附圖式的幾個示意圖中，相似的參考數字表示相似的部分，並且其中： 第1A圖和第1B圖是在SF成核溫度區間中滯留時間長之晶體區域切割而成的矽晶圓中觀察到的複合差排環的照片。 第2圖是在SF成核溫度區間中滯留時間短之晶體區域切割而成的矽晶圓中觀察到的複合差排環的照片。 第3圖是根據本發明製造磊晶矽晶圓之方法的一個實施例，繪示出的流程圖。 第4A圖和第4B圖是根據本發明的實施例，繪示出磊晶矽晶圓之剖面示意圖。 第5A圖和第5B圖是實施例1和比較例1之磊晶矽晶圓的差排環評價結果圖表。 第6圖是實施例4和實施例5之磊晶矽晶圓的碳濃度分布研究結果圖表。 第7A圖至第7D圖是實施例6、實施例7和比較例4之矽晶圓表面的X射線表面形貌圖。 第8圖是在實施例8、實施例9和比較例6、比較例7之各自矽晶圓表面形成磊晶層時之LPD密度與電阻率的關係圖。

Claims (44)

  1. 一種直徑200毫米的磊晶晶圓，包括： 一矽基板，具有1.2兆歐-釐米（mΩ-cm）或更小的一電阻率； 一磊晶層，在該矽基板上；以及 一邊界，在該磊晶層與該矽基板之間； 其中在該矽基板之大約中心處的一深度方向具有3.0×10 16原子/立方釐米（atoms/cm 3）或更多的一碳濃度。
  2. 如請求項1之磊晶晶圓，其中在該矽基板之大約中心處的該深度方向，該碳濃度在3.0×10 16原子/立方釐米至5.0×10 17原子/立方釐米的範圍。
  3. 如請求項1之磊晶晶圓，其中在該矽基板中，從距離該邊界約5微米的深度開始，該碳濃度減少10%或更多。
  4. 如請求項1之磊晶晶圓，其中在該矽基板中，從距離該邊界約8微米的深度開始，該碳濃度減少10%或更多。
  5. 如請求項1之磊晶晶圓，其中在該矽基板中，從距離該邊界約15微米的深度開始，該碳濃度減少10%或更多。
  6. 如請求項1之磊晶晶圓，其中該磊晶層的頂表面包括100個或更少之具有0.09微米或更大尺寸的光點缺陷（light point defects, LPDs）。
  7. 如請求項1之磊晶晶圓，其中該磊晶層的頂表面包括60個或更少之具有0.09微米或更大尺寸的LPDs。
  8. 如請求項1之磊晶晶圓，更包括：於該矽基板中範圍在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米的一氧濃度。
  9. 如請求項1之磊晶晶圓，其中該矽基板之該電阻率在0.5兆歐-釐米至1.2兆歐-釐米的範圍。
  10. 如請求項1之磊晶晶圓，其中該矽基板實質上不含晶體源顆粒（crystal-originated particles）。
  11. 一種直徑200毫米的磊晶晶圓，包括： 一矽基板，具有1.2兆歐-釐米或更小的一電阻率，且在該矽基板之大約中心處的一深度方向具有3.0×10 16原子/立方釐米或更多的一碳濃度； 一磊晶層，在該矽基板上；以及 一邊界，在該磊晶層與該矽基板之間； 其中該矽基板在該邊界附近更具有一低碳濃度層。
  12. 如請求項11之磊晶晶圓，其中該碳濃度在3.0×10 16原子/立方釐米至5.0×10 17原子/立方釐米的範圍。
  13. 如請求項11之磊晶晶圓，其中該矽基板中的該低碳濃度層在該邊界約5微米內，且該碳濃度在該低碳濃度層中減少10%或更多。
  14. 如請求項11之磊晶晶圓，其中該矽基板中的該低碳濃度層在該邊界約8微米內，且該碳濃度在該低碳濃度層中減少10%或更多。
  15. 如請求項11之磊晶晶圓，其中該矽基板中的該低碳濃度層在該邊界約15微米內，且該碳濃度在該低碳濃度層中減少10%或更多。
  16. 如請求項11之磊晶晶圓，其中該磊晶層的頂表面包括100個或更少之具有0.09微米或更大尺寸的光點缺陷（light point defects, LPDs）。
  17. 如請求項11之磊晶晶圓，其中該磊晶層的頂表面包括60個或更少之具有0.09微米或更大尺寸的LPDs。
  18. 如請求項11之磊晶晶圓，更包括：於該矽基板中範圍在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米的一氧濃度。
  19. 如請求項11之磊晶晶圓，其中該矽基板之該電阻率在0.5兆歐-釐米至1.2兆歐-釐米的範圍。
  20. 如請求項11之磊晶晶圓，其中該矽基板實質上不含晶體源顆粒（crystal-originated particles）。
  21. 一矽晶圓，具有：200毫米的一直徑，1.2兆歐-釐米或更小的一電阻率，以及在該矽晶圓之大約中心處的一深度方向的一碳濃度為3.0×10 16原子/立方釐米或更多。
  22. 如請求項21之矽晶圓，其中在該矽晶圓之大約中心處的該深度方向，該碳濃度在3.0×10 16原子/立方釐米至5.0×10 17原子/立方釐米的範圍。
  23. 如請求項21之矽晶圓，其中： 該矽晶圓具有一頂表面；以及 從距離該頂表面5微米的深度開始，該碳濃度減少10%或更多。
  24. 如請求項21之矽晶圓，其中： 該矽晶圓具有一頂表面；以及 從距離該頂表面8微米的深度開始，該碳濃度減少10%或更多。
  25. 如請求項21之矽晶圓，其中： 該矽晶圓具有一頂表面；以及 從距離該頂表面15微米的深度開始，該碳濃度減少10%或更多。
  26. 如請求項21之矽晶圓，更包括：一氧濃度在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米的範圍。
  27. 如請求項21之矽晶圓，其中該矽晶圓之該電阻率在0.5兆歐-釐米至1.2兆歐-釐米的範圍。
  28. 如請求項21之矽晶圓，其中該矽晶圓實質上不含晶體源顆粒（crystal-originated particles）。
  29. 一種直徑200毫米的磊晶晶圓，包括： 一矽基板，具有1.2兆歐-釐米或更小的一電阻率； 一磊晶層，在該矽基板上；以及 一邊界，在該磊晶層與該矽基板之間；其中 在該矽基板之大約中心處的一深度方向具有3.0×10 16原子/立方釐米或更多的一碳濃度；其中 從距離該邊界5微米至15之微米的深度開始，該碳濃度減少10%或更多。
  30. 如請求項29之磊晶晶圓，其中在該矽基板之大約中心處的該深度方向，該碳濃度在3.0×10 16原子/立方釐米至5.0×10 17原子/立方釐米的範圍。
  31. 如請求項29之磊晶晶圓，其中該磊晶層的頂表面包括100個或更少之具有0.09微米或更大尺寸的光點缺陷（light point defects, LPDs）。
  32. 如請求項29之磊晶晶圓，更包括：於該矽基板中範圍在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米的一氧濃度。
  33. 如請求項29之磊晶晶圓，其中該矽基板具有一頂表面以及一底表面，且1.2兆歐-釐米或更小的該電阻率係從該頂表面或該底表面兩者其中之一量測。
  34. 一種矽晶圓，直徑200毫米，摻雜磷，且具有1.2兆歐-釐米或更小的一電阻率，該矽晶圓包括一頂表面以及一底表面； 其中該矽基板之大約中心處的一深度方向具有3.0×10 16原子/立方釐米或更多的一碳濃度；以及 其中從距離該頂表面5微米至15之微米的深度開始，該碳濃度減少10%或更多。
  35. 如請求項34之矽晶圓，其中在該矽基板之大約中心處的該深度方向，該碳濃度在3.0×10 16原子/立方釐米至5.0×10 17原子/立方釐米的範圍。
  36. 如請求項34之矽晶圓，更包括：範圍在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米的一氧濃度。
  37. 如請求項34之矽晶圓，其中1.2兆歐-釐米或更小的該電阻率係從該頂表面或該底表面兩者其中之一量測。
  38. 一種磊晶晶圓的製造方法，包括： 在一坩鍋中將磷以及碳加入一矽熔體（silicon melt）中； 將該坩鍋放入一爐管中； 用一拉拔器（puller）從該矽熔體中旋轉拉製一單晶； 將該單晶切割成至少一矽晶圓；以及 在該矽晶圓的一表面形成一磊晶層，其中在該矽基板之大約中心處的一深度方向具有3.0×10 16原子/立方釐米或更多的一碳濃度。
  39. 如請求項38之磊晶晶圓的製造方法，更包括：在充有氬氣的氣氛中，將該矽晶圓在1150℃至1250℃的溫度之間加熱。
  40. 如請求項39之磊晶晶圓的製造方法，其中執行該矽晶圓加熱的持續時間在30至120分鐘之間。
  41. 如請求項38之磊晶晶圓的製造方法，更包括：對該矽熔體施加磁場以及控制該爐管內的壓力，以使該矽晶圓具有在4.0×10 17原子/立方釐米至10×10 17原子/立方釐米之間的一氧濃度。
  42. 如請求項41之磊晶晶圓的製造方法，其中該氧濃度從該矽晶圓的深度方向的大約一半處開始量測。
  43. 如請求項38之磊晶晶圓的製造方法，其中該矽晶圓具有1.2兆歐-釐米或更小的一電阻率。
  44. 如請求項38之磊晶晶圓的製造方法，其中該矽晶圓具有約200毫米的一直徑。
TW111141770A 2021-11-04 2022-11-02 矽晶圓及磊晶矽晶圓 TW202328511A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2021180296 2021-11-04
JP2021-180296 2021-11-04
JP2022-093899 2022-06-09
JP2022093899A JP2023070019A (ja) 2021-11-04 2022-06-09 シリコンウェーハおよびエピタキシャルシリコンウェーハ
US17/853469 2022-06-29
US17/853,469 US20230133472A1 (en) 2021-11-04 2022-06-29 Silicon wafer and epitaxial silicon wafer

Publications (1)

Publication Number Publication Date
TW202328511A true TW202328511A (zh) 2023-07-16

Family

ID=85983945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141770A TW202328511A (zh) 2021-11-04 2022-11-02 矽晶圓及磊晶矽晶圓

Country Status (4)

Country Link
KR (1) KR20230065174A (zh)
CN (1) CN116072515A (zh)
DE (1) DE102022211608A1 (zh)
TW (1) TW202328511A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491752B1 (en) 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
DE112014002133B4 (de) 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer

Also Published As

Publication number Publication date
CN116072515A (zh) 2023-05-05
KR20230065174A (ko) 2023-05-11
DE102022211608A1 (de) 2023-05-04

Similar Documents

Publication Publication Date Title
US20150380493A1 (en) Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer
JPH11189493A (ja) シリコン単結晶およびエピタキシャルウェーハ
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP3381816B2 (ja) 半導体基板の製造方法
US20090226736A1 (en) Method of manufacturing silicon substrate
US10867791B2 (en) Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
US6547875B1 (en) Epitaxial wafer and a method for manufacturing the same
TW200402776A (en) Silicon wafer for epitaxial growth, epitaxial wafer, and its manufacturing method
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP2011009614A (ja) エピタキシャルシリコンウェーハとその製造方法
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
TW202328511A (zh) 矽晶圓及磊晶矽晶圓
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
US6818197B2 (en) Epitaxial wafer
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP4442955B2 (ja) エピタキシャルウェーハの製造方法
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070066A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
TWI768712B (zh) 單晶矽的製造方法
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
CN108511317B (zh) 外延晶圆的制造方法及外延晶圆
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법