CN105355542B - 一种采用变温变掺杂流量的双极型晶体管外延片制造方法 - Google Patents

一种采用变温变掺杂流量的双极型晶体管外延片制造方法 Download PDF

Info

Publication number
CN105355542B
CN105355542B CN201510747029.0A CN201510747029A CN105355542B CN 105355542 B CN105355542 B CN 105355542B CN 201510747029 A CN201510747029 A CN 201510747029A CN 105355542 B CN105355542 B CN 105355542B
Authority
CN
China
Prior art keywords
flow
rate
doping
alternating temperature
junction transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510747029.0A
Other languages
English (en)
Other versions
CN105355542A (zh
Inventor
仇光寅
肖建农
骆红
金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING GUOSHENG ELECTRONIC CO Ltd
Original Assignee
NANJING GUOSHENG ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING GUOSHENG ELECTRONIC CO Ltd filed Critical NANJING GUOSHENG ELECTRONIC CO Ltd
Priority to CN201510747029.0A priority Critical patent/CN105355542B/zh
Publication of CN105355542A publication Critical patent/CN105355542A/zh
Application granted granted Critical
Publication of CN105355542B publication Critical patent/CN105355542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种采用变温变掺杂流量的双极型晶体管外延片制造方法，采用变温变掺杂工艺，低的起始生长温度和高的N型掺杂流量可以有效控制B原子的蒸发，随着外延层的加厚，逐步抑制外延的自掺杂。后续减小掺杂流量有效降低外延层N型杂质的过度掺杂，保证产品外延层要求的过渡区可控，同时提高生长温度可以抑制图形漂移。

Description

一种采用变温变掺杂流量的双极型晶体管外延片制造方法
技术领域
本发明涉及双极型晶体管原材料的制备方法，具体涉及一种采用变温变掺杂流量的双极型晶体管外延片制造方法。
背景技术
双极性晶体管是集成电路中应用最广泛也是最重要的半导体器件之一。双极型晶体管拥有耗电少、寿命长、可靠性高等一系列优点，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。随着半导体技术的不断发展，在平面工艺的基础上，外延技术逐渐发展了双极型集成电路的制造工艺。通过在衬底上制作N+埋层，可以有效降低集电极串联电阻、减小寄生PNP的影响，改善器件参数。为了改善器件的响应速度及隔离效果，对通隔离被应用到双极型集成电路制造工艺中：在衬底上同时制作N+及P+埋层，然后生长N型外延层，通过离子注入实现与P+埋层的对通，可以有效减少注入过程中的横向扩散效应，改善器件参数。
然而，双埋层外延工艺由于埋层的存在，造成了以下问题：一方面，由于埋层图形的存在，为了有效抑制图形漂移及畸变，需保持较低的生长速率及较高的生长温度；另一方面，由于P+埋层B的存在，高温下，B的蒸发效应比较严重，埋层中杂质会严重影响外延层的掺杂浓度及纵向载流子分布，从而进一步导致器件性能的恶化和良率的降低。
发明内容
发明目的：本发明针对现有技术中存在的缺陷，提供一种采用变温变掺杂流量的双极型晶体管外延片制造方法。
技术方案：一种采用变温变掺杂流量的双极型晶体管外延片制造方法，包括以下步骤：
S1：用HF酸去除埋层衬底表面的氧化层，再用硅片清洗液SC-1和硅片清洗液SC-2清洗埋层衬底表面；
S2：采用HCl气相腐蚀，去除衬底表面的损伤层和沾污；
S3：用H2吹扫去除反应腔体中的N型杂质和P型杂质；
S4：开始生长内层外延层：硅源SiHCl3的流量为6～10slm，生长速率为0.4～0.6μm/min，N型掺杂源为300ppm PH3，以恒定变化速率改变掺杂流量；以恒定变化速率改变生长温度，外延开始时稀释气体H2的流量为0.25～0.5slm，以固定速率递增至1slm，持续时间1～3min；
S5：变温变掺杂流量生长结束后，以终止时的固定掺杂流量和生长温度生长外层外延层。
优选的，步骤S2中所述HCl气相腐蚀具体为：HCl流量为1～3slm，气相腐蚀温度为1110～1160℃，气相腐蚀速率控制在0.03～0.06μm/min，气相腐蚀时间为1～4min，气相腐蚀厚度为0.05～0.1μm。
再优选的，步骤S3中所述用H2吹扫具体为：用流量为150～300slm的H2吹扫，吹扫时间为2～5min。
更优选的，步骤S4中所述以恒定变化速率改变掺杂流量具体为：起始掺杂流量为70～80slm，以恒定变化速率递减至40～60slm。
更优选的，所述以恒定变化速率递减具体为：掺杂流量以10～20mL/min速率递减，持续时间为1～4min。
更优选的，步骤S4中所述以恒定变化速率改变生长温度具体为：起始生长温度为1100～1130℃，以恒定变化速率递增至1160～1190℃。
更优选的，所述以恒定变化速率递增具体为：生长温度以10～20℃/min速率递增，持续时间为1～4min。
有益效果：
1、用特定范围的小流量HCl气腐埋层衬底，既可以清除残留在衬底表面的损伤层和沾污，形成洁净的生长区，亦可以防止过度腐蚀衬底，使得埋层图形变浅，从而增大集电极串联电阻和减弱隔离效果，影响器件参数；
2、大流量氢气吹除，减小气相杂质在外延反应腔中的浓度，减少外延过程中的自掺杂效应；
3、采用变温变掺杂流量工艺，低的起始生长温度和高的N型掺杂流量可以有效控制B原子的蒸发，随着外延层的加厚，逐步抑制外延的自掺杂。后续减小掺杂流量有效降低外延层N型杂质的过度掺杂，保证产品外延层要求的过渡区可控，同时提高生长温度可以抑制图形漂移。
附图说明
图1为本发明方法的流程图；
图2为双极型晶体管集成电路材料的基本结构；
图3为双极型晶体管器件要求的外延层电阻率的纵向分布示意图；
图4为使用本发明方法制造的外延层电阻率纵向分布示意图；
图5为使用本发明方法制造的产品在200倍显微镜下照片。
具体实施方式
实施例1：本实施例采用的外延设备为：意大利LPE公司的PE2061S桶式外延炉。本实施例采用的方法具体步骤如图1所示，本实施例涉及的器件材料结构如图2所示：直径为6寸，P型导电衬底，晶向为<111>，电阻率为8～13Ω·cm，B埋层区域方块电阻为90Ω/□(欧姆每方块)，衬底上制作N+和P+埋层，N型杂质为Sb，P型杂质为B，N型外延层电阻率为7Ω·cm，厚度18.5μm，外延层电阻率纵向分布要求如图3所示。
1、外延衬底准备：经过氧化、光刻、扩散等工艺在衬底表面形成埋层后，衬底表面往往存在氧化层及杂质等，为获得洁净的外延用衬底，需去除氧化层及杂质。本发明中用HF酸去除埋层衬底表面的氧化层，再用硅片清洗液SC-1和硅片清洗液SC-2清洗埋层衬底表面。
2、外延气相腐蚀：外延之前，对硅片表面进行原位HCl腐蚀是去除沾污和缺陷的重要手段。气相腐蚀量的选择是获得高良率成品的重要关键。腐蚀量过小，难以消除衬底表面存在的沾污、缺陷；腐蚀过量，会使埋层图形变浅，器件性能恶化。合适的气相腐蚀利于埋层外延片成品率的提高。本发明采用HCl气相腐蚀，去除衬底表面的损伤层和沾污；HCl流量为3slm，气相腐蚀温度为1130℃，气相腐蚀速率控制在0.05μm/min，气相腐蚀时间为2min，气相腐蚀厚度为0.1μm。
3、大流量H2吹扫：HCl气腐后，衬底表面的部分杂质转移到气相中，此时用大流量H2吹扫可以减小气相中杂质浓度，有效降低外延过程中的自掺杂效应。用流量为150slm的H2吹扫，吹扫时间为2min，以去除腔体中的N型杂质和P型杂质。
4、变温变掺杂流量外延：通过生长内外层的方法抑制自掺杂、减小漂移率。在衬底B埋层浓度较高的情况下，高温外延会加剧B原子的蒸发，导致外延层载流子分布受自掺杂影响严重，过渡区分布偏离图3的要求。降低生长温度以及加大N型掺杂源流量生长内层薄层可以有效抑制B原子的自掺杂效应。随着外延厚度增加，自掺杂效应减小，此时提高生长温度及减小掺杂流量生长外延层，可以减小漂移率，获得要求的外延电阻率。内层生长过程中，采用变温变掺杂流量的方法以防止N型过度掺杂，同时又不会显著影响漂移率。具体工艺为：硅源SiHCl3的流量为10slm，生长速率0.5μm/min，N型掺杂源为300ppm PH3，起始生长温度为1100℃，以20℃/min速率递增至1190℃，持续时间为4min；起始掺杂流量为80slm，以20mL/min速率递减至60slm，持续时间为1min。外延开始时稀释气体H2流量为0.25slm，以固定速率递增至1slm，持续时间1min。
5、变温变掺杂流量生长结束后，以终止时的固定掺杂流量和生长温度生长外层外延层。
本发明获得的器件材料过渡区符合如图3所示的器件要求。图4为本发明的外延层电阻率纵向分布示意图，与器件要求过渡区匹配较好。图5为使用本发明方法制造的产品在200倍显微镜下照片，图中可见，定标点1清晰，符合器件要求。
实施例2：本实施例采用的外延设备为：意大利LPE公司的PE2061S桶式外延炉。本实施例采用的方法具体步骤如图1所示：
1、外延衬底准备：经过氧化、光刻、扩散等工艺在衬底表面形成埋层后，衬底表面往往存在氧化层及杂质等，为获得洁净的外延用衬底，需去除氧化层及杂质。本发明中用HF酸去除埋层衬底表面的氧化层，再用硅片清洗液SC-1和硅片清洗液SC-2清洗埋层衬底表面。
2、外延气相腐蚀：外延之前，对硅片表面进行原位HCl腐蚀是去除沾污和缺陷的重要手段。气相腐蚀量的选择是获得高良率成品的重要关键。腐蚀量过小，难以消除衬底表面存在的沾污、缺陷；腐蚀过量，会使埋层图形变浅，器件性能恶化。合适的气相腐蚀利于埋层外延片成品率的提高。本发明采用HCl气相腐蚀，去除衬底表面的损伤层和沾污；HCl流量为1slm，气相腐蚀温度为1110℃，气相腐蚀速率控制在0.03μm/min，气相腐蚀时间为1min，气相腐蚀厚度为0.05μm。
3、大流量H2吹扫：HCl气腐后，衬底表面的部分杂质转移到气相中，此时用大流量H2吹扫可以减小气相中杂质浓度，有效降低外延过程中的自掺杂效应。用流量为170slm的H2吹扫，吹扫时间为4min，以去除腔体中的N型杂质和P型杂质。
4、变温变掺杂流量外延：通过生长内外层的方法抑制自掺杂、减小漂移率。在衬底B埋层浓度较高的情况下，高温外延会加剧B原子的蒸发，导致外延层载流子分布受自掺杂影响严重。降低生长温度以及加大N型掺杂源流量生长内层薄层可以有效抑制B原子的自掺杂效应。随着外延厚度增加，自掺杂效应减小，此时提高生长温度及减小掺杂流量生长外延层，可以减小漂移率，获得要求的外延电阻率。内层生长过程中，采用变温变掺杂流量的方法以防止N型过度掺杂，同时又不会显著影响漂移率。具体工艺为：硅源SiHCl3的流量为6slm，生长速率0.4μm/min，N型掺杂源为300ppm PH3，起始生长温度为1120℃，以20℃/min速率递增至1180℃，持续时间为3min；起始掺杂流量为70slm，以10mL/min速率递减至40slm，持续时间为3min。外延开始时稀释气体H2流量为0.3slm，以固定速率递增至1slm，持续时间3min。
5、变温变掺杂流量生长结束后，以终止时的固定掺杂流量和生长温度生长外层外延层。
实施例3：本实施例采用的外延设备为：意大利LPE公司的PE2061S桶式外延炉。本实施例采用的方法具体步骤如图1所示：
1、外延衬底准备：经过氧化、光刻、扩散等工艺在衬底表面形成埋层后，衬底表面往往存在氧化层及杂质等，为获得洁净的外延用衬底，需去除氧化层及杂质。本发明中用HF酸去除埋层衬底表面的氧化层，再用硅片清洗液SC-1和硅片清洗液SC-2清洗埋层衬底表面。
2、外延气相腐蚀：外延之前，对硅片表面进行原位HCl腐蚀是去除沾污和缺陷的重要手段。气相腐蚀量的选择是获得高良率成品的重要关键。腐蚀量过小，难以消除衬底表面存在的沾污、缺陷；腐蚀过量，会使埋层图形变浅，器件性能恶化。合适的气相腐蚀利于埋层外延片成品率的提高。本发明采用HCl气相腐蚀，去除衬底表面的损伤层和沾污；HCl流量为2slm，气相腐蚀温度为1160℃，气相腐蚀速率控制在0.06μm/min，气相腐蚀时间为4min，气相腐蚀厚度为0.07μm。
3、大流量H2吹扫：HCl气腐后，衬底表面的部分杂质转移到气相中，此时用大流量H2吹扫可以减小气相中杂质浓度，有效降低外延过程中的自掺杂效应。用流量为300slm的H2吹扫，吹扫时间为5min，以去除腔体中的N型杂质和P型杂质。
4、变温变掺杂流量外延：通过生长内外层的方法抑制自掺杂、减小漂移率。在衬底B埋层浓度较高的情况下，高温外延会加剧B原子的蒸发，导致外延层载流子分布受自掺杂影响严重。降低生长温度以及加大N型掺杂源流量生长内层薄层可以有效抑制B原子的自掺杂效应。随着外延厚度增加，自掺杂效应减小，此时提高生长温度及减小掺杂流量生长外延层，可以减小漂移率，获得要求的外延电阻率。内层生长过程中，采用变温变掺杂流量的方法以防止N型过度掺杂，同时又不会显著影响漂移率。具体工艺为：硅源SiHCl3的流量为8slm，生长速率0.6μm/min，N型掺杂源为300ppm PH3，起始生长温度为1130℃，以20℃/min速率递增至1160℃，持续时间为1.5min；起始掺杂流量为75slm，以20mL/min速率递减至55slm，持续时间为1min。外延开始时稀释气体H2流量为0.5slm，以固定速率递增至1slm，持续时间2min。
5、变温变掺杂流量生长结束后，以终止时的固定掺杂流量和生长温度生长外层外延层。
虽然本发明通过实施例进行了描述，但实施例并非用来限定本发明。本领域技术人员可在本发明的精神的范围内，做出各种变形和改进，所附的权利要求应包括这些变形和改进。

Claims (7)

1.一种采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，包括以下步骤：
S1：用HF酸去除埋层衬底表面的氧化层，再用硅片清洗液SC-1和硅片清洗液SC-2清洗埋层衬底表面；
S2：采用HCl气相腐蚀，去除衬底表面的损伤层和沾污；
S3：用H2吹扫去除反应腔体中的N型杂质和P型杂质；
S4：开始生长内层外延层：硅源SiHCl3的流量为6～10slm，生长速率为0.4～0.6μm/min，N型掺杂源为300ppm PH3，以恒定变化速率改变掺杂流量；以恒定变化速率改变生长温度，外延开始时稀释气体H2的流量为0.25～0.5slm，以固定速率递增至1slm，持续时间1～3min；
S5：变温变掺杂流量生长结束后，以终止时的固定掺杂流量和生长温度生长外层外延层。
2.根据权利要求1所述的采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，步骤S2中所述HCl气相腐蚀具体为：HCl流量为1～3slm，气相腐蚀温度为1110～1160℃，气相腐蚀速率控制在0.03～0.06μm/min，气相腐蚀时间为1～4min，气相腐蚀厚度为0.05～0.1μm。
3.根据权利要求1所述的采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，步骤S3中所述用H2吹扫具体为：用流量为150～300slm的H2吹扫，吹扫时间为2～5min。
4.根据权利要求1所述的采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，步骤S4中所述以恒定变化速率改变掺杂流量具体为：起始掺杂流量为70～80slm，以恒定变化速率递减至40～60slm。
5.根据权利要求4所述的采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，所述以恒定变化速率递减具体为：掺杂流量以10～20mL/min速率递减，持续时间为1～4min。
6.根据权利要求1所述的采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，步骤S4中所述以恒定变化速率改变生长温度具体为：起始生长温度为1100～1130℃，以恒定变化速率递增至1160～1190℃。
7.根据权利要求6所述的采用变温变掺杂流量的双极型晶体管外延片制造方法，其特征在于，所述以恒定变化速率递增具体为：生长温度以10～20℃/min速率递增，持续时间为1～4min。
CN201510747029.0A 2015-11-05 2015-11-05 一种采用变温变掺杂流量的双极型晶体管外延片制造方法 Active CN105355542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510747029.0A CN105355542B (zh) 2015-11-05 2015-11-05 一种采用变温变掺杂流量的双极型晶体管外延片制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510747029.0A CN105355542B (zh) 2015-11-05 2015-11-05 一种采用变温变掺杂流量的双极型晶体管外延片制造方法

Publications (2)

Publication Number Publication Date
CN105355542A CN105355542A (zh) 2016-02-24
CN105355542B true CN105355542B (zh) 2019-01-11

Family

ID=55331484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510747029.0A Active CN105355542B (zh) 2015-11-05 2015-11-05 一种采用变温变掺杂流量的双极型晶体管外延片制造方法

Country Status (1)

Country Link
CN (1) CN105355542B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223939A (zh) * 2019-05-23 2019-09-10 上海集成电路研发中心有限公司 一种降低外延自掺杂效应的装置和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116420A1 (en) * 2006-04-11 2007-10-18 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device and respective device
CN100390937C (zh) * 2006-04-17 2008-05-28 南京国盛电子有限公司 5英寸功率mos管用硅外延片的制造方法
CN101256958B (zh) * 2008-04-08 2010-06-02 南京国盛电子有限公司 一种igbt硅外延片的制造方法
CN102386067B (zh) * 2010-08-31 2013-12-18 中国科学院上海微系统与信息技术研究所 有效抑制自掺杂效应的外延生长方法
CN103247576B (zh) * 2013-04-27 2016-04-27 河北普兴电子科技股份有限公司 P++衬底上p-层硅外延片的制备方法

Also Published As

Publication number Publication date
CN105355542A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
CN102386067B (zh) 有效抑制自掺杂效应的外延生长方法
CN102157359B (zh) 6英寸powermos管外延层的制造方法
CN106653570B (zh) 一种重掺衬底反型高阻ic外延片的制备方法
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
CN104409345B (zh) 一种大功率pin器件硅外延片的制造方法
CN100485873C (zh) 重掺砷衬底上外延层过渡区的控制方法
CN102286777B (zh) 氢化物气相外延生长GaN单晶用的H3PO4腐蚀籽晶及其制备方法
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
JP2009277757A (ja) 半導体装置の製造方法
CN105355542B (zh) 一种采用变温变掺杂流量的双极型晶体管外延片制造方法
JP2013170104A (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6786939B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
CN112885709A (zh) 一种碳化硅外延结构的制备方法及半导体设备
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN115910755A (zh) 一种碳化硅外延片及其制备方法
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN105671631B (zh) 一种原位清洗200mm-300mm外延设备基座背面的方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
JP2013055231A (ja) エピタキシャルウェーハの製造方法
JP2000315656A (ja) エピタキシャルシリコン基板の製造方法
TW201250787A (en) Method for manufacturing silicon epitaxial wafer
JPH04286163A (ja) 半導体基板の製造方法
KR20090017074A (ko) 에피층 성장방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant