CN106711237A - 一种高压功率型肖特基二极管的制作方法 - Google Patents
一种高压功率型肖特基二极管的制作方法 Download PDFInfo
- Publication number
- CN106711237A CN106711237A CN201611180023.0A CN201611180023A CN106711237A CN 106711237 A CN106711237 A CN 106711237A CN 201611180023 A CN201611180023 A CN 201611180023A CN 106711237 A CN106711237 A CN 106711237A
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- silicon epitaxy
- metal
- epitaxy layer
- voltage power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 108
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 103
- 239000010703 silicon Substances 0.000 claims abstract description 103
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000001259 photo etching Methods 0.000 claims abstract description 32
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000001465 metallisation Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 238000001035 drying Methods 0.000 claims abstract description 4
- 238000000407 epitaxy Methods 0.000 claims description 77
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- 238000000137 annealing Methods 0.000 claims description 28
- 238000002360 preparation method Methods 0.000 claims description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 239000008367 deionised water Substances 0.000 claims description 10
- 229910021641 deionized water Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000012536 packaging technology Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000002699 waste material Substances 0.000 abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 abstract 1
- 238000005275 alloying Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种高压功率型肖特基二极管的制作方法，包括在硅外延层上制作终端保护结构；然后再硅外延层上进行光刻接触孔，在使用稀HF溶液进行漂洗并且烘干，随即进行金属Al或金属Al合金的低温淀积，再进行光刻金属Al层，然后进行高、低温合金，对硅片进行背面减薄和背面金属化，最后得到肖特基势垒结构，基于该势垒结构进行肖特基二极管的制作。该方法解决了现有的方法工艺过程复杂、水资源浪费严重、生产成本高及工艺兼容性差等问题。
Description
技术领域
本发明属于半导体功率器件制造技术领域，涉及一种高压功率型肖特基二极管的制作方法。
背景技术
肖特基二极管具有正向压降低、反向恢复时间短和抗浪涌电流能力强等特点，可以大幅度降低开关损耗，提高电路效率和使用频率，减少电路噪声，被广泛应用于高速高频整流、开关电路和保护电路中。随着功率处理能力的大幅提升，系统单元对功率器件的电流能力和耐压能力提出了较高的要求。对于肖特基二极管而言，电流能力大于30A，反向耐压能力大于100V的器件成为开关电源应用的主流产品。
根据肖特基二极管电流电压特性可知，为降低正向压降，可采用不同金属或金属硅化物制作势垒高度较小的肖特基二极管。但是当势垒高度降低时，反向漏电明显增加、反向耐压减小。因此，高压肖特基二极管通常采用势垒高度较大的铂金(Pt)硅化物肖特基工艺或金属与硅直接接触形成高势垒的肖特基工艺制作。其中，铂金硅化物肖特基工艺具有成本高、金属沾污大、工艺可靠的特点，而金属与硅直接接触形成高势垒的肖特基工艺具有制作成本低、工艺兼容好、工艺难度大的特点。
对于金属与硅直接接触形成高势垒的肖特基工艺而言，为避免肖特基接触界面本身漏电不稳定，业界比较成功的制作方法是，在金属淀积之前采用复杂的多次高低温清洗，以此保证硅与金属接触之前表面干净、清洁、稳定，使得与金属接触后能够形成界面一致、性能稳定的肖特基势垒。然而采用高低温清洗的制作方法虽可以制作出性能稳定、反型漏电较小的肖特基二极管，但该方法对清洗设备能力要求较高，工艺过程复杂，水资源浪费严重，生产成本较高，且与主流硅基器件工艺不兼容，需要单独为其配备清洗设备。
发明内容
本发明的目的在于提供一种高压功率型肖特基二极管的制作方法，解决了现有的方法工艺过程复杂、水资源浪费严重、生产成本高及工艺兼容性差等问题。
本发明的目的是通过以下技术方案来实现的：
这种高压功率型肖特基二极管的制作方法，包括以下步骤
步骤1，在硅外延层上制作终端保护结构，得到第一硅外延层；
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用HF进行漂洗并且进行干燥处理，得到第二硅外延层；
步骤3，将掺有1％Cu或Si的金属Al在压强为3-5mTorr、纯度大于99.999％的氩气气氛、腔室温度为10～40℃的环境下，溅射功率为50-70W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度至少为2μm的金属Al层；或为在压强为1-2mTorr、腔室温度为10～40℃的环境下，使用电子束蒸发的方法将靶材为纯度大于99.999％的金属Al在第二硅外延层上进行蒸发，得到的第三层硅外延层上覆盖有厚道至少为2μm的金属Al层，其中电子束功率为50-70W；
步骤4，在第三硅外延层的金属Al层上进行光刻，形成肖特基接触金属图形，得到肖特基势垒结构；
步骤5，使用肖特基势垒结构制作并得到肖特基二极管。
更进一步的，本发明的特点还在于：
其中步骤2中HF溶液为体积比为10-50:1的水和HF的稀释溶液，且使用HF漂洗之后使用去离子水清洗至少1min。
其中步骤2中烘干为在热N2环境下通过旋转进行甩干。
其中步骤2与步骤3之间的时间间隔小于4小时。
其中步骤4中光刻之后在400-600℃下进行高温氮气退火，然后在300-400℃进行低温氮气退火，退火时间均为1-60min。
其中步骤4中使用湿法腐蚀或干法刻蚀完成光刻工序。
其中步骤5中将肖特基势垒结构的硅外延层的背面的厚度减薄至300μm以内，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
其中步骤1中的保护结构为保护环、沟槽或场板结构。
本发明的有益效果是：采用金属Al低温溅射或蒸发成形方法，避免了高压功率型肖特基二极管制作过程中的铂金金属污染或多次高低温清洗过程，降低了原材料成本；该方法可以与通用硅基器件工艺兼容，简化制作流程，减少资源浪费，节约生产成本，能够进行高压功率型肖特基二极管的批量生产。
具体实施方式
下面结合具体实施方式对本发明做进一步详细描述：
本发明提供了一种高压功率型肖特基二极管的制作方法，其具体步骤是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为保护环、沟槽或场板结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为10-50:1的HF稀释溶液进行漂洗，然后使用去离子水清洗至少1min，再将其置于热N2环境下通过高速旋转进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔时间在4小时内，将掺有1％Cu或Si的金属Al在压强为3-5mTorr、纯度大于99.999％的氩气气氛、腔室温度为10～40℃的环境下，溅射功率为50-70W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度至少为2μm的金属Al层；或为在压强为1-2mTorr、腔室温度为10～40℃的环境下，使用电子束蒸发的方法将靶材为纯度大于99.999％的金属Al在第二硅外延层上进行蒸发，得到的第三层硅外延层上覆盖有厚道至少为2μm的金属Al层，其中电子束功率为50-70W。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在400-600℃下进行高温氮气退火，然后在300-400℃进行低温氮气退火，退火时间均为1-60min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至300μm以内，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
本发明的具体实施方式是：
实施例1
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为保护环；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为10:1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔1h，将掺有1％Cu的金属Al在压强为3mTorr、纯度大于99.999％的氩气气氛、腔室温度为23℃的环境下，溅射功率为50W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度为2μm的金属Al层。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在400℃下进行高温氮气退火，然后在350℃进行低温氮气退火，退火时间均为10min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至180μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
实施例2
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为沟槽结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为20:1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔1.0小时，将掺有1％Si的金属Al在压强为4mTorr、纯度大于99.999％的氩气气氛、腔室温度为25℃的环境下，溅射功率为60W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度为3μm的金属Al层。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在420℃下进行高温氮气退火，然后在380℃进行低温氮气退火，退火时间均为20min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至200μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
实施例3
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为场板结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为50:1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔2h，将掺有1％Cu的金属Al在压强为5mTorr、纯度大于99.999％的氩气气氛、腔室温度为30℃的环境下，溅射功率为70W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度为4μm的金属Al层。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在450℃下进行高温氮气退火，然后在400℃进行低温氮气退火，退火时间均为30min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至220μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
实施例4
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为保护环结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为10：1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔1h，在压强为1mTorr的环境下，使用电子束蒸发的方法将纯度大于99.999％的金属Al在第二硅外延层上进行蒸发，其中蒸发腔室温度为17℃，得到的第三层硅外延层上覆盖有厚道为2μm的金属Al层，其中电子束功率为50W。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在400℃下进行高温氮气退火，然后在350℃进行低温氮气退火，退火时间均为10min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至150μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
实施例5
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为场板结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为40:1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔1.5h，在压强为1.5mTorr的环境下，使用电子束蒸发的方法将纯度大于99.999％的金属Al在第二硅外延层上进行蒸发，其中蒸发腔室温度为22℃得到的第三层硅外延层上覆盖有厚道为3μm的金属Al层，其中电子束功率为60W。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在420℃下进行高温氮气退火，然后在380℃进行低温氮气退火，退火时间均为20min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至200μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
实施例6
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为保护环结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为50:1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔4h，在压强为2mTorr的环境下，使用电子束蒸发的方法将纯度大于99.999％的金属Al在第二硅外延层上进行蒸发，其中蒸发腔室温度为30℃，得到的第三层硅外延层上覆盖有厚道为4μm的金属Al层，其中电子束功率为70W。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在450℃下进行高温氮气退火，然后在400℃进行低温氮气退火，退火时间均为30min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至220μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
实施例7
高压功率型肖特基二极管的制作方法是：
步骤1，根据所要制作的肖特基二极管的参数设计指标选定硅外延片，并且在硅外延片上制作终端保护结构，保护结构为沟槽结构；得到第一硅外延层。
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用水与HF体积比为50:1的HF稀释溶液进行漂洗，然后使用去离子水清洗10min，再将其置于热N2环境下进行甩干，得到第二硅外延层。
步骤3，步骤2完成之后间隔1.5h，将掺有1％Si的金属Al在压强为4mTorr、纯度大于99.999％的氩气气氛、腔室温度为25℃的环境下，溅射功率为60W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度为2μm的金属Al层。
步骤4，在第三硅外延层的金属Al层上通过湿法腐蚀或干法刻蚀进行光刻，光刻之后在430℃下进行高温氮气退火，然后在370℃进行低温氮气退火，退火时间均为25min，形成肖特基接触金属图形，得到肖特基势垒结构。
步骤5，将肖特基势垒结构的硅外延层的背面的厚度减薄至220μm，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
Claims (8)
1.一种高压功率型肖特基二极管的制作方法，其特征在于，包括以下步骤：
步骤1，在硅外延层上制作终端保护结构，得到第一硅外延层；
步骤2，在第一硅外延层上进行光刻肖特基接触孔，然后使用HF进行漂洗并且进行干燥处理，得到第二硅外延层；
步骤3，将掺有1％Cu或Si的金属Al在压强为3-5mTorr、纯度大于99.999％的氩气气氛、腔室温度为10～40℃的环境下，溅射功率为50-70W的条件下在第二硅外延层上进行溅射，得到的第三硅外延层上覆盖有厚度至少为2μm的金属Al层；或为在压强为1-2mTorr、腔室温度为10～40℃的环境下，使用电子束蒸发的方法将靶材为纯度大于99.999％的金属Al在第二硅外延层上进行蒸发，得到的第三层硅外延层上覆盖有厚道至少为2μm的金属Al层，其中电子束功率为50-70W；
步骤4，在第三硅外延层的金属Al层上进行光刻，形成肖特基接触金属图形，得到肖特基势垒结构；
步骤5，使用肖特基势垒结构制作并得到肖特基二极管。
2.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤2中HF溶液为体积比为10-50:1的水和HF的稀释溶液，且使用HF漂洗之后使用去离子水清洗至少1min。
3.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤2中烘干为在热N2环境下通过旋转进行甩干。
4.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤2与步骤3之间的时间间隔为小于4小时。
5.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤4中光刻之后在400-600℃下进行高温氮气退火，然后在300-400℃进行低温氮气退火，退火时间均为1-60min。
6.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤4中使用湿法腐蚀或干法刻蚀完成光刻工序。
7.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤5中将肖特基势垒结构的硅外延层的背面的厚度减薄至300μm以内，然后按照肖特基二极管的封装工艺要求对背面进行金属化加工，得到高压功率肖特基二极管。
8.根据权利要求1所述的高压功率型肖特基二极管的制作方法，其特征在于，所述步骤1中的保护结构为保护环、沟槽或场板结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611180023.0A CN106711237B (zh) | 2016-12-19 | 2016-12-19 | 一种高压功率型肖特基二极管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611180023.0A CN106711237B (zh) | 2016-12-19 | 2016-12-19 | 一种高压功率型肖特基二极管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711237A true CN106711237A (zh) | 2017-05-24 |
| CN106711237B CN106711237B (zh) | 2020-10-09 |
Family
ID=58938502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611180023.0A Active CN106711237B (zh) | 2016-12-19 | 2016-12-19 | 一种高压功率型肖特基二极管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711237B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410137A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种高可靠SiC肖特基二极管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060157735A1 (en) * | 2005-01-14 | 2006-07-20 | Fujitsu Limited | Compound semiconductor device |
| CN103094100A (zh) * | 2011-10-28 | 2013-05-08 | 比亚迪股份有限公司 | 一种形成肖特基二极管的方法 |
| CN103219396A (zh) * | 2013-04-24 | 2013-07-24 | 苏州硅智源微电子有限公司 | 铝合金/铬硅夹心肖特基二极管 |
-
2016
- 2016-12-19 CN CN201611180023.0A patent/CN106711237B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060157735A1 (en) * | 2005-01-14 | 2006-07-20 | Fujitsu Limited | Compound semiconductor device |
| CN103094100A (zh) * | 2011-10-28 | 2013-05-08 | 比亚迪股份有限公司 | 一种形成肖特基二极管的方法 |
| CN103219396A (zh) * | 2013-04-24 | 2013-07-24 | 苏州硅智源微电子有限公司 | 铝合金/铬硅夹心肖特基二极管 |
Non-Patent Citations (1)
| Title |
|---|
| 宋学萍 等: ""退火温度对溅射Al膜微结构及应力的影响"", 《材料科学与工程学报》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410137A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种高可靠SiC肖特基二极管及其制作方法 |
| CN113410137B (zh) * | 2021-06-15 | 2023-06-20 | 西安微电子技术研究所 | 一种高可靠SiC肖特基二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711237B (zh) | 2020-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106683994B (zh) | 一种p型碳化硅欧姆接触的制作方法 | |
| CN103606516A (zh) | GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法 | |
| CN110021681B (zh) | 太阳能电池表面的化学抛光及所得的结构 | |
| CN113594234B (zh) | 一种低开启电压的氧化镓肖特基二极管制备方法 | |
| CN112164726B (zh) | 一种肖特基势垒二极管及其制备方法 | |
| CN106711237A (zh) | 一种高压功率型肖特基二极管的制作方法 | |
| CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
| CN104393031A (zh) | 一种插入层复合结构及其制作方法 | |
| CN204424217U (zh) | 一种金属电极制造装置 | |
| CN113725287B (zh) | 低温无金欧姆接触GaN基HEMT器件及其制备方法 | |
| CN104112655A (zh) | 一种半导体器件正面金属化工艺 | |
| CN105244267B (zh) | 一种碳化硅PiN器件的欧姆接触方法 | |
| CN102157626A (zh) | 一种降低太阳能电池发射极和埋栅电极间接触电阻的方法 | |
| CN114188362A (zh) | 一种特殊结构的soi及其制备方法 | |
| CN113643970A (zh) | 一种碳化硅半导体器件的制作方法 | |
| CN108376703A (zh) | 一种适用于AlGaN/GaN器件的欧姆接触制作方法 | |
| CN101503791B (zh) | 半导体芯片金硅焊料的合金工艺 | |
| CN107968048A (zh) | 一种降低半导体器件背面金属接触电阻的方法 | |
| CN110034215B (zh) | 一种提升led芯片漏电良率的方法 | |
| CN101673675B (zh) | 在本征砷化镓表面77k以下实现欧姆接触的方法 | |
| US11798807B2 (en) | Process for producing an electrical contact on a silicon carbide substrate | |
| CN109346405B (zh) | 一种GaN基SBD倒装芯片的制备方法 | |
| CN110233174A (zh) | 绝缘栅介质层的制备方法及其碳化硅器件和碳化硅器件的制备方法 | |
| CN220172133U (zh) | 一种适用于光伏的mpn肖特基二极管 | |
| CN104701153B (zh) | 一种金属电极制造方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |