CN103219396A - 铝合金/铬硅夹心肖特基二极管 - Google Patents

Abstract

一种铝合金/铬硅夹心肖特基二极管，该二极管描述的是一种减少了载流子的注入和减少金属扩散到半导体中的二极管。在肖特基二极管中这些改进是通过在正极的金属层和半导体之间插入由硅铬混合组成的一个层实现的。该层包括一个可以充当防止金属层扩散到半导体的屏障的铬，并且该层同时减少了大量的少数载流子注入到衬底。该层的铬不需要添加光刻掩膜，因为它可以在该层被模式化后使用金属层等离子刻蚀作为掩膜。

Description

铝合金/铬硅夹心肖特基二极管

技术领域

本发明涉及肖特基二极管。尤其是，在本发明涉及的肖特基二极管中少数载流子的注入，正向电压和金属的扩散在使用了一个中介层都被减少了，包括在金属化导体表面的铬。

背景技术

二极管理想的特性之一是，它应当在电压的极性从正极转换成负极时迅速从导电状态转换到不导电的状态。然而，在实际情况下，反向电流在二极管被转换到反向偏置之后通常流动只需很短的时间。在该电流上所花费的时间可以忽略，该时间被叫做反向恢复时间，这个时间最好让它尽可能的短。

反向电流在反向恢复时间内流动的原因之一是当该二极管正向偏置时少数载流子的出现靠着二极管的结点。当电压的极性加到二极管发生转变时，这些少数载流子从该结点流出来组成反向电流。大量少数载流子的产生决定了在反向电流流动期间总电荷量必须从该结点区域移除，因此决定了反向恢复的时间。这决定了二极管可以转换的速度。二极管上很多少数载流子的产生导致了长反向恢复时间和慢转换速度。

肖特基二极管是高速二极管，理论上，仅用多数载流子传导最小化的少数载流子会产生。这可以通过将普通二极管半导体的pn结替换成金属-半导体整流结，在这种二极管中少数载流子的产生会大大减少。如此的金属-半导体结在理想情况下将肖特基二极管的反向恢复时间减少到零，因此该二极管可以在高速情况下进行转换。

在实际运用中，少数载流子的生成和注入在传统的肖特基二极管结点上不能完全被消除。比如，在传统的肖特基二极管中结点是通过在一个以铝为基础(比如铝：1％的硅或者铝：1.5％的铜：1％的硅)的金属层和一个底下的硅表面之间闭合接点而形成的，由于金属化/硅的接口通过p型铝惨杂硅层的扩散而形成，所以减少的大量少数载流子仍然生成并注入耗尽区。这样会导致恢复时间仍然很长，也会导致其他更为严重的影响。

像这样少数载流子的注入会严重影响一个集成电路中寄生晶体管的运算，在该电路中肖特基二极管是在p型衬底的n型势阱中构成的。在这个配置中，一个重要的电流流进集成电路的衬底。该电流的流动会导致衬底电压上升并且妨碍集成电路其他部分进行操作。比如，衬底连接到接地电位的过程通常在衬底接触垫上完成，可以远离肖特基二极管。如果电流从寄生PNP三极管的集电极流到衬底接触面，衬底的电阻将会导致电压降，从肖特基二极管到衬底接触垫之间该电压降在衬底上是横向通过的。因为这个路径器件的接头发生正向偏置，所以该电压可能会足够大，这样会导致这些器件操作不正确。在CMOS电路中，闩锁效应是上述不正确的操作中的一个例子。

肖特基二极管的少数载流子的注入在使用纯铝的金属层来代替上述的铝硅和铝铜硅合金可能会进一步的减少，但是纯铝金属层的电性能和冶金性能很好(如低电迁移电阻)。

关于之前一些肖特基二极管的另一个问题是：当它们是正向偏置时，它们上面的电压降对于给定的应用会太高，即使这个正向电压比传统半导体二极管的正向电压低。对于一个给定的电流，一个二极管的正向电流比传统的低将会有一个比传统二极管更低的能耗，这可能是至关重要的，比如在低功率的应用中或者哪里温度影响是一个问题时。此外，在许多情况下，如果肖特基二极管的正向电压被进一步的减少，在硅二极管传导开始之前将会有更大的电压保证。

先前提到的肖特基二极管仍然有一个问题，在该二极管中非铝(比如钛钨)金属层或者金属硅化物层(该层是在以铝为主的金属层和硅之间形成的)，是铝或其他金属化材料通过金属-半导体表面扩散到硅上。这样可以显著的减少二极管的性能，因为该结点会还原成一个铝-半导体结点而不是在预期的金属和半导体之间的那个结点。

利用铝蒸发或溅射技术可以形成传统肖特基二极管的金属-半导体整流结。铝是最常用的基本金属材料，所以肖特基二极管使用这种材料可以更好地制造，同时在集成电路中提供欧姆接触给其他器件。如上所述，其他材料，如铂硅化物或钨钛，这些材料都有理想的特性，也可以用作金属-半导体表面，但是这不同于铝，这些通常需要把一个或多个特殊工艺步骤添加到一个传统的集成电路工艺流程中去，因此使用它们会显著地增加制作集成电路的复杂性。

鉴于上述，提供给肖特基二极管的材料能使少数载流子最小化是最合适的。

如果该材料制造的肖特基二极管能使正向电压降低将会更适合。

如果该材料制造的肖特基二极管形成的一个层能减少金属从金属层扩散到半导体中去将会更适合。

其中金属-半导体表面是使用在传统集成电路制造中惯用的材料形成的，在相对容易处理的同时能够用来形成其他装置结构，这样的材料制造的肖特基二极管会更加合适。

发明内容

本发明的目的是提供一个能使少数载流子注入减少的肖特基二极管。

本发明的目的是一个有低正向电压的肖特基二极管。

本发明的另一个目的是提供一个其中金属-半导体表面在使用在传统集成电路制造中惯用的材料形成的，在能够相对容易处理的同时可以用来形成其他装置结构的肖特基二极管。

本发明的技术解决方案

按照本发明，这里提供的肖特基二极管中的一个层包括铬、硅和碳，该层插在金属-半导体整流结中。该层包括铬、硅和碳通过来自一个靶的溅射，该靶在传统的硅集成电路制造中常用在薄膜电阻器的制造上。传统的金属化材料像铝或铝铜硅的混合物，可以存放在包括铬的一个层。可以通过使用包括铜和硅的金属化层(代替仅是纯铝的金属化层)，优点在于小范围的抑制电迁移阻力，并减少结点峰电位使它在没有上述形成肖特基二极管的整流结的缺点可以承受运用金属化合金的这种方式。该层包括铬在金属化层形成图案之后可以在金属化没有被破坏时进行刻蚀(例如铬层是自校准)，本发明的接口在肖特基二极管上大大减少了少数载流子的注入并且提供了一个低正向电压。此外，该层包括铬提供了一个有效的屏障，该屏障至少大幅度降低了金属层扩散到半导体上。

对比文献，发明专利：肖特基二极管，申请号：01821927.6

对比文献，发明专利：肖特基二极管，申请号：201180020229.6

附图说明

上述器件和其他器件以及本发明的优势通过以下结合附图的详细描述将会体现地更加明显，在描述中会涉及到贯穿整个专利部件的特性，在其中：

图1是一个典型的肖特基二极管的模范原理图的横截面；

图2是图1肖特基二极管的等效电路；

图3是图1肖特基二极管可供选择的等效电路；

图4是依照本发明的规则在半导体表面制造的肖特基二极管的模范原理图的横截面；

图5是一个平面坐标图，该图展现的是寄生晶体管电流增益阻碍寄生发射极流进普通肖特基二极管和依照本发明的规则在半导体表面制造的肖特基二极管的电流密度；

图6是一个平面坐标图，该图表现的是流进普通肖特基二极管和依照本发明的规则在半导体表面制造的肖特基二极管的电流的对数大小，该电流能体现阻碍二极管上电压的能力；

图7是一个平面坐标图，该图显示了流进普通肖特基二极管和依照本发明的规则在半导体表面制造的肖特基二极管的电流大小，该电流能体现阻碍二极管上电压的能力。

具体实施方式

图1显示了一个集成电路一个部分的简化横截面，该横截面展现了一个典型的肖特基二极管100。肖特基二极管100包括一个p型衬底101，n型势阱102，该势阱形成了二极管100的阴极，n+区103允许一个欧姆接触给n型势阱102，二氧化硅绝缘层104隔绝来自集成电路表面的金属相连，金属的阴极结点105a，金属的阳极结点105b，这两个结点可以形成部分金属化层105。

图2展现的是肖特基二极管100的一个等效电路200。结点201和结点202分别代表期望的肖特基二极管阳极和阴极。寄生PN结形成在p型衬底101和n型势阱之间，该结通过寄生二极管203表现。寄生二极管203的阴极和阳极分别连接到肖特基二极管205的阴极和衬底端204。

理想情况下，没有少数载流子注入n型势阱102，只有多数载流子(电子)从端子202到端子201流经二极管205。寄生二极管203是理想反向偏置的并且没有电流流经它。然而，实际情况是，少数载流子(空穴)从阳极105b被注入到n型势阱102中。这对于肖特基二极管是个不利的因素。这个不利因素会减少二极管100的转换速度。

最好是，二极管能在加在它上电压的极性从正偏状态转换到反偏状态时迅速从导电状态转换到不导电状态。在实际情况下，反向电流在二极管被转换到反向偏置之后通常流动只需很短的时间，因为少数载流子存在在结点的附近。当加在二极管上电压的极性转变时，这些少数载流子从结点流出来组成反向电流。如果少数载流子存在很多，花费在反向电流上的时间变得很长，因此二极管的转换速度变得很低。

少数载流子注入的第二个不利因素是会有衬底电流生成。少数载流子从阳极105b顺利流过n型势阱102注入到p型区101。因此，三极管就能替代这些；阳极105b变成了发射极201，n型势阱102变成了基极202，p型区101变成了寄生PNP三极管210的集电极，该三极管如图3所示。电流从发射极201流到集电极204可以提高集电极204上的电压，比如如果这个集电极通过电阻路径接地。集电极204上的电压变高会导致严重问题，比如锁效应，在建造在如上所述衬底101上的集成电路的其他部分。

除了由少数载流子的注入导致的速度的降低和衬底电流，肖特基二极管的性能在使用结构100时由于来自金属化层105的金属原子特别是金属结点105b扩散到n型势阱102里会遭到破坏。同时也会对该二极管造成不利的影响。

现在两个在操作期间由少数载流子引起的问题和一个在制造过程中由金属扩散引起的问题已经被发现可以通过依照本发明用一个如图4所示的结构400的结构制造一个肖特基二极管得以减少。

在层401中结构400不同于结构100，该结构包括硅，、铬和碳的混合物。到了金属化层105的沉积上，可以按照制造普通肖特基二极管的方式制造结构400。然而，在本发明中，在金属化层105的沉积形成之前，层401已经形成。例如，申请人已经发现层401从一个溅射靶沉积得来可以被溅射，该层包含的混合物由30％的铬，50％的硅和20％的碳组成。作为选择，去除掉碳，用一个不同的元素代替碳，或者用其他元素补充碳依照本发明也是可以的。这样的替代有效性可以得到证实。

层401必须选择足够厚的来防止扩散大量的金属到硅中。最好是，它足够厚来防止任何这样的扩散。如果层401不够厚，这样大量的金属化层可以通过它扩散，该结可能还原成传统金属-半导体结，这样降低的少数载流子和降低的正向电压这两个有力因素会消失。另一方面，因为二极管的串联电阻会随着层401的厚度增加而增加，最好层401不要过分厚。申请人已经发现该层大约100埃米厚时会提供一个合适的扩散屏障和一个可接受的每平方500欧姆的薄层电阻。

在层401形成之后，金属化层105可以用传统的方法形成。该金属化层可以用传统方法进行刻蚀，由此产生的样品可以作为掩膜对包括铬的层进行等离子刻蚀。晶片加工可以继续像在传统的制造过程一样。

虽然对于结构400的制造不需要额外的遮掩步骤，但是制作时有掩膜对制作有好处。比如，因为在包括铬和一个p+硅区的层之间的接触电阻可能会过高，它可能是有用的，在CMOS电路中用本发明的铬硅层，来增加一个额外的遮掩步骤可以从接触孔把硅铬混合物移到p+区。这个额外的掩膜步骤通常也是用来将硅铬混合物移除其他区，这些区里的混合物可能是不必要的或是不利的。比如，该混合物也将被从接触孔移到n+区，因为混合物的存在在这里是没必要的，并且也会增加接触电阻。

注入到肖特基二极管100的少数载流子因为使用结构400被大幅减小。少数载流子注入的范围可以通过靠发射极电流密度描绘寄生晶体管210的电流增益来进行测量，电流增益α被定义为寄生晶体管集电极电流与发射极电流的比值，寄生发射极电流密度J_E被定义为发射极电流与二极管面积的比值。一个较大的α值表明肖特基二极管电流大部分由少数载流子的流动产生，该电流通过寄生晶体管流到衬底。因此，大的α值不适合。

图5展现了靠发射极电流密度J_E为两个肖特基二极管描述寄生晶体管电流增益α，这两个二极管大致是一样的除了层401的性质不同。曲线501展现了根据传统生产工艺用结构100制造的肖特基二极管的特性，曲线502展现了根据本发明的要求用结构400包括层401制造的本质上相同的肖特基二极管的特性。在这种体现中，层401是从一个包含30％的铬50％的硅和20％的碳的混合物的靶溅射沉积形成的。这些测量值是在层401被刻蚀并承受430度氮热处理时记录下来的。对于所有电流密度的值，曲线502在501下面。这表明按照本发明制造的二极管注入的少数载流子比另外一种二极管少。

图5显示了在在一个传统使用的每平方微米10微安的电流密度，传统肖特基二极管的电流增益α用结构100是0.183(18.3％的二极管电流通过衬底)，然而按照本发明制造的二极管的电流增益α是0.012(即仅有1.2％的二极管电流通过衬底)。因此可以看出层401中的铬大大降低了少数载流子的注入。

除了减少少数载流子注入这个问题，层401中的铬也减缓了金属从金属化层105扩散到肖特基二极管400中。在半导体制造中用正常的温度，铝和铬之间的反应将不会进入硅表面。因此，第二个关于先前肖特基二极管的问题也被解决了。

第三个问题通过本发明会被减轻，第三个问题是在特定的应用上正向电压会太大。该正向电压是由在硅的功函数和与硅接触的金属的功能函数之间的差异决定的。硅有个功能函数，该函数更接近于铬的功能函数而不是铝的功能函数。因此，铬和硅层的包含物降低了正向电压。这说明在图6中展现了测量的电流与对应电压(“电流-电压”)的曲线对应的对数曲线图，这两个曲线图展现了两个肖特基二极管，这两个二极管基本一样除了层401的性质不一样。曲线601展现了根据传统生产工艺用结构100制造的肖特基二极管的电流-电压特性，曲线602展现了根据本发明的要求用结构400包括层401制造的本质上相同的肖特基二极管的电流-电压特性。对于在10nA和100μA之间的正向电流，曲线602在曲线601左边250mV；例如，本发明二极管的正向电压至少比传统二极管的正向电压低250mV。因此，该层包含铬已经取得了预期的结果，即减少了正向电压。当通过二极管的电流之间时，正向电压被二极管上寄生串联电阻的电压控制。这两个二极管的对数电流-电压曲线如图6所示，这个效果是由于电流超过大约100μA造成的。

就这点而言，另一个本发明肖特基二极管的参数是它们的串联电阻可以从电流-电压曲线得到。该串联电阻是电流-电压曲线斜率的倒数。图7展现了测量的电流与对应电压(“电流-电压”)的线状图700，这两个曲线图展现了两个肖特基二极管，这两个二极管基本一样除了层401的性质不一样。曲线701展现了根据传统生产工艺用结构100制造的肖特基二极管的电流-电压特性，曲线702展现了根据本发明的要求用结构400包括层401制造的本质上相同的肖特基二极管的电流-电压特性。图7显示了本发明二极管的串联电阻比传统二极管的串联电阻高。本发明二极管的串联电阻随着包括铬的层的厚度增加而增加，而少数载流子的生产和金属的扩散会随着厚度的增加而减小。二极管的参数也会受层成分的影响。因此，通过改变层401的厚度和成分，在肖特基二极管的速度，、正向电压和串联电阻之间所需的平衡可以通过实验得到。

因此，本发明的肖特基二极管能够减少少数载流子注入，减少正向电压，并且打算至少大体上减少金属扩散到二极管中去。尽管本发明已通过具体的例子体现，但是上述例子只是为了说明本发明而不应限制本发明。应当指出，只要没有脱离本发明的实质并且符合权利要求中的定义，在上述例子上做适当修改仍属本发明的范畴。

Claims (6)

1.一种铝合金/铬硅夹心肖特基二极管，其特征是：该二极管在金属层和半导体之间的接口上有一个整流结，其中该改进的二极管包括形成于预混层的一个层，该层至少由三种元素组成，包括插在金属层和半导体之间的铬、硅和碳，形成了整流结。

2.根据权利要求1所述的铝合金/铬硅夹心肖特基二极管，其特征是：其中半导体有一个衬底和一个表面，该表面有第一个含有杂质浓度的区域，第二个区域伴随着第一个区域而形成，该区域是拥有第二个杂质浓度的区域，该表面被绝缘层覆盖，第一个孔穿过该绝缘层毗连的第一个区域，第二个孔穿过绝缘层毗连的第二个区域，第一个导体穿过第一个孔与第一个区域相连，第二个导体穿过第二个孔与第二个区域相连，其中该层形成于预混层，该层至少由三种元素组成，包括插在金属层和半导体之间的铬、硅和碳。

3.根据权利要求2所述的铝合金/铬硅夹心肖特基二极管，其特征是：其中的衬底是由硅构成的，该衬底是由p型杂质惨杂的；第一个区域是由n型杂质惨杂的，第二个区域也是由n型杂质惨杂的，但第二个区域的惨杂浓度比第一个区域的惨杂浓度高；其中第一个导体是由铝构成的，该导体至少由一个元素构成，该元素是铝、铜和硅中的一种；隔热层由二氧化硅构成，其中预混合层插在第二个导体和第二个区域之间。

4.根据权利要求1所述的铝合金/铬硅夹心肖特基二极管，其特征是：其中预混合层包含的硅来自源以外的半导体。

5.根据权利要求1所述的铝合金/铬硅夹心肖特基二极管，其特征是：一个该肖特基二极管包括：一个杂质惨杂的硅衬底，该衬底有一个被氧化的表面和一个形成在氧化物上的接触孔，该接触孔暴露在硅衬底下表面的一个区域；多种元素的一个层包括硅、碳和铬结合到硅衬底底下被暴露的表面区域，来提供一个肖特基阻挡层，该层大体上在硅衬底底下被暴露的表面区域的上方；一个金属层电耦合到多元素肖特基阻挡层。

6.根据权利要求5所述的铝合金/铬硅夹心肖特基二极管，其特征是：其中多元素的肖特基阻挡层包括来自源以外的硅衬底。

Images