CN112259613A - 提高锗Ge MOS电容器件性能的方法、系统及设备 - Google Patents

提高锗Ge MOS电容器件性能的方法、系统及设备 Download PDF

Info

Publication number
CN112259613A
CN112259613A CN202011156256.3A CN202011156256A CN112259613A CN 112259613 A CN112259613 A CN 112259613A CN 202011156256 A CN202011156256 A CN 202011156256A CN 112259613 A CN112259613 A CN 112259613A
Authority
CN
China
Prior art keywords
layer
substrate
plasma
germanium
mos capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011156256.3A
Other languages
English (en)
Inventor
乌李瑛
程秀兰
瞿敏妮
付学成
马玲
权雪玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202011156256.3A priority Critical patent/CN112259613A/zh
Publication of CN112259613A publication Critical patent/CN112259613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种提高锗Ge MOS电容器件性能的方法、系统及设备。在制备锗MOS器件结构时,利用等离子增强型原子层沉积设备,通过对锗衬底进行NH3/N2混合等离子体原位预处理,然后在锗衬底上原子层沉积高介电绝缘介质层如二氧化铪,可以提高高介电绝缘介质层和锗衬底之间的层间界面的质量、抑制锗向高介电绝缘介质层的扩散,并对界面的陷阱电荷有重要的限制作用。本发明能够更有效地降低锗MOS器件的漏电流,增加累积电容,改善锗MOS器件的性能,同时,原位NH3/N2混合等离子体处理可以在原子层沉积HfO2薄膜前直接利用原子层沉积设备的等离子体同步原位处理锗衬底,提高了生产效率,使其在工业领域更具有潜在优势。

Description

提高锗Ge MOS电容器件性能的方法、系统及设备
技术领域
本发明涉及Ge MOS器件技术领域,具体地,涉及一种提高锗Ge MOS电容器件性能的方法、系统及设备。
背景技术
随着金属氧化物半导体场效应晶体管(MOSFET)的几何尺寸的不断缩小,硅基MOSFET正逐渐接近其物理极限。相比于硅,锗(Ge)具有更高的载流子(电子和空穴)迁移率、更小的禁带宽度,故未来极有潜力取代硅成为下一代先进的器件衬底和沟道材料,所以近年来得到了广泛的关注和研究。对于先进的锗基-场效应晶体管,因为锗材料极易氧化,且本身锗的氧化物不稳定,所以锗的MOS结构的工艺中,重点研究的是在Ge衬底上高介电常数(k)介质(如二氧化铪)薄膜的理想沉积条件,以及不同沉积条件对器件性能的影响。
通过引入界面控制层的方法能够改善界面态,但同时也存在一些问题。比如,对于热法生长的氧化锗(GeO2),实验及理论研究都表明,其GeO2/Ge的界面有着很好的电性能,其界面态密度Dit很低,Dit仅为1011cm-2ev-1。然而,GeO2本身的介电常数很低(k=6),如果在器件中引入GeO2层,会阻碍制作高效能器件的尺寸的进一步缩小。而且,热法生长的GeO2,在器件后续制作的工艺过程中,比如热处理和湿法化学处理,其GeO2/Ge界面性能又会及其不稳定,因此,这样方式制备的Ge MOS器件,总会存在不可接受数量级的Dit而导致器件性能不好。研究发现,如果在热生长GeO2时,引入氮气对GeO2进行氮化处理,可以形成GeOxNy,其能够改善在热处理和湿法化学处理时GeO2/Ge的界面的稳定性。
原子层沉积技术近来被越来越广泛的应用在集成电路领域中高介电介质薄膜的生长,这是由于该技术可以精确的控制高介电介质的沉积厚度和有效的保证介质性能。而等离子增强型原子层沉积(PEALD)技术,不仅可以提供等离子体,使其能够对锗衬底进行原位预处理,而且在原位处理后,可以直接进行高介电介质的原子层沉积,是实现高质量锗晶体管器件的一种很有前景的技术。
专利文献CN107313028A公开了一种用原子层沉积方法对木材、竹材等具有孔状结构的基材进行加工时用的原子层沉积装置及具有孔状结构的基材的原子层沉积方法,本原子层沉积装置,包括沉积腔(7),沉积腔的内侧表面与所沉积的基材的外侧表面的外形和尺寸相匹配,这种具有孔状结构的基材的原子层沉积方法,是将基材设置在沉积腔内,使基材的设置有孔的一端面与沉积腔的进气口相对,通过进气口向基材的孔内通入原子层沉积用的反应气体,将原子层至少沉积在基材的孔内。该专利的结构和性能仍然有待完善的空间。
发明内容
针对现有技术中的缺陷,本发明的目的是提供一种提高锗Ge MOS电容器件性能的方法、系统及设备。
根据本发明提供的一种提高锗Ge MOS电容器件性能的设备,包括:Al电极201、TiN层202、高介电介质层203、界面间层204、Ge衬底205以及Al背电极206;所述 Al电极201设置于TiN层202的上方;所述TiN层202设置于高介电介质层203的上方;所述界面间层204设置于高介电介质层203与Ge衬底205之间;所述Ge衬底205 设置于Al背电极206的上方。
溅射形成500nm Al电极201,溅射形成的50nm TiN层202,形成原子层沉积的高介电介质层HfO2203,预处理时形成界面间层GeOxNy和GeOx204,形成Ge衬底205,溅射的Al背电极206。
一种提高锗Ge MOS电容器件性能的方法,采用提高锗Ge MOS电容器件性能的设备,包括:
步骤S1:对Ge衬底进行有机清洗及无机清洗,然后将Ge衬底迅速放入原子层沉积设备腔体;
步骤S2:对清洗好的Ge衬底正面采用等离子体原位预处理,预处理等离子体为氨气(NH3)和氮气(N2)混合气体的等离子体(体积比NH3:N2=5:1);
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
使用的氨气的流量为250sccm,氮气的流量为50sccm;
在预处理过程中,反应腔温度始终保持在200℃,等离子体的反应功率都保持在100W,预处理的时长可以从60s到120s不等;
步骤S3:用传统原子层沉积工艺或者等离子增强原子层沉积工艺在原位等离子体预处理好的Ge衬底上沉积高介电(k)介质层,也适用于原子层沉积其他高介电介质薄膜,如氧化铝、氧化钛等;
步骤S4:在介质层上溅射沉积氮化钛或者氮化钽作为铝(Al)电极的阻挡层和粘着层后,也可以是氮化钽(TaN);
再溅射沉积铝金属层500nm,也可以为其他金属电极,如金(Pt)、铜(Cu)等;
步骤S5:根据微电极制备控制信息,通过光刻刻蚀的方法制备出微电极;
步骤S6:背面溅射背电极,形成Ge MOS电容器件结构,获取提高锗Ge MOS电容器件性能结果信息。
优选地,所述步骤S2包括:
步骤S2.1:设置氨气(NH3)和氮气(N2)体积比为5:1;
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
步骤S2.2:设置氨气的流量为250sccm,设置氮气的流量为50sccm;
在预处理过程中,将反应腔温度始终保持在200℃,等离子体的反应功率保持在100W;
设置预处理的时长为60s-120s;
优选地,所述步骤S4包括:
步骤S4.1:在HfO2介质层上溅射沉积氮化钛或者氮化钽50nm作为铝(Al)电极的阻挡层和粘着层后;
优选地,所述步骤S3包括:
步骤S3.1:选用以下任意一种物质作为高介电介质层:
-氧化铝;
-氧化钛;
-二氧化铪。
原子层沉积高介电介质薄膜前Ge衬底需要进行原位等离子体预处理,可以有效限制自然GeOx层的数量而形成均匀的界面层间GeOxNy,本发明所形成的界面层间GeOxNy 化合物的厚度较小,更利于器件的性能;
本发明也适用于Ge MOS晶体管器件,在原子层沉积高介电栅氧绝缘介质薄膜前,Ge衬底需要进行原位等离子体预处理。
本发明中,Ge MOS器件加工过程中的关键步骤是沉积高介电绝缘介质层前对Ge衬底正面的等离子体原位预处理过程。
根据本发明提供的一种提高锗Ge MOS电容器件性能的系统,采用提高锗Ge MOS电容器件性能的设备,包括:
模块M1:对Ge衬底进行有机清洗及无机清洗,然后将Ge衬底迅速放入原子层沉积设备腔体;
模块M2:对清洗好的Ge衬底正面采用等离子体原位预处理,预处理等离子体为氨气(NH3)和氮气(N2)混合气体的等离子体(体积比NH3:N2=5:1);
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
使用的氨气的流量为250sccm,氮气的流量为50sccm;
在预处理过程中,反应腔温度始终保持在200℃,等离子体的反应功率都保持在100W,预处理的时长可以从60s到120s不等;
模块M3:用传统原子层沉积工艺或者等离子增强原子层沉积工艺在原位等离子体预处理好的Ge衬底上沉积高介电(k)介质层,也适用于原子层沉积其他高介电介质薄膜,如氧化铝、氧化钛等;
模块M4:在介质层上溅射沉积氮化钛或者氮化钽作为铝(Al)电极的阻挡层和粘着层后,也可以是氮化钽(TaN);
再溅射沉积铝金属层500nm,也可以为其他金属电极,如金(Pt)、铜(Cu)等;
模块M5:根据微电极制备控制信息,通过光刻刻蚀的方法制备出微电极;
模块M6:背面溅射背电极,形成Ge MOS电容器件结构,获取提高锗Ge MOS电容器件性能结果信息。
优选地,所述模块M2包括:
模块M2.1:设置氨气(NH3)和氮气(N2)体积比为5:1;
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
模块M2.2:设置氨气的流量为250sccm,设置氮气的流量为50sccm;
在预处理过程中,将反应腔温度始终保持在200℃,等离子体的反应功率保持在100W;
设置预处理的时长为60s-120s;
优选地,所述模块M4包括:
模块M4.1:在HfO2介质层上溅射沉积氮化钛或者氮化钽50nm作为铝(Al)电极的阻挡层和粘着层后;
优选地,所述模块M3包括:
模块M3.1:选用以下任意一种物质作为高介电介质层:
-氧化铝;
-氧化钛;
-二氧化铪。
原子层沉积高介电介质薄膜前Ge衬底需要进行原位等离子体预处理,可以有效限制自然GeOx层的数量而形成均匀的界面层间GeOxNy,本发明所形成的界面层间GeOxNy 化合物的厚度较小,更利于器件的性能;
本发明也适用于Ge MOS晶体管器件,在原子层沉积高介电栅氧绝缘介质薄膜前,Ge衬底需要进行原位等离子体预处理。
本发明中,Ge MOS器件加工过程中的关键步骤是沉积高介电绝缘介质层前对Ge衬底正面的等离子体原位预处理过程。
与现有技术相比,本发明具有如下的有益效果:
1、本发明能够通过对Ge衬底进行原位等离子体预处理,再进行高介电栅介质材料薄膜的原子层沉积,可以提高锗衬底上原子层沉积HfO2层间界面的质量;
2、本发明能够抑制Ge向HfO2的扩散,对界面的陷阱电荷有重要的限制作用;
3、本发明中,Ge MOS电容在1V的偏压下的漏电流密度,在NH3/N2混合等离子体预处理条件下明显减小。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明中制备Ge MOS电容器件过程图。
图2为本发明中Ge MOS电容器件的结构示意图。
图3为本发明实施例中不同预处理时间下Ge MOS电容的漏电流密度-电压(J-V)曲线示意图。
图4为本发明实施例中未等离子体预处理和NH3/N2混合等离子体60s预处理后GeMOS电容的电容-电压(C-V)曲线。
图5为本发明实施例中NH3/N2混合等离子体60s预处理后和未经等离子体预处理Ge-MOS电容的漏电流-电压(I-V)曲线。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
一种提高锗Ge MOS电容器件性能的方法,对于高介电二氧化铪(HfO2)薄膜形成的金属/HfO2/Ge结构的MOS器件,一个重要的问题是HfO2介质层与锗衬底之间形成的界面态质量较差,也就是栅氧层HfO2和衬底锗之间形成的界面层(interface)的质量较差,从而严重影响器件的性能。在过去的几十年里,人们尝试着直接沉积二氧化铪在锗的衬底上,来制作锗的MOS器件,但这样所得到的栅氧层的界面陷阱电荷密度通常很高。Houssa M等人通过第一性原理的理论计算,发现导致器件性能变差的主要原因是二氧化铪与锗衬底界面层GeOx的存在。为了避免在界面中形成GeOx,有研究者通过一些方法来钝化锗的界面,如目前已经报道的方法如引入SiO2/Si、GeO2、GeOxNy和稀土氧化物来作为锗衬底与高介电界面层之间的控制层。
对锗衬底进行等离子体原位氮化可以提高器件界面质量。当NH3/N2混合等离子体注入腔体时,它与Ge衬底上的自然氧化层GeOx发生反应生成GeOyNz和H2O,锗表面会形成一层均匀的GeOxNy界面层,基于这层界面层制作的器件界面态密度较低且器件性能较好。我们发现,较长的NH3/N2混合等离子体预处理不会导致更多的GeOyNz形成,这可能是预处理初期形成的GeOyNz可以阻止NH3/N2混合等离子体与Ge衬底的进一步反应,有利于降低电容等效氧化物厚度(CET),降低界面陷阱电荷密度。
具体的阐述实施方法:一种提高锗Ge MOS电容器件性能的方法包括:
步骤101,采用P型掺杂的Ge做衬底,其电阻率约为0.1"Ωcm"。Ge衬底先分别用丙酮、乙醇、异丙醇超声清洗各5分钟,之后用去离子水超声清洗5分钟。然后,用稀释的HF溶液(HF:H2O=1:10)刻蚀5分钟,用以去除表面的自然氧化物GeOx。在湿法化学清洗后,用去离子水冲洗衬底并用氮气吹干。然后将Ge衬底迅速放入原子层沉积设备腔体;此反应腔应适用于沉积high-k介质材料,腔体内无任何金属或其他导电材料污染。Ge衬底可能为电容、CMOS或FinFET晶体管的一部分,高介电介质材料需要沉积CMOS或FinFET沟道正上方,在电容结构中,高介电介质材料需要沉积在衬底Ge 与上电极之间;
步骤102,对清洗好的Ge衬底正面采用等离子体原位预处理,预处理等离子体为氨气(NH3)和氮气(N2)混合气体的等离子体(体积比NH3:N2=5:1),通过控制进入反应腔腔体的气体流量来控制混合气体的体积比,本方法使用的NH3的流量为250sccm, N2气的流量为50sccm。在预处理过程中,反应腔温度始终保持在200℃,等离子体的反应功率都保持在W,预处理的时长可以从60s到120s不等;
步骤103,用等离子增强原子层沉积工艺在原位等离子体预处理好的Ge衬底上沉积HfO2高介电介质层,也可以原子层沉积其他高介电介质薄膜,如氧化铝(Al2O3)、氧化钛(TiO2)等。这里我们以沉积HfO2高介电介质层为例:使用四(乙基甲基胺基) 铪(TEMAHf)做为二氧化铪的反应前驱体,氧气等离子体做为氧化剂反应物,高纯氮气 (99.99%)做为载气和吹扫气体,载气和吹扫气体的流量分别为300sccm和200sccm。直接原子层沉积二氧化铪薄膜在原位等离子体预处理后的Ge衬底上。反应前驱体 TEMAHf的源瓶需加热到80℃并保持该温度,从而得到适当的蒸汽压。反应物氧气等离子体的反应功率为W,通入的氧气流量为180sccm。实验过程中,前驱体和反应物分别以脉冲形式通过脉冲阀的开关由载气交替带入反应腔,一个标准的原子层沉积循环分为四步:前驱体注入时长(ts),吹扫时长(tp),反应物注入时长(tr),吹扫时长(tp)。本实验原子层沉积循环的时间顺序为:ts=1s,tp=4s,tr=5s,tp=5s。反应室衬底温度为200℃。实验中的所有样品均采用循环数90,所得HfO2薄膜厚度用椭圆偏振仪测得约为5nm。
步骤104,以制备Ge MOS电容为例,需要在HfO2介质层上溅射沉积氮化钛(TiN)50nm作为金属电极的阻挡层和粘着层,再在TiN层上溅射沉积电极铝(Al)金属薄膜 500nm,TiN和Al构成Ge MOS电容器件的电极层;电极的阻挡层和粘合层也可以是氮化钽(TaN),Al电极也可以是其他金属电极,如金、铜等;
步骤105,以制备Ge MOS电容为例,通过紫外接触式光刻,将掩模版的电极图形转移到光刻胶后,再通过刻蚀将掩模版的图形转移到电极层,形成了掩模版设计的微电极;
步骤106,以制备Ge MOS电容为例,将Ge衬底背面溅射Al背电极,形成Ge MOS 电容器件结构。采用上述的步骤制备了Ge-MOS电容器件,经过步骤2对Ge衬底进行了 NH3/N2混合等离子体预处理,处理时间为60~120秒不等,步骤3沉积的high-k薄膜 (氧化铪)厚度为10nm,步骤5中所制备的微电极大小为0.8×0.8mm2,其Ge MOS电容检测结果显示,120秒预处理条件下,1V的偏压下的Ge MOS电容的漏电流密度测量值为1×10-5A/cm-2数量级,相比于完全相同步骤1沉积条件下,但未采用步骤103 的NH3/N2混合等离子体预处理的Ge MOS电容,其1V偏压下的漏电流密度测量值为1 ×10-4A/cm-2数量级,漏电流密度减小了10倍,如图3所示。
实验中,所有经过NH3/N2混合等离子体预处理样品的电容-电压(C-V)滞回曲线表现基本相似。图4为NH3/N2混合等离子体60s预处理下和未经过预处理的Ge衬底形成的结构为Al/Ti/HfO2/Ge的MOS电容的电容-电压(C-V)滞回曲线特性。可以看出,经过等离子体预处理样品的C-V曲线基本不存在明显的翘曲变形,表明样品的的界面陷阱电荷密度较低。而未预处理的电容样品的C-V曲线,曲线有变形,意味着在没有等离子体预处理的情况下,high-k氧化铪和Ge界面之间形成了较高的界面陷阱密度。经过NH3/N2混合等离子体60s预处理的累积电容明显增加。
预处理可以有效提高Ge-MOS器件的击穿电压,从而可以增加线性工作区。未经过等离子体预处理样品的10nm HfO2/n-Ge MOS电容测不到明显的击穿电压,电压高于1V左右时漏电流明显增大,而预处理后的Ge MOS电容的击穿电压提高为3.35 V,表明Ge MOS晶体管的线性工作区得以延长,器件性能得到了优化。
图2具体的表示了Ge MOS电容结构作为本发明的一个示例:
溅射形成的500nm铝电极201,也可以为其他金属电极如金、铜等;溅射形成的50nm TiN层202作为铝电极的阻挡层和粘和层,也可以为氮化钽TaN;原子层沉积的高介电介质层203,可以为其他的高介电介质如氧化铝、氧化钛等;预处理时形成界面间层204,诸如GeOxNy和GeOx,研究发现,这层界面层较之Ge的自然氧化层GeOx质量更佳且均匀,基于这层界面层制作的器件,界面态密度低,器件性能优良;
此外,Ge MOS电容结构还包括:Ge衬底205,溅射的Al背电极206。
本发明提供了一种提高锗金属氧化物半导体器件性能的方法。在制备锗MOS 器件结构时,利用等离子增强型原子层沉积设备,通过对锗衬底进行NH3/N2混合等离子体原位预处理,然后在锗衬底上原子层沉积高介电绝缘介质层如二氧化铪,可以提高高介电绝缘介质层和锗衬底之间的层间界面的质量、抑制锗向高介电绝缘介质层的扩散,并对界面的陷阱电荷有重要的限制作用。本发明能够更有效地降低锗 MOS器件的漏电流,增加累积电容,改善锗MOS器件的性能,同时,原位NH3/N2混合等离子体处理可以在原子层沉积HfO2薄膜前直接利用原子层沉积设备的等离子体同步原位处理锗衬底,提高了生产效率,使其在工业领域更具有潜在优势。
本领域技术人员知道,除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外,完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以,本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构;也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。

Claims (9)

1.一种提高锗Ge MOS电容器件性能的设备,其特征在于,包括:Al电极(201)、TiN层(202)、高介电介质层(203)、界面间层(204)、Ge衬底(205)以及Al背电极(206);
所述Al电极(201)设置于TiN层(202)的上方;
所述TiN层(202)设置于高介电介质层(203)的上方;
所述界面间层(204)设置于高介电介质层(203)与Ge衬底(205)之间;
所述Ge衬底(205)设置于Al背电极(206)的上方。
2.一种提高锗Ge MOS电容器件性能的方法,其特征在于,采用权利要求1所述的提高锗Ge MOS电容器件性能的设备,包括:
步骤S1:对Ge衬底进行有机清洗及无机清洗,然后将Ge衬底迅速放入原子层沉积设备腔体;
步骤S2:对清洗好的Ge衬底正面采用等离子体原位预处理,进行预处理的等离子体采用氨气和氮气混合气体的等离子体;
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
步骤S3:在原位等离子体预处理好的Ge衬底上沉积高介电介质层;
步骤S4:在介质层上溅射沉积氮化钛或者氮化钽作为铝电极的阻挡层和粘着层后,再溅射沉积铝金属层;
步骤S5:根据微电极制备控制信息,制备出微电极;
步骤S6:背面溅射背电极,形成Ge MOS电容器件结构,获取提高锗Ge MOS电容器件性能结果信息。
3.根据权利要求2所述的提高锗Ge MOS电容器件性能的方法,其特征在于,所述步骤S2包括:
步骤S2.1:设置氨气和氮气体积比为5:1;
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
步骤S2.2:设置氨气的流量为250sccm,设置氮气的流量为50sccm;
在预处理过程中,将反应腔温度始终保持在200℃,等离子体的反应功率保持在100W;
设置预处理的时长为60s-120s。
4.根据权利要求2所述的提高锗Ge MOS电容器件性能的方法,其特征在于,所述步骤S4包括:
步骤S4.1:在介质层上溅射沉积氮化钛或者氮化钽50nm作为铝电极的阻挡层和粘着层后,再溅射沉积铝金属层500nm。
5.根据权利要求2所述的提高锗Ge MOS电容器件性能的方法,其特征在于,所述步骤S3包括:
步骤S3.1:选用以下任意一种物质作为高介电介质层:
-氧化铝;
-氧化钛;
-二氧化铪。
6.一种提高锗Ge MOS电容器件性能的系统,其特征在于,采用权利要求1所述的提高锗Ge MOS电容器件性能的设备,包括:
模块M1:对Ge衬底进行有机清洗及无机清洗,然后将Ge衬底迅速放入原子层沉积设备腔体;
模块M2:对清洗好的Ge衬底正面采用等离子体原位预处理,进行预处理的等离子体采用氨气和氮气混合气体的等离子体;
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
模块M3:在原位等离子体预处理好的Ge衬底上沉积高介电介质层;
模块M4:在介质层上溅射沉积氮化钛或者氮化钽作为铝电极的阻挡层和粘着层后,再溅射沉积铝金属层;
模块M5:根据微电极制备控制信息,制备出微电极;
模块M6:背面溅射背电极,形成Ge MOS电容器件结构,获取提高锗Ge MOS电容器件性能结果信息。
7.根据权利要求6所述的提高锗Ge MOS电容器件性能的系统,其特征在于,所述模块M2包括:
模块M2.1:设置氨气和氮气体积比为5:1;
通过控制进入反应腔腔体的气体流量控制混合气体的体积比;
模块M2.2:设置氨气的流量为250sccm,设置氮气的流量为50sccm;
在预处理过程中,将反应腔温度始终保持在200℃,等离子体的反应功率保持在100W;
设置预处理的时长为60s-120s。
8.根据权利要求6所述的提高锗Ge MOS电容器件性能的系统,其特征在于,所述模块M4包括:
模块M4.1:在介质层上溅射沉积氮化钛或者氮化钽50nm作为铝电极的阻挡层和粘着层后,再溅射沉积铝金属层500nm。
9.根据权利要求6所述的提高锗Ge MOS电容器件性能的系统,其特征在于,所述模块M3包括:
模块M3.1:选用以下任意一种物质作为高介电介质层:
-氧化铝;
-氧化钛;
-二氧化铪。
CN202011156256.3A 2020-10-26 2020-10-26 提高锗Ge MOS电容器件性能的方法、系统及设备 Pending CN112259613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011156256.3A CN112259613A (zh) 2020-10-26 2020-10-26 提高锗Ge MOS电容器件性能的方法、系统及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011156256.3A CN112259613A (zh) 2020-10-26 2020-10-26 提高锗Ge MOS电容器件性能的方法、系统及设备

Publications (1)

Publication Number Publication Date
CN112259613A true CN112259613A (zh) 2021-01-22

Family

ID=74262051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011156256.3A Pending CN112259613A (zh) 2020-10-26 2020-10-26 提高锗Ge MOS电容器件性能的方法、系统及设备

Country Status (1)

Country Link
CN (1) CN112259613A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093074A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Ge-based semiconductor structure fabricated using a non-oxygen chalcogen passivation step
US20090061604A1 (en) * 2004-07-22 2009-03-05 Canon Kabushiki Kaisha Germanium substrate-type materials and approach therefor
CN101448977A (zh) * 2005-11-04 2009-06-03 应用材料股份有限公司 用于等离子体增强的原子层沉积的设备和工艺
CN102760657A (zh) * 2012-07-27 2012-10-31 中国科学院上海微系统与信息技术研究所 在InP衬底上制备高K栅介质薄膜和MIS电容的方法
CN105529257A (zh) * 2016-01-27 2016-04-27 厦门大学 一种优化堆叠栅介质与锗界面的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090061604A1 (en) * 2004-07-22 2009-03-05 Canon Kabushiki Kaisha Germanium substrate-type materials and approach therefor
US20070093074A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Ge-based semiconductor structure fabricated using a non-oxygen chalcogen passivation step
CN101448977A (zh) * 2005-11-04 2009-06-03 应用材料股份有限公司 用于等离子体增强的原子层沉积的设备和工艺
CN102760657A (zh) * 2012-07-27 2012-10-31 中国科学院上海微系统与信息技术研究所 在InP衬底上制备高K栅介质薄膜和MIS电容的方法
CN105529257A (zh) * 2016-01-27 2016-04-27 厦门大学 一种优化堆叠栅介质与锗界面的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
孙恒慧,包宗明: "《半导体物理实验》", 30 June 1985 *
陈全胜: "《晶圆级3D IC工艺技术》", 31 October 2016 *

Similar Documents

Publication Publication Date Title
US9799523B2 (en) Methods of forming a semiconductor device by thermally treating a cleaned surface of a semiconductor substrate in a non-oxidizing ambient
KR20050072087A (ko) 고유전율 금속 산화물의 원자층 증착
US7816283B2 (en) Method of depositing a higher permittivity dielectric film
CN101447420A (zh) 一种制备高介电常数栅介质薄膜铪硅氧氮的方法
TW200524043A (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US20100006954A1 (en) Transistor device
KR20070059707A (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
KR20230140576A (ko) 쌍극자 막들을 이용한 mosfet 게이트 엔지니어링
US8633119B2 (en) Methods for manufacturing high dielectric constant films
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
CN112259613A (zh) 提高锗Ge MOS电容器件性能的方法、系统及设备
US8633114B2 (en) Methods for manufacturing high dielectric constant films
Ishikawa et al. Extended scalability of HfON/SiON gate stack down to 0.57 nm equivalent oxide thickness with high carrier mobility by post-deposition annealing
CN102492932B (zh) ALD制备GaAs基MOS器件中的原位表面钝化方法
CN106531785A (zh) 基于Ge衬底的La基介质材料高K金属栅结构及制备方法
Liao et al. Impact of saturated spontaneous polarization on the endurance fatigue of Si FeFET with metal/ferroelectric/interlayer/Si gate structure
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
O'Sullivan et al. Effectiveness of nitridation of hafnium silicate dielectrics: A comparison between thermal and plasma nitridation
Khaderbad et al. Bottom-up method for work function tuning in high-k/metal gate stacks in advanced CMOS technologies
JP4719166B2 (ja) 半導体装置の製造方法
Östling et al. Atomic layer deposition-based interface engineering for high-k/metal gate stacks
CN107492502B (zh) 利用苯系蒸汽对石墨烯表面处理的方法及应用
CN1612306A (zh) 处理包含含氧氮化硅介质层的半导体器件的方法
TW565885B (en) Method for growing gate dielectrics with a high dielectric constant by liquid phase anode oxidation technique
CN114927525A (zh) 一种铁电存储器及其制备方法、应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210122

RJ01 Rejection of invention patent application after publication