TW434750B - Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas - Google Patents

Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas Download PDF

Info

Publication number
TW434750B
TW434750B TW088118944A TW88118944A TW434750B TW 434750 B TW434750 B TW 434750B TW 088118944 A TW088118944 A TW 088118944A TW 88118944 A TW88118944 A TW 88118944A TW 434750 B TW434750 B TW 434750B
Authority
TW
Taiwan
Prior art keywords
gas
annealing
ferroelectric
hydrogen
anneal
Prior art date
Application number
TW088118944A
Other languages
English (en)
Inventor
Narayan Solayappan
Vikram Joshi
Gunther Schindler
Walter Hartner
Original Assignee
Symetrix Corp
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp, Siemens Ag filed Critical Symetrix Corp
Application granted granted Critical
Publication of TW434750B publication Critical patent/TW434750B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

A7 B7 經濟部智慧財產局貝工消费合作杜印製 五、發明說明（'） 發明背景 1 ·發明之技術領域 本發明傜關於一種製造戡電積體電路之方法，其傜將 因曝磊於氫所引起的電子性質之劣化降低或消除。〜 2_間題之説明 鐵電化合物具有令人滿意的特性而適合使用於非揮發 性稹體電路記億體中。參開Miller所箸之美國專利第 5,〇 4 6 , 0 4 3號。當其具有希冀的電子特性時（諸如高殘留極 化、良好矯頑場、高抗疲努性及低漏電），則諸如霉容器 之鑷電裝置傜可做為非揮發性記億體使用。諸如PZT (鉛 餘鈦酸鹽）及PLZT(鉛鑭結鈦酸鹽）等含鉛的ABO型鐵霉 氣化物，己被研究而實際使用於積體霄路中〇叠層超晶 格材料氣化物亦己被研究而使用於積體霄路中。參間美 國專利5, 434,102號。疊層超晶格材料具有優於PZT及 PLZT等化合物若干次方大小的鐵電記億體待性。目前， 已製造出含有鐵轚元件的積體電路裝置。然而，在製造 期間之氳劣化的常駐間題，將使得使用ΑΒ0型氧化物或 具有希冀電子待性之《層超晶格材料化合物中之任何一 者，來産生商業化數量的鐵電記億髖及其他1C裝置之經 濟性受到阻礙。 在積體電路中之典型的鐵電記憶髏，包半導饍基板以 及與鐵電裝置（通常為鐵霣電容器）電接觸之金颶氣化物 半導匾場效應電晶醸（H〇SFET)e鐵霣電容器，通常包含 位於第一或底部轚棰與第二或頂端霣榷間的鐵霣薄膜， 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------.裝— (請先閱讀背面之注意事項寫本頁) 15J. f -線. 434750 A7 B7 五、發明說明（>) (請先閱讀背面之注意事項命4寫本頁) 該電極通常含鉑。在電輅製造期間，該矽基板中之 «OSFET傺易於産生缺陷。例如，CMOS/MOSFET製程通 常包含高能步驟，諸如離子銑蝕刻及電漿蝕刻。在相當 高溫（通常在50Q-9QITC)之鐵電薄膜結晶的熱處理亦産生 缺陷。所以，於半導體矽基板的單晶結構中産生許多艏 缺陷，因而導致KOSFET的電子特性劣化。 經濟部智慧財產局負工消费合作社印製 為回復該MOSFET/CHOS的矽性質，該製程通常包含 形成氣體或氳退火（"FGA”步驟，其中諸如懸空鍵等缺陷 係藉由利用氳的還原性質而消除之。多種技術已被開發 完成該氳退火，諸如在任意條件下的氳氣熱庳理β氫處 理在慣例上僳於35fl-55(TC之間進行，通常在約4O0-45G °C之間進行歴約30分鐘。此外，該CMOS/MOSFET製程 箝要其他将積醭電路曝露於氫氣的製程（通常在高溫），諸 如用於沈積金屬與介電霣之富氫電漿CVD製程、來自矽 烷或TE0S來源之p氧化矽的成長以及使用氳及氫電漿 之蝕刻製程。在含氳的裂程期間，氣將穿經頂端電極的 霉容器钿邊而擴散至鐵罨薄膜，而減糸包含於鐵罨材料 中的氧化物β所吸收的氫將還原金靥氧化物而使得鐵電 薄膜表面金屬化。這些效應的結果將使得電容器的電子 性質劣化。逭些間8在令有超晶格材料化合物的鐵 電記億睡中像為駸重的，因為這些氣化物化合物傺特別 複雜且易於為氣還原所劣化。在成形氣體退火（FGA)後* 該鐵電物的永久掻性傷極低，而不再適用於儲存資訊》 再者，其亦增加漏電流。 本紙張尺度適用t國困家標準（CNS)A4規格（210 X 297公爱） A7 B7_ 五、發明說明（々） 在習知技藝中已提出抑制或回復鐵電氧化物材料中之 希冀電子性質的氫劣化之數種方法。在高溫（8QITC)中氣 氣退火歴約一小時，將使得為因氫氣處理而劣化之鐵電 性質幾乎完金回復〇但該高溫氣氣退火本身可能於渺結 晶結構中産生缺陷，，且其可能部分抵消任何先前形成 氣體退火在該CMOS待性上的正效應。持殊的金屬層及 擴散阻障層亦已被證實：將降低高能製程步驟及成形退 火步驟期間之氫氣效應。該金屬化結構通常包含用易於 在40(TC以上之溫度的含氧環境中氣化的材料β鋁（主要 的金靨化材料）具有低熔點但無法忍受450°C以上的溫 度。以一氫擴散阻障層包覆該戡電材料實際上並非完金 有效t且其需要包含沈積及移除該阻障材料之複雜的製 程。 因此，亟望尋找一種用於可消除由含氫加工步驟所産 生之電子性質劣化，但對於傳統的CMOS加工未添加許 多改變，或導入複雜之製程（如該鐵電材料係以氫擴散阻 障包覆）的鐵電稹體電路製法。 3 ,間題的解決方法 經濟部智慧財產局員工消費合作杜印製 (積先閱讀背面之注意事項寫本頁) 本發明提供一種製知在積體電路中之鐵電元件的方 法，其係可回復在鐵電材料氣化物中受氫損害之影耱， 避免添加複雜且昂貴的加工步驟以及防止反效果的氧氣 退火。藉由消除髙溫氣氣回復退火及其他複雜的加工步 驟，諸如以擴散阻障包覆鐵電物（先前認為降低氳氣劣化 所必須者），本發明允許FeRAM製造商繼鑛使用傳統富氫 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 434750 A7 B7 絰濟部智慧財產局貝工消费合作杜印數 五、發明說明（4 ) 電漿製程及形成氣體退火（用於表面狀態交聯）而對於鐵 電物元件無永久損傷的風險。 本發明之一主要待戡在於進行惰性氣體回復退火而回 復受氫氣劣化的影堪，因而恢復希冀之鐵電元件的霍子 與鐵電性質。該悚性氣體回復退火最好在氫氣電漿製 程、形成氣體退火步驟以及其他造成還原條件之積體電 路形成的高能步驟後進行β 使用於惰性氣體回愎退火中之氣體可為任何相當非反 應性氣暖，諸如氮氣及惰性氣體，待別是氬氣及氮氣β 純的非反應性氣鼸或非反應性氣醱的混合物皆可被使 用。惰性氣體回復退火典型所使用的氣鼸為氮氣與氬氣。 本發明之其他特激傣為該鐵電物元件包含金屬氣化 物。該金屬氣化物可為ΑΒΟ型鈣鈦礦型化合物，睹如 ΡΖΤ(鉛結鈦酸研）及PLZT(鉛鑭锆鈦酸鹽該金羼氣化物 最好為鐵電蠱層超晶格材料，諸如锶秘ϋ酸邇（SBT)或鼴 鉍艇鈮酸鹽（SBTN)。 該悔性氣體回復退火通常在3OO-10OQeC的溫度範圃進 行一分鐘或更長的時間。若該積體轚路製程包含形成氣 體退火，則該形成氣體退火通常在3Q0-100(rC的溫度範 圍進行一分鐘至二小時的時間。若該積體電路製程包含 形成氣體退火，則該僚性氣體回退火最好在與形成氣體 退火進行約略相同的溫度與時間進行。實驗結果顯示若 形成氣體退火在約40Q-45(TC的溫度範圍進行約30分 鐘，則該餓電元件的鐵電及電子性質在慊性氣體回後退 (請先閱讀背面之注意事項寫本頁) 裝 訂- --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 434T50 A7 B7 五、發明說明（f
約 -了 //1 進 圍 範 度 溫 的P 火 退 道三 含 包 好 最 程 KU 4 製 β 之 40明 約發 於本 火 復 回 全 完 時 鐘 分 鐵 該 成 形 於 用 使 被 中 氛 氣 。 性行 應進 反序 非順 及的 火述 退前 體在 氣好 成最 形火 •’退 火道 退三 物該 i ο 鐵火 的退 料復 材回 S 勺 多 之 明 發 本 得 使 。 將楚 ，清 時更 明得 該變 列點 下優 讀及 研的 起目 1 . 圖歡 附特 合他 配其 當個 數 明 說 要 簡 的 體 積 之 造 製 所 法 方 之 明 發 本0 可 為 偽 _ 之 1 式第 圖 非 之 償 補 向 横 所 開 為 器 容 示 表 其 ， 胞 圖億 面記 剖電 横鐵 的性 份發 6. tum 剖 揖 的 路 電 體 積 之 造 製 所 法 方 之 明 發 本 藉 可 為 係 圖 2 第 之 上 Ms 穿 開 於 置 器 容 示 表 其 圖胞 意億 示記 圃鐵 面性 剖發 横揮 的非 份層 部« 的 路 電 體 積 之 造 製 所 法 方 之 明 發 本0 可 為剖 條横 Η ^ 3 的 第份 部 圖 意 示 的 圖 面 示 表 其 瞪 afln 晶 lull- 鐵 圖 程 流 的 例 實 tt 較 的 程 製 之 置 裝 體 億 記 第電 鐵 .^1 ^^1 n I n 1^1 I n n <請先閱讀背面之注意事項p寫本頁) 訂· 示 表 為 偽 _ 性 發 aM 揮 非 之 明 發 本 據 根 造 躲 於 用 CBC 種 -線· 經濟部智慧財產局員工消費合作社印製 為Μ 0 圖 51之 第造 製 所 明 發 本 據 根 中 ΤΊ\ _ 視 上 的 圓 晶 例 實 上 其 於 示 表 地 大 誇 被 體 晶 sa IpST 膜 裝 器 容 _Muq 膜 薄 之 造 6-製 段所 線明 之發 圖本 第根 過明 切説 LT 353 為 Ϊ 例 傜 圖ί 6 其 第 ， 的 圖 面 剖 横 的 部 圖 線 曲 滞 S 3 14 之於 測火 量退 所體 特氣43 伏成於 3 形火 在退 、復 前回 7 火氣 第退氮 體在 在 在 係 瞳 在 成 置氣 及薄 以鹽 後酸 鐘鉅 分秘 3 總 行之 進後 Ρ 鐘 30分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（& ) 膜電容器的極性（A C/CB2)被繪製成電場（kV/cm)的函數 第8圖偽為在形成氣簏退火前、在形成氣體退火於430 °C進行3 fl分鐘後以及在氪氣回復退火於4 3 (TC進行3 0分 鐘後之锶鉍鉋酸鹽電容器的漏電流（A/C m2)對加電壓（V) 的圖式； 第3圖係為在形成氣體退火（FGA)後並接著在後續的氮 氣回復退火後，試驗電晶體之汲極電流（I drain，單位 為安培）的l^gio被繪製成在三種相異總體電壓V^ulk時 的v gate (單位為伏待）的函數的圔式； 第1Q圖偽為在形成氣體退火（FGA)後並接著在後缠的 氮氣回復退火後，試驗電晶體之汲極電流（I d3rain，單 位為安培）被繪製成在三種相異總體電壓^ bulk時的 V gate (單位為伏待）的函數。 較佳實例之細節說明 請 先 閱 讀 背 面 之 注 意 事 項 頁 第 及 _ 3 - 1 第 之 置 裝 路 電 體 積 物 鐵 明 説 是 地 意 顧注 回應 平 際 實 的 分 部 殊 待 何 任 之 置 裝 路 電 體 積 際 實 非 並 圖 6 且曲 形彎 方為 長常 非通 並廇 層諸 諸之 該中 -置 中裝 置際 裝實 的在 際 〇 實例 在比 〇 同 圖不 面有 剖具 横度 或厚 面其 經濟部智慧財產局貝工消费合作社印製 方發 示本 表明 的説 化地 想全 理完 示且 表地 偽楚 式清 圖更 該式 〇 方 緣的 邊能 的可 光他 抛其 度較 過傜 有其 具， 並式 所 ？電 與 法Μ鐵Λ冑 明ί開 發1之 使胄體 ί 圖 m 可 1 晶 表第電 代 C 應 僅一效 式之場 圖置之 該裝接 ，電連 者鐵電 再種器 。數容 法灰電 方之電 之造鐵 明製一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（7 ) 記憶體。第2圖說明一種包含藉由插塞連接至下方開萌 元件之II層鐵電電容器之鐵電記億體。惟其亦希冀使用 本發明之方法製迪一種鐵電FET記憶體，其中該鐵電元 件像混合於開賭元件中，如第3圔所說明。該鐵電Ffl 被說明於McMillan所著之美國專利第5, 523,964號中。 否則，使用本發明之方法所製造之其他積體電路可包含 其他元件及材料組成。 注意第1圖，其傜表示可稂據本發明之方法所製造之 實例非揮發性鐵電記憶胞部分（1QG)的横剖面圖。用於製 造包含MOSFET及鐡轚電容品元件之積體電路的一般製 造步驟係為本技g所熟知，且被說明於不同的參考文獻 中，例如¥〇3111111〇1^所#之美國專利第5,561,307號。因 此，第1圖之電路的元件在此將被簡單地分辨。 在第1團中，一場氣化物區域104被形成於矽基板102 表面上β —源極區106及一汲搔區10 8被彼此分開形成 於矽基板102表面上。一源搔匾106及一汲區108被 彼此分開形成於矽基板11)2中。一閘極绝錁層112被形 成於源極與汲捶區106 ,108之間的矽基板102上p此外， 一閘電捶1 1 〇被形成於該閘極絶緒層1 1 2上〇源極區 106、汲棰匾108、閘極絶绨層112及閛鬣棰110—同形 成一 M0SFET開開 1 139 一由BPSG(摻硼磷矽酸邇玻璃 > 所製之中間绝絲層 (ILD)114被形成於基板102及場氣化物區104上。一黏 著層116被形成於部分的ILD114上，且一鐵霣薄膜電容 本紙張尺度適用中國國家標準（CNS)A4規格（210 »< 297公爱） ------------'I裝--- (請先閱讀背面之注意事項is?寫本頁) . --線· 經濟部智慧財產局貝工消t合作社印製 6 A7 B7 五、發明說明（方） 器118接著被形成於黏著層上。該黏着層116傜由諸 如鈦所製並通常具有2 0 Onm的厚度。 (請先閱讀背面之注意事項寫本頁) 鐵電電容器118最好被形成於—傅統的晶圓140上（可 包含矽、珅化鎵或其他半導體）或一絶緣體上（諸如二氧化 矽、玻璃或氣化_)。該鐵電鬣容器的底部及頂端電棰傳 统上包含鉑。底部電極最好包含一非氧化性貴金屬，諸 如鉑、把、銀及金。除了貴金靥以外，諸如鋁、鋁合金、 鋁矽合金、鋁鎳合金、錁合金、銅禺金及鋁銅合金等金 屬皆可被使用為鐵電記億體的霣棰。諸如鈦等黏箸層將 增強電棰對相鄰鼋路之上、下層的黏替性。 在第1圖中，該鐵罨電容器118包含一由鉑所製並具 有2〇0nm厚度之底部電極120、一被形成於該底部電極 120上的鐵電薄膜122以及一被形成於該鐵電膜122上之 頂端電棰124(由鉑製成並具有200na的厚度）β該雄電薄 膜122的組成及構造傺更詳累地被説明如下》 經濟部智慧財產局員工消費合作社印製 一由NSG(未摻雜矽酸鹽玻璃）所形成之第二中間绝纗 層（ILD)128被形成於ILD114±e -PSG(8|矽酸鹽玻瑰） 睽或一BPSG膜亦可被使用於ILD128中。開口 114A係 穿經ILD114及ILD128被灌澤性地開啓，而曝露出源極 區106及閘棰區10%源極電極導線130及汲極霣極導線 132被形成以填充開口1144。其他開口128 4穿經11^128 被蜜瘅性地開啓，而曝露出頂端電極124及底部電極 120。頂端電棰導線134及底部電極導線136被形成以填 充逭些開口 128ae該汲極轚極導線132被電連接至頂端 -1 0 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
4347§S 經濟部智慧財產局具工消费合作社印製 A7 B7 五、發明說明（9 ) 電極導線134。各個這些導線130,132,134及136係由厚 度約3000埃的鋁矽合金所製成。 在第2圖中，所示係為可根據本發明之方法所製造之 另一個示範非揮發性鐵電記億胞部分（2〇〇)的實例的横剖 面圖β第2画的記憶體傜為電容器置於開關上方之擓層 非揮發性鐵電記億胞。第2圔說明場氣化物區204、源槿 區206、汲極區2 0 8及閘極區210,(形成H0SFET開鼷 213)。該源極层206藉導線介庙孔230被連接至金屬化霣 路連接層231。汲槿區2 0 8藉導線介層孔236而穿經 UD214被連接至底部電搔2 2 0。鐵電薄膜2 2 4傺置於底 部電極220上，且頂端電槿224係位於薄膜222上。在 刻劃後，層220,222及224將形成電容器218,其偽以 I LD 2 2 8覆蓋。 在第3圖中，所示係為可根據本發明之方法所製造之 示範非揮發性雄電電晶體部分（300)的横剖面圖。源極區 3〇6與汲極匾308僳置於矽半導體基板3 0 2中。鐵窜薄膜 3 2 2偽置於基板3 0 2上，一部份321的薄膜3 2 2係與源搔 區306接觴，而一部份3 2 3的薄膜3 2 2係與汲棰區308 接觸》頂端罨極層3 2 4僬與剩餘的積體霄路甭接觸》 鐵電薄膜122 ,222,322的組成可由適當的鐵電材料族群 中選擇，包含（惟並非僅限於此）：諸如鈦酸S (諸如 BaT i〇3 , SrT i03 ,PbTi03 (PT) , (PbLa) (ZrTi)0 3(PLZT),Pb(Zr Ti)〇3(PZT})或鈮酸鹽（諸如Ob03)之AB03型鈣鈦礦且 最好為β層超晶格材料。 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1‘------------>:裝--- (請先閲讀背面之注項一^填寫本頁)
19J -線 A7 B7 五、發明說明（ <請先閲讀背面之注意事項再填寫本頁) 美國專利第5,519,234號（1996年5月21核准）説明諸 如锶铋钽酸鹽（SBT)等昼層超晶格化合物具有極佳的鐵 電應用（相較於最佳的習知材料）並具有髙介電常數.及低 漏電流。美國專利第5, 434, 102號（1395年7月18日核淮） 及第5,468,684號（1995年11月21日核淮）說明用於將這 些材料積集於實際積體電路的製程。在開發中之類似金 屬氣化物 S r B i2 T a 2〇 9 ( s Β τ )及 s r B i 2 ( T a 丄-父 Ν \ }乏 0 9 ( S Β Τ Ν ) (其中兰XS 1)等鐵電蠱層超晶格材料目前被使用為非 揮發性記億體應用中之（FeRAM)電容器介電質β 該疊層超晶格材料通常可被歸纳為下列通式： ⑴ A1工略令㈤… 其中A1，A2··· A j代表類鈣鈦礦構造中的A位置元素， 其可為諸如锶、鈣、鋇、铋、鉛等元素；S 1，S 2…S k代表 超晶格生成元素，其通常為鉍，但亦可為諸如釔、銃、 鑭、銻、鉻、鉈等材料以及其他正三償的元素；B1,B2…B1 代表類鈣鈦礦構造中的B位置元素，其可為諸如鈦、鉅、 經濟部智慧財產局員工消費合作社印製 給、鈮、結及其他元素；以及Q代表陰離子，其通常為 氣，但亦可為其他元素，諸如氟、氯及這些元素的混成（諸 如氟氧、氣氧等在通式（1)中的上標表示所代表之元素 的價數。例如，若Q為氣，則q為2。下標則表示在一莫 耳的化合物中之材料的其耳數，或者以單位晶胞的觀點 而言，其表示在該單位晶胞中之平均的元素原子數。下 標可為整數或分數β亦即，通式（1)表示單位晶胞的整櫥 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局貝工消費合作社印製 43475 Ο Α7 _Β7 五、發明說明（） 結晶材料皆可變化的狀況，例如在SrBi2(TaQ>75 ) 09 中，平均而言，75SS的B位置為鉅原子所佔據而25S!的B 位置為鈮原子所佔據β若僅有一種A位子元素在該化合 物中，則其傜以” Α Γ1元素表示，而w 2…w j皆為零。，若僅 有一種B位子元素在該化合物中，則其傜以"B 1 ”元素表 示，而皆為零，而超晶格生成元素亦雷同^雖然通 式（1)傜以較為普遍的形式表示（因為本發明希冀包含該 位置及超晶格生成物之一可具有多種元素的狀況），但是 通常的狀況為一種A位置元素、一種超晶格生成元素以 及一種或二種B位置元素。Z的數值係由下列方程式得 知： (a1w1 + a2w2...+ajwj) + (s1x1 + s2x2...+skxk) + (2) (b1y1+b2y2 …+bly 丨卜 qz. 通式（1)包含美國專利第5,513,234號（1996年5月21 日核准 > 所説明之所有三種Smolensfcii型化合物。該叠層 超晶格材料並不包含所有符合通式（1)的材料，而僅為可 自發性地形成具有明顯交替層的結晶構造。 所使用的H化合物"一字傺指一均質的物質，其中相同的 分子皆包含相同的化學元素及構造。"材料"一可包含不同 組成的分子《例如.蠱層超晶格材料鋸铋鉅鈮酸鹽包含 互連晶格，其中二種不同種類的原子妲與鈮各自佔用結 晶構造的B位置s然而，”層叠超晶格材料”、”層叠超晶 格化合物”及”層疊超晶格材料化合物"等栽在本專利説明 書中係交互使用，而其意義像由内文而清楚瞭解。 ”基板”一字可意指積體電路被形成於其上的底下晶圓 -13- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 43475 0 Λ7 Α7 Β7 五、發明說明) 102,以及一薄膜層被沈積於其上的任何標的物，諸如 BPS G層111在本掲示中，”基板”應意指希冀的層被加 於其上的標的物；例如，當本發明人論及諸如120之底 部電極時，該基板包含電極12G被形成於其上之層L.1 6 及 114。 "薄膜”像為如積體電路技藝中所使用者。通常，其意指 厚度小於一微米的膜。在此所掲示的薄膜皆為厚度小於 0.5徹米者。該鐵電薄膜122最好為20na-3D0nin厚，且 12 Onn-2 5 Onai最佳。這些積體電路技藝的薄膜不應與巨 觀電容器技藝的疊層電容器（其偽以與積體電路技藝不相 容之完全相異製程所形成）混淆β 在此的”計最π偽可被應用於諸如叠層超晶格材料等固 態材料膜或用於形成一材料之預製體。當其應用於一固 態薄膜時，其表示預製體中之金靥的莫耳比例。π平衡” 的計量化學式僳為正好足以使得各元素形成一値所有晶 格位置皆被佔用之完整的結晶材料構造，雖然實際上在 室溫下總有部分缺陷存在於晶體中。例如，SrBi2(TaNb)09 及3^2(131.44«1)〇,56 ) 09皆為平衡計量配方。相對地 ，锶、铋、鉅及鈮的比例各為1,2. 18, 1.44及0.56的锶鉍 鉅鈮酸盥之預製體在此傜以未平衡之”計量"配方SrBi2>18 (Ta 1.44 Nb 0.56 } °» 表示，因為其包含形成一完整結 晶材料所需的過量鉍。在本掲示中，”過量”的金屬元素數 量意指大於與其他存在的金屬鍵結所需的數量，而使得希 冀的材料中所有的原子位置皆被佔用且無任何的金屬剩 -14 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) Γ . 434750 Α7 Β7 五、發明說明（η) 中 之 發所 2 I 量利 揮 ，32然 2 計專 度置 2 D 3 之國 高裝22方2,體美. 為子 2 配 2 製之 係電12量2,預著 秘之層計12於所 化明電的層等人 氣發鐵中電或等 為本態體鐵近be 因據固製之接na ，根之預造為ta 知造造於製極wa 熟製製低所將閲 所於所將程例詳 藝用程常製比 。 技使製通之耳例 本被之例明莫比 I 如熱明比發的耳2!« ，的發耳本鈮莫10 而當本契據及的4, 然相據的根鉅中43 。 且根秘， 、方5, 餘性以之而锶配第 (請先閱讀背面之注^1^1! 經濟部智慧財產局員工消f合作社印製 亦為本技替所熟知的是，由超晶格生成元素或B位置 元素的數量超過計量平衡數量的預製體所製成之叠層超 晶格材料係較由包含相當於平衡計量配方之金觸數量的 預製體所製成之材料更能防止氫氣造成的劣化。例如， 至少一種金靥（諸如鉍及鈮）高於或被添加於平衡配方之 預製體的數最将抑製氫氣劣化。 第4圖的圖式係為包含製作鐵電記億體之本發明之方 法的製程41Q的製造步驟的流程。在步驟412中，一半 導體基板被提供，其中一開颶在步驟414中被形成於其 上。該開蘭通常為一 Μ 0 S F Ε Τ。在步费[4 1 6中，一絶緣層 被形成，而將該開關元件與所形成的鐵電元件隔離，在 步驟418中* 一底部電極被形成。該電極最好由鉑所製 成，且被濺鍍沈積而形成厚度约20Qne的層在較佳的 方法中，一厚度約2Qnn之由鈦或氮化鈦所製成之黏箸層 將在沈積電極前的該步驟中被形成。該鐵電薄膜在步糠 422中被加於底部電棰。在較佳的方法中，該鐵電薄膜包 _ 1 5 - I ___ £填寫本頁) ‘SJ· -·線· 本紙張尺度適用中画®家標準（CNS)A4規格（210 X 297公釐） 434750 Α7 Β7 五、發明說明（κ) (請先閱讀背面之注意事項t寫本頁> 經濟部智慧財產局貝工消费合作社印叛 含β層超晶格材料。MOCVD法係為形成該薄膜的最佳方 法β該鐵電薄暌亦可使用液相沈積技術，加諸如旋轉塗 佈或噴霧沈積法（如美國專利第5,456, 945號所説明）。在 步驟420中，將形成希冀鐵電薄膜的叠餍超晶格材料的 化學預製體被製備。預製體溶液通常由商業上可購得之 包含該化學預製體化合物的溶液製備。一較佳的實例僳 使用包含約略相當於化學式SrBi2Ta2〇9 之元素缌、鉍 及鉅S:J相對荑耳比例的預製髎溶液◊另阐固較佳實例係 使用包含約略相當於化學式(其中X 約為0.5)之元素缌、秘、鉅及鈮的相對某耳比例的預製鹿 溶液》以商業化溶液所供給之各種預製體的濃度最好在 步驟420中被諏整，以順應待殊製造或作業條件。例如， 在叠層超晶格薄膜之商業化溶液中的各種元素的計量數 量可為sm2_le(TaK44NbQe56)〇9.然而，添加額外的鈮或秘 至該溶液，而産生将保護該鐵霉化合物不被氫氣退火劣 化之額外氣化物可能為所希冀。加步驟422最好接著處 理步驊424.其最好在液相沈積的狀況中包含一乾燥步驟 (在諸如快速加熱製程（RTP)之高溫的結晶次步驟）並可包 含在加步驟422期間或之後以紫外光照射處理。例如， 在典型的旋塗製程中，一預裂體的塗佈可被加並乾燥》 其次，另一預製醭塗佈可被加並乾燥。該加及處理步應 422及424可被重複數次β該經處理的薄膜接箸在氣氣中 退火，而在步驟4 2 6中形成戡霄薄膜。在步班4 2 2 - 4 2 6 後，頂端電ffi在步驟428被形成•步琢428及其他步β -1 6 _ 本紙張尺度適用ΐ國國家標準（CNS)A4規格（210 X 297公釐） 434750 A7 B7_ 五、發明說明（j ) 通常包含高能材料沈積及刻劃次步驟，諸如靶棰濺鍍、 離子研磨或RIE蝕刻及灰化β (請先閱讀背面之注意事項一寫本頁) 該電路通常在步驟430中被完成，其可包含多數傾次 步驟；例如，I L D沈積、刻®及研磨以及導線層的沈積。 在步驟432中，該工件的氬氣退火僳於被選擇以令人 滿意地消除為氧氣熱處理及其他高能加工步驟在矽基板 中所産生之缺陷的溫度及退火時間進行。該氫氣退火步 驟最好在周圍條件下使用氫氣混合物（例如卜5S£的氫氣 在氮氣中）以一形成氣體退火（FGA)進行，因為此舉較其 他替代方式較不複雜。該形成氣體退火最好在40t)-45(rC 的溫度範圍進行約30分鐘。 -·線_ 經濟部智慧財產局員工消費合作社印製 在步驟434中，進行本發明的惰性氣體回復退火，而 將鐵電元件的電子性質回復（為氫氣退火及其他製程步驟 産生的氫化或還原條件所造成）。在3Q0-l(H(rc的溫度範 圍進行一分鐘至二小時的惰性氣體回復退火將有效地回 復鐵電元件中之為®氣還原所造成的電子性質劣化。該 惰性氣體回復退火的效益通常隨箸惰性氣體溫度增加以 及退火期間增加而增加。該積體電路之惰性氣體回復退 火最好在與形成氣體退火溫度相同溫度或接近其之溫度 的非反應性氣氛中的周圍條件以及與該形成氣體退火約 略相同時間下進行。因此，在較佳之製程410實例的惰 性氣體退火步驟434中，該積體電路部分被放置於 400-45ITC溫度範圍的非反應性氣氛中約30分鐘β 在積體電路製造的領域中，氮氣通常被認為是不反應 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4347S 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明) 性或非反應性。該非反應性氣氛可為純氮氣或其他非反 應性氣體，諸如惰性氣體（例如氬氣），或其可為非反應性 氣體的混合物。 本發明的惰性氣體回復退火在保護金屬氣化物鐵.電材 料（包含ABO型鈣鈦礦及疊層超晶格材料）的電子性質中 係相當有效β待別地是，實驗顯示該惰性氣體回復退火 處理對於回復由約略相當於一般計量配方SrBi2Ta209組 成的預製體溶液所製成之II層超晶格化合物中的希冀鐵 電性質係相當有效。 第5圖傑為示範晶圓的上視圖，根據本發明而被製造 於基板50G上的薄膜電容品596,59 8及600被放大表示於 其上。第6圖係為穿經線段6-6之第5圖的横剖面圖的一 部份（601),其舉例說明根據本發明所製造之薄膜電容器 裝置（600)。一個二氣化矽層604被形成於一矽晶基板602 上。一鈦黏著層616被形成於該二氧化矽層604上。由 鉑所製成之底部電極620接箸被濺鍍沈積於黏箸層616 上。層622為一鐵電薄膜，而層624代表鉑製的頂端電 極。 實例1 缌鉍鉋酸鹽電容器的電子性質在430 °C溫度的形成氣 體退火前及進行30分鐘後被研究β其次，該電容器傜以 使用純氮氣的惰性氣體回復退火處理在430 °C進行30分 鐘，且電子性質再次被量樹I。 該電容器俗由總鉍鉅酸鹽（SBT)預製體溶液（由 _ 1 8 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝—— (請先閱讀背面之注意事項t寫本頁) . 線 4347 A7 B7 五、發明說明（) K 〇 j u n d 〇 c h e * i c a 1 C ο I* ρ 〇 r a t i ο II所購得）所製造。該溶液包 含相當於計量配方SrBi2Ta2〇9的化學預製體數量。 --------------裝--- {請先閱讀背面之注意事項寫本頁) 0.2·〇1/1的預製體商業化溶液包含：鉍2-己酸乙酯、锶 2-E.酸乙酯以及飽2-己酸乙酯》包含叠層超晶格化,合物的 嫌霣罨容器傺以根據美國專利第5,434，102號（《&1:&1^1^) 所說明之方法的預製體溶液形成。 線 經濟部智慧財產局負工消费合作社印製 一组P型（100)矽晶圓基板602被氧化，而形成一層二 氣化矽604。一厚度範圍為1〇-20ηπι的鈦鈷附靥616係濺 鍍於基板上，然後具有厚度範菌為1〇〇-300ηίπ之底鉑電 極經退火歴3 0分艟，並於180°C的低真空中除水30分 鐘。該0 . 2莫耳SBT預製體溶液偽於沈積前以乙烯酸正 丁酷稀釋至0.12莫耳濃度。0.12某耳之SBT預製體渚液 的旋塗僳以1800rpni、30秒而被沈積於該底部電極620 上。其偽在16(TC、1分鐘並增加至26(TC、4分鐘而被 除水。旋塗與除水步驟的順序被重複。該塗佈傺使用快 速加熱退火（RTA,725 °C ,30秒，lOfTC/sec)而被結晶化。這 些步驟形成具有1 7 0 nm厚度的鐵霣薄膜6 2 2 β該晶圓及沈 積層係於80Q-C的氣氣或氮氣中進行6Q分鐘的第一道退 火。鉑披濺鍍沈稱，而製作具有1β〇-200ιιιη厚度範圍的 頂端電極層624。該鉑與锶铋鉅酸鹽層被研磨而形成該電 容器，並進行灰化，接箸在sotrc的氣氣或氮氣中進行 30分鐘的第二道退火。 在該電容器於氳氣中退火之前，五傾電容器（各具有 7854# m的面積 >的霣子性質皆被量測。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公1 ) 43475 Α7
經濟部智慧財產局員工消t合作社印製 五、發明說明（' 方） 接著在4 3 0 °C的周圍條件下於氲氣氮氣（氫氣5X)混合 物中，在該電容器上進行30分鐘的形成氣體退火（FGA)° 最後，在已進行FGA的電容器試件上進行惰性氣體回 復退火。這些試件係於51/m流速的®氣’在43Q°C退火 3 0分鐘。該殘留的棰性及矯頑場傺於三伏特被量測’且 該電流密度偽於〇至1D伏特之間被量測。 第7圖傺為在三伏特所量測的遲滞曲線，在形成氣體 退火前、在形成氣體退火於430 Τ進行30鐘後以及在氮 氣回復退火於430*C進行30分鐘後之鍵秘飽酸薄膜電容 器的搔性（>« C/ca2>被獪製成S場（fcV/ca〇的函數。第8_ 像為在形成氣體退火前、在形成氣體退火於430 ·(：進行 30分鐘後以及在氰氣回愎退火於430°C進行30分鐘後之 緦秘鉬酸鹽電容器的漏電流（A/cb2)對加電壓（V)的圃式。 基於第7圖中所載的量測結果|在形成氣體退火前， 被測試的試件在± 3伏待所量_的殘留棰性2PI*為19.06 AC/ci\在形成氣體退火後，極性降低至10.24# C/cai2。在純氮中的回復退火後，極性增加至18.11卢 C/cm2,其像為初始值的95L第8圖表示形成氣體退火 的結果將使得試驗電晶體中的漏電流增加約5的僳數。 然而，在氮氣回復退火後，該漏電流像相當於或甚至低 於原始試件β 實例2 在FG Α後之氮氣回復退火對電晶體晶Μ的電子特性的 影響係被研究。在43卩°(3, 30分鐘的形成氣體退火後， -20- 本紙張尺度適用中國困家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項 _ ^4 — 寫本頁) _ 丨線- 434 7 5 0 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明) 該汲極電流被量測為閘極電壓的函數。其次氮氣回復退 火在430°C被進行30分鐘，並進行柑同的電流對電壓量 測《第9圖傜為在形成氣體退火（FGA)後並接著在後缠的 Μ氣回復退火後，試驗電晶韹之汲極電流（I dl*ain ,單位 為安培）l〇g1〇被繪製成在三種相異總體電K Vbulk時的 V gate (單位為伏特）的函數的_式。第1〇圓係為在形成氣 體退火後並接著在後缠的氮氣回復退火後，試驗電晶體 之汲極電流（I dr^in，單位為安培）被繪製成在三種相異 總體電壓Vbulk時的V gate(單位為伏特）的函數。第7函及 第8圖偽表示所産生之電晶體的電子待性並無改變。 因此，實例1及2的結果表示惰性氣體回復退火將有 效地回復鐵電金靥氣化物薄膜的鐵電性質，並同時降低 對於矽基板表面狀態及CM0S/M0SFET元件的損傷。 本發明之方法可被單獨使用或結合其他方法、裝置及 希冀組成，以抑制或回復有害的氫氣劣化效應<·雖然本 發明希冀免除其他方法的需要，然而其仍可與其一道使 用，例如與氫氣阻障層。本發明之方法對於回復氫氣劣 化係相當有用，無論其如何産生。還原條件在積體電路 製造期間的許多環境中皆可能産生，卽使是晶圓的例行 性處理皆會造成氫氣劣化。因此，即使積體電路尚未進 行形成氣體退火，該惰性氣體回復退火仍有用。 一種允許曝露於氩氣並仍産生具有極佳電性的鐵電裝 置之用於製造鐵電積體電路的方法已被說明。應瞭解地 是，圖式中所示並於本專利說明書中所說明之特殊實例 -2 1 - (請先閱讀背面之注意事項再填寫本頁) Γ1 裝 "_ 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（π ) 係作為實例用，而不應被解釋為對於將被說明如下之申 諳專利範圍中的本發明的限制。此外，明顯地是，熟習 本技藝之人士可在不背離本發明之觀念的情況下，進行 多數種利用以及說明之待殊實例的改良。例如，既然積 體電路的惰性氣體回愎退火已顯然為該用於製造鐵電記 億體裝置之製程的重要部分t所以本方法可與其他製程 結合，而在所說明之方法上提供改變，其亦明顯地是， 在部分狀況中，所説明的步驟可以不同的順序進行；或 者相當的構造及製程可取代所說明的各値構造及製程。 總之，本發明被解釋為包含存在於和/或為製程、電子裝 置及所說明之電子裝置法所具有之値別與每個嶄新的特 徽以及嶄新的特徵組合。 (請先閱讀背面之注意事項φϊ?寫本頁) 經濟部智慧財產局員工消费合作社印製 符號說明 10 0··· 鐵 電 記 億 胞部分 10 2- 矽 基 板 104". 場 氣 化 物 區 10 6". 源 極 108"· 汲 極 區 110". 閘 電 極 112". 閘 絶 緣 層 113"· Η 0 S F ΕΤ開 鼷 114“· 中 間 介 電 層 116“· 黏 著 層 118 — 鐵 電 電 容 器 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4¾梢Θ A7 B7 五、發明說明（y) 經濟部智慧財產局員工消费合作社印製 12 0.. 底 部 電 極 12 2·. Kt* 鐵 電 薄 膜 12 4·· 頂 端 電 極 12 8.. 中 間 介 電 層 1 28A "開口 13 0.. 導 線 13 2.· 導 線 13 4.. 導 線 13 6.· 導 線 2 0 0 ·. 鐵 電 記 億 胞 部 分 2 0 4 ·· 場 氣 化 物 區 2 0 6 *. 源 極 區 2 0 8 - 汲 極 區 2 10» 閘 極 區 2 13.. H0 S FET 開 關 2 14- 中 間 介 電 層 2 18·· 電 容 tnr 2 2 0 ·· 底 部 電 極 2 2 2 .. 鐵 電 薄 膜 2 2 4 ·， 鐵 電 薄 膜 2 2 8 ·. 中 間 介 電 層 2 3 0 - 導 線 介 層 孔 2 3 1- 金 靥 化 電 路 連 接層 2 3 6 - 導 線 介 層 孔 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 43475 0 a7 B7 五、發明說明（一） 經濟部智慧財產局員工消費合作杜印製 3 0 0· •鐵 電 電 晶 體 部 分 3 0 2 · •基 板 3 0 6 * •源 極 區 3 0 8· .汲 極 區 3 2 1· .薄 膜 部 分 3 2 2 · .鐵 電 薄 膜 3 2 3 · .薄 膜 部 分 3 2 4 · •頂 端 電 極 層 4 12· •設 置 基 板 4 14* •形 成 開 關 4 16· .肜 成 絶 緣 層 4 18· .形 成 底 部 電 極 4 2 0 · ‘製 備 預 製 體 4 2 2- .施 加 鐵 電 薄 膜 4 2 4 · .處 理 鐵 電 薄 膜 4 2 6 · .將 鐵 電 薄 膜 退 火 4 2 8· .形 成 頂 Lrli 端 電 極 4 3 0- tin 兀 成 積 體 電 路 4 3 2 · .進 行 氣 退 火 (F6A ) 4 3 4· .進 行 惰 性 氣 體 回復退火 5 9 6. ‘薄 膜 電 容 器 裝 置 5 9 8. .薄 膜 電 容 器 裝 置 6 0 0 · •薄 膜 電 容 器 裝 置 6 0 1· •部 分 -24- --------------裝—— (請先閱讀背面之注意事項寫本頁) . 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 434^^0 A7 _B7 五、發明說明（Μ ) 層 板矽層極膜極 基化著電薄電 晶氧黏部電端 砂二鈦底鐵頂 2 4 6 0 2 4 0 0 1 2 2 2 P 開 充 填 (請先閱讀背面之注意事項*^寫本頁) 裝 訂· --線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 434750
    A8 B8 C8 D8 釗範園 第881 1 8944號「於惰性氣體中藉低溫退火以回復受氫損害 之鐵電物之電子性質」專利案 （90年2月修正） 1. 一種用於製造積體電路之方法（410),其傺包括形成具 鐵電金靥氣化物材料（1 2 2 , 2 2 2 , 3 2 2，6 2 2 )之薄膜的具體 電路部分（100 ,200, 300,601)之步驟；其特徴在於藉 由將該積體電路部分（1D0,2G0, 300 ,601)置於非反應性 氣氛中，在300至1000 °C的溫度範圍中歴一分鐘或更長 的時間，而進行惰性氣體回復退火（4 3 4 )。 2_如申請專利範圍第1項之方法，其恃徵更在於該鐵電 金屬氧化物材料包括ΑΒ0型的鐵電鈣鈦礦型材料。 3.如申諳專利範圍第2項之方法，其持擻更在於該鐵電 鈣鈦礦型材料包括由鉛結鈦酸鹽（” P Z T H )及鉛鑭誥鈦酸 鹽（__ P L Z T”）組成之族群中所選擇的材料。 (請先閱讀背面之注意事項再填寫本真) 括 第包 圍料 範材 利物 專化 請氣 申屬 如金 法 方 之 項 電 鐵 該 於 在 更 擻 待 其 格 晶 超 層 叠 IpST 鐵 組 鹽 酸 鈮 鉋 鉍0 及 鹽 酸 ,鉋 法,0 f锶 項 43括 第包 圍料 範材 利格 專晶 請超 申層 如« 在 更 擻 待 其 電 鐵 該 反 非 該 於 在 更 擞 特 其 法 材之 項 的 1 擇第 選圍 所範 中利 群專 族請 之申 成如 6 經濟部智慧財產局員工消費合作杜印製 擇 選 所 中 群 族 之 成 組 氣 氮 及 氣 氬 ' 氣 氪 由 括 包 氛。 氣體 性氣 應的 物 合 混 的 體 氣 法性 之,, 項¥ 1?痼 第數 圍複 範括 利包 專氛 請氣 申性 如應 反 非 該 於 在 更 戲 特 其 至 法 方34 之3 項火 一 退 任復 中回 項體 〜氣 性 第惰 圍該 3 範行U 利進火 專在退 請於體 申在氣 如更成 8 驟 步 歡 待 其 形 t7 進 先 前 之 本紙張尺度適用中國國家標準（CNS ) A4况格（2丨0X297公釐） A8 B8 C8 D8 434750 六、申請專利範圍 S .如申請專利範圍第8項之方法，其持歡更在於該形成 氣體退火（432),偽在3Q0至lOOtTC的溫度範圍中進行 歴一分鐘至二小時。 10. 如申請專利範圍第9項之方法，其恃歡更在於該ff性 氣體回復退火（434)在與進行該形成氣體退火（432)約 略相同的溫度與時間下進行。 11. 如申請專利範圍第9項之方法，其待擻更在於形成氣 體退火（4 3 2 )偽於4 0 α至4 5 Q °C的溫度範圍中進行歷約 30分鐘，而該惰性氣體回復退火（434)係於400至450 1的溫度範圍中進行歴約30分鐘。 請 閱 讀 之 注 意 事 項 再 填 本 I 經濟部智慧財產局員工消費合作社印製 本紙浪尺度適用中國國家標準（CNS ) A4規格（nOXM7公釐）
TW088118944A 1998-11-13 1999-11-01 Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas TW434750B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/191,634 US6322849B2 (en) 1998-11-13 1998-11-13 Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas

Publications (1)

Publication Number Publication Date
TW434750B true TW434750B (en) 2001-05-16

Family

ID=22706277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118944A TW434750B (en) 1998-11-13 1999-11-01 Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas

Country Status (7)

Country Link
US (1) US6322849B2 (zh)
EP (1) EP1133787A1 (zh)
JP (1) JP2002530862A (zh)
KR (1) KR100553230B1 (zh)
CN (1) CN1169194C (zh)
TW (1) TW434750B (zh)
WO (1) WO2000030161A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696293B (zh) * 2012-01-26 2020-06-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
TW456027B (en) * 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
DE10008617A1 (de) * 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP3623427B2 (ja) * 2000-04-21 2005-02-23 Ｎｅｃエレクトロニクス株式会社 強誘電体容量を有する半導体装置の製造方法
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP3526266B2 (ja) * 2000-10-12 2004-05-10 沖電気工業株式会社 フォトレジスト現像ノズル、フォトレジスト現像装置、およびフォトレジスト現像方法
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
WO2003100824A2 (en) * 2002-05-28 2003-12-04 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
JP3833580B2 (ja) * 2002-06-20 2006-10-11 富士通株式会社 半導体装置の製造方法
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
KR100715860B1 (ko) * 2005-03-08 2007-05-11 광주과학기술원 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법
US8318986B2 (en) * 2008-09-25 2012-11-27 Albemarle Corporation Methods for improving syngas-to-alcohol catalyst activity and selectivity
WO2023108611A1 (zh) * 2021-12-17 2023-06-22 华为技术有限公司 一种退火装置及退火方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057463A (en) 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5166095A (en) 1990-12-14 1992-11-24 Samsung Semiconductor, Inc. Low contact resistance process
EP0616726B1 (en) * 1991-12-13 2001-06-06 Symetrix Corporation Layered superlattice material applications
US5525528A (en) 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
JP3119997B2 (ja) * 1994-06-21 2000-12-25 松下電子工業株式会社 半導体装置の製造方法
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696293B (zh) * 2012-01-26 2020-06-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US11081502B2 (en) 2012-01-26 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11682677B2 (en) 2012-01-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN1326589A (zh) 2001-12-12
EP1133787A1 (en) 2001-09-19
US6322849B2 (en) 2001-11-27
CN1169194C (zh) 2004-09-29
JP2002530862A (ja) 2002-09-17
WO2000030161A1 (en) 2000-05-25
US20010002273A1 (en) 2001-05-31
KR100553230B1 (ko) 2006-02-22
KR20010081004A (ko) 2001-08-25

Similar Documents

Publication Publication Date Title
TW434750B (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
TW441129B (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
KR100275726B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
EP1449241A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
US6743643B2 (en) Stacked memory cell having diffusion barriers
US6326315B1 (en) Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
CN107452742A (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
TW436864B (en) Reduced degradation of metal oxide ceramic due to diffusion of a mobil specie therefrom
TW201145389A (en) Fortification of charge-storing material in high-k dielectric environments and resulting apparatuses
WO2004049441A2 (en) Low thermal budget fabrication of ferroelectric memory using rtp
KR19990083292A (ko) 강유전체집적회로의제조방법
JP2000164815A (ja) 集積回路及びその製造方法
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6713799B2 (en) Electrodes for ferroelectric components
US6582972B1 (en) Low temperature oxidizing method of making a layered superlattice material
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
KR20010051466A (ko) 전자 박막 재료, 유전체 캐패시터, 및 비휘발성 메모리
JPH11204734A (ja) 電極、キャパシタおよびメモリならびにそれらの製造方法
KR100683394B1 (ko) 강유전체 메모리의 커패시터 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees