CN1326589A - 氢损坏的铁电薄膜的惰性气体恢复性退火 - Google Patents

氢损坏的铁电薄膜的惰性气体恢复性退火 Download PDF

Info

Publication number
CN1326589A
CN1326589A CN99813279A CN99813279A CN1326589A CN 1326589 A CN1326589 A CN 1326589A CN 99813279 A CN99813279 A CN 99813279A CN 99813279 A CN99813279 A CN 99813279A CN 1326589 A CN1326589 A CN 1326589A
Authority
CN
China
Prior art keywords
gas
annealing
ferroelectric
further characterized
inert gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99813279A
Other languages
English (en)
Other versions
CN1169194C (zh
Inventor
维克拉姆·乔希
纳拉杨·索拉亚鹏
瓦尔特·哈特纳
京特·申德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingfeiniang Technology Co Ltd
Symetrix Corp
Original Assignee
Yingfeiniang Technology Co Ltd
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingfeiniang Technology Co Ltd, Symetrix Corp filed Critical Yingfeiniang Technology Co Ltd
Publication of CN1326589A publication Critical patent/CN1326589A/zh
Application granted granted Critical
Publication of CN1169194C publication Critical patent/CN1169194C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种集成电路,包含金属氧化物薄膜(100,200,300,601)。进行恢复性退火以抵消由氢引起的铁电性能的降低。惰性气体恢复性退火处理在惰性气体氮、氩或者其它类似气体气氛中进行,其温度范围为300℃~1000℃,持续时间从一分钟到两个小时。金属氧化物薄膜包含钙钛矿物质如PZT(钛酸铅锆)或者最好是分层超点阵材料象SBT(钽酸锶铋)或SBTN(铌酸钽锶铋)。如果集成电路制造步骤包括成形-气体退火步骤432,那么惰性气体恢复性退火434在成形-气体退火432之后进行,并且最好与成形-气体退火处理的温度范围和持续时间相同。惰性气体恢复性退火处理避免了氧恢复性退火,并且它使得传统的富氢等离子体工艺和成形-气体退火处理能够继续使用,而没有铁电薄膜永久性损坏的危险。

Description

氢损坏的铁电薄膜的惰性气体恢复性退火
                  发明背景
1.发明领域
本发明涉及一种制造铁电物质集成电路的方法,这种集成电路减少或者消除了由于暴露于氢环境下而导致的电子性能的降低。
2.现有技术的问题
用于非易失性的集成电路存储器的铁电化合物有着非常优良的特性。参见授予Miller的第5,046,043A号美国专利,当铁电元件具有以下所期望的电子性能时,即残余极化高、矫顽场良好、抗疲劳性能高、以及泄漏电流低,则这种铁电元件,如电容器,对一个非易失性存储器来说是很有用的。含铅的ABO3型铁电氧化物材料如:PZT(钛酸铅锆)和PLZT(钛酸铅镧锆)已经被研究,以便实际应用于集成电路。分层的超点阵氧化物也已经被研究应用于集成电路。见授予Watanabe的第5,434,102号美国专利,其讲述的分层超点阵材料在铁电存储器中展示的特性超过了PZT和PLZT化合物几个数量级。目前,含有铁电物质成分的集成电路器件正在被生产。然而,在制造存储器的过程中存在一个去氢(hydrogen degradation)的问题,这个问题阻碍了铁电存储器和其它使用了具有所需电子特性的ABO3型氧化物或者分层超点阵材料混合物的集成电路器件在商业数量上的节约化生产。
在集成电路中一个典型的铁电存储器包含一个半导体基片和一个与铁电元件(通常是铁电电容器)有电接触的金属氧化物半导体场效应晶体管(MOSFET)。铁电电容器通常包含一个铁电薄膜,位于第一个或者底层电极与第二个或者顶层电极之间,电极通常含有铂。在制造电路的过程中,金属氧化物半导体场效应晶体管(MOSFET)会遇到造成硅基片缺陷的条件。例如:互补金属氧化物半导体/金属氧化物半导体场效应晶体管(CMOS/MOSFET)的制造工艺通常包括高能步骤,如:离子蚀刻(ion-mill)和等离子体刻蚀。在相当高的温度下(通常在500℃—900℃之间),对铁电薄膜进行结晶化的热处理,也会引起缺陷。结果,在单晶结构的半导体硅基片上产生了大量缺陷,从而导致了金属氧化物半导体场效应晶体管的电子特性的恶化。
为了恢复金属氧化物半导体场效应晶体管/互补金属氧化物半导体的硅件能,制造工艺通常包括一个成形-气体(forming-gas)退火或者氢退火(FGA)的步骤,其中,象悬空键之类的缺陷可以通过利用氢的还原性能来消除。已经发展了各种技术来实现氢退火的目的,如:在周围环境条件下的H2气热处理。通常氢气处理在350℃~550℃之间进行,更好的是在400-450℃之间进行大约30分钟的处理。此外,互补金属氧化物半导体/金属氧化物半导体场效应晶体管的制造工艺还需要其它制造步骤,这些步骤通常是在高温下进行,并且把集成电路暴露于氢气气氛中,如:用富氢等离子化学气相沉积(CVD)工艺来沉积金属和电介质,用硅烷或者四乙基原硅酸盐(TEOS)源来生长二氧化硅,以及使用氢和氢等离子体进行蚀刻的步骤。在涉及氢的步骤中,氢从顶部电极和电容器扩散进入铁电薄膜,并且使铁电物质材料中所含的氧化物还原。所吸收的氢还可以通过使金属氧化物还原来使铁电薄膜的表面金属化。这些作用的结果降低了电容器的电子性能。这个问题在含有分层超点阵化合物材料的铁电存储器里更加突出,这是因为这些氧化物混合物非常复杂,并且容易因氢还原而减少,在FGA(成形-气体退火)过程后,铁电物质的残余极化非常低,因而不再适合用来存储信息。此外,泄漏电流也有所增加。
在本技术领域,已经报导了好几种在铁电氧化物材料中抑制或者抵消因氢引起的电子性能降低的方法。在高温(800℃)下进行大约一个小时的氧退火处理实际上可以完全恢复由于氢处理引起的铁电物质性能的降低。但高温氧退火本身也可能在硅晶体结构中引起缺陷,并且,它可能抵消前面任意一个成形-气体退火处理在互补金属氧化物半导体特性上的正面影响。特殊的金属化层和阻碍扩散层已经试用于减小氢的影响,这种氢的影响产生于高能处理步骤和成形-气体退火步骤中。典型的金属化方案涉及到一种在高于400℃的有氧环境中容易氧化的材料的使用。铝是主要的金属化材料,其熔点低,并且不能承受450℃以上的温度。具有阻碍氢扩散层的铁电材料的密封事实上不是完全有效的,并且它需要复杂的工艺方案,包括沉积和去除阻挡材料。
因此,人们希望找到制造铁电集成电路的一种方法,这种方法能够消除由含氢处理步骤造成的电子性能的降低,但同时不在传统的互补金属氧化物半导体处理中进行本质上的改变,或者不引入复杂的加工方案,如不引入具有氢扩散阻挡层的铁电材料的密封工艺。
3.解决方案
本发明提供了一种制造集成电路中的铁电元件的方法,这种方法消除了在铁电氧化物材料中氢的有害影响,避免了复杂的和昂贵的方案的引入,同时也避开了达不到预期目的的氧退火。通过取消高温O2恢复性退火步骤和其它复杂的处理步骤,如:取消具有扩散阻挡层的铁电物质的密封步骤(前面所述的用于使氢降低(hydrogen degradation)最小的基本步骤),本发明的方法能够使FeRAM制造者继续使用传统的富氢等离子体工艺和成形-气体退火(为了表面状态处理),同时又没有对铁电元件造成永久性损伤的危险。
本发明的主要特征是进行惰性气体的恢复性退火处理,以便消除氢降低的影响,从而恢复铁电元件所需的电子性能和铁电性能。惰性气体恢复性退火更适宜用于氢等离子体处理、成形-气体退火步骤、以及其它在集成电路形成过程中导致还原性条件的高能步骤。
用于惰性气体恢复性退火的气体可以是任意相对惰性的气体,如:氮气和惰性气体,特别是氩气和氦气。纯的化学上的惰性气体或者不起化学反应的气体的混合物都可以使用。通常用氩气和氦气惰性气体进行恢复性退火。
本发明的另一个特特征是铁电元件由金属氧化物组成。金属氧化物材料可以是ABO3型钙钛矿化合物,如:PZT(钛酸铅锆)和PLZT(钛酸铅镧锆);最好是分层超点阵铁电材料,如:钽酸锶铋(SBT)或者铌酸锶铋钽(SBTN)。
惰性气体恢复性退火最好在300℃~1000℃的温度范围内进行一分钟或者更长时间。如果集成电路制造过程包括成形-气体退火,则成形-气体退火通常在300℃~1000℃的温度范围内进行一分钟到两个小时。如果集成电路制造过程包括成形-气体退火,则惰性气体退火最好和成形-气体退火工艺的温度范围和时间期限相同。实验结果已经证明如果成形-气体退火在400℃~450℃范围进行大约30分钟,同时当惰性气体退火也在400℃~450℃范围进行大约30分钟,则铁电元件的铁电性能和电子性能几乎完全恢复。
本发明的方法最好包括三种退火:用于形成铁电材料的铁电退火;成形-气体退火;以及在惰性气体气氛中的恢复性退火。最好是,三次退火按照上述给定的顺序进行。
本发明的许多其它特征、目的和优点将通过下面结合附图的描述逐渐变得清晰。
附图的简要说明
图1是利用本发明的方法制造的集成电路的一部分的剖面图,它展示了一个非易失性铁电存储器单元,其中,电容器横向偏离开关;
图2是利用本发明的方法制造的集成电路的一部分的剖面示意图,它展示了一个堆栈式非易失性铁电存储器单元,其中,电容器位于开关上面;
图3是利用本发明的方法制造的集成电路的一部分的横截面示意图,它展示了一个铁电材料晶体管;
图4是按照本发明的最佳实施例制造非易失性铁电存储器的方法的流程图:
图5是一个示例性晶片的顶视图,在晶片上面示出的是根据本发明制造的薄膜电容器的放大图;
图6是图5中沿线6-6线切开的剖面的一部分,示意性地说明根据本发明制造的薄膜电容器元件;
图7是钽酸锶铋薄膜电容器在3伏特电压下测定的磁滞曲线,图中,极化强度(μC/cm2)是电场(kv/cm)的函数,三条磁滞曲线分别是在成形-气体退火前、在430℃进行30分钟成形-气体退火后、以及在430℃进行30分钟N2气恢复性退火后测定的。
图8是钽酸锶铋电容器在实用电压下与之相对应的泄漏电流(A/cm2)的曲线图,三条曲线分别是在成形-气体退火前、在430℃进行30分钟成形-气体退火后、以及在430℃进行30分钟N2气恢复性退火后测定的。
图9示出了试验晶体管的漏电流1drain(安培)的常用对数与三种不同容积电压Vbulk(伏特)对应的栅电压Vgate(伏特)的函数关系图,曲线是在成形-气体处理过程(FGA)后以及在随后的N2气恢复性退火处理过程后测定的。
图10示出了试验晶体管的漏电流1drain(安培)与三种不同容积电压Vbulk(伏特)对应的栅电压Vgate(伏特)的函数关系图,曲线是在成形-气体工艺(FGA)后以及在随后的N2气恢复性退火工艺后测定的。
                最佳实施例的详细说明1.概述
应该理解:图1-3、5-6所示的铁电材料集成电路器件不是指实际的集成电路器件中任意特殊部分的实际平面图和剖面图,这些层是不规则的,并且厚度可以有不同的比例。实际元件中的这些不同的层是弯曲的并且具有重叠边缘。这些图只是理想化示意图,它们可以比别的可能的方式更清楚、更全面地描述本发明的方法。此外,这些图仅仅表示采用本发明的方法制造的无数种铁电器件中的一种。图1描述了一种具有开关的铁电存储器,这个开关采用与铁电电容器电接触的场效应晶体管的形式。图2描述了一个具有堆栈式铁电电容器的铁电存储器,电容器通过插头与开关部件的下部相连接。但仍然希望使用本发明的方法制造一个铁电材料的场效应晶体管,其中,铁电部件如图3所示与开关元件连在一起。这种铁电材料场效应晶体管在授予McMillan的第5,523,964号美国专利中有所描述。同样的,其它使用本发明的方法制造的集成电路也可包括其它部件及材料的合成物。
图1示出了非易失性铁电存储器单元部分(100)的一个实施例,它可根据本发明的方法来制造。制造集成电路的一般步骤包括制造金属氧化物半导体场效应晶体管和在本技术领域公知的铁电电容器部件,这种铁电电容器还在许多文献中有记载,如授予Yoshimori的第5,561,307号美国专利。因此,图1所示电路的部件将在这里简单识别一下。
在图1中,场氧化区104在硅基片102的表面上形成,源区106和漏区108在硅基片102内分别各自形成。栅绝缘层112在硅基片102上的源区106和漏区108之间形成。更进一步地,栅电极110在栅绝缘层112上形成。源区106、漏区108、栅绝缘层112以及栅电极110一起形成一个金属氧化物半导体场效应晶体管开关113。
由硼掺杂磷硅酸盐玻璃(BPSG)组成的中间层介电层(ILD)114在基片102和场氧化区104上形成。粘结层116在ILD 114的一部分上形成,然后铁电薄膜电容器118在粘结层116上形成。例如:粘结层116由钛制成,最好是具有200nm的厚度。
铁电电容器118最好是在传统晶片140上形成,晶片140可以由硅、砷化镓或者其它半导体组成,或者由绝缘体如:氧化硅、玻璃或者氧化镁(MgO)组成。铁电电容器的底部和顶部电极通常都含有铂。底部电极最好含有未氧化的惰性金属如:铂、钯、银和金。除了惰性金属,铁电存储器的电极也可以使用铝、铝合金、硅铝、镍铝、镍合金、铜合金以及铜铝等。粘结层如钛等增强了电极与电路中临近的上层或下层之间的粘结。
在图1中,铁电电容器118由一个200nm厚的铂制底部电极120、一个在底部电极120上形成的铁电薄膜122、以及在铁电薄膜122上形成的200nm厚的铂制顶部电极124组成。铁电薄膜122的组成和结构将在下面进行详细讨论。
第二个中间层介电层(ILD)128在ILD 114上形成,它是由无掺杂硅玻璃(NSG)制成的。磷硅酸盐玻璃(PSG)薄膜或者BPSG薄膜也可以用于ILD 128。通孔(opening)114A选择性地穿过ILD 114和ILD 128,使源区106和栅区108露出。形成源电极配线(wiring)130和漏极配线132,使它们填充通孔114A。另外一些通孔128A选择性地穿过ILD 128,使顶部电极124和底部电极120露出。形成顶部电极配线134和底部电极配线124,使它们填充这些通孔128A。漏极配线132与顶部电极配线134电连接。配线130、132、134和136中的每一个都是由约3000埃厚度的Al-Si形成的。
图2是剖面图,示出了非易失性铁电存储器单元部分(200)的另一个实施例,它可以按照本发明的方法制造。图2中的存储器是一个堆栈式非易失性铁电存储器单元,其中的电容器位于开关的上面。图2描述了场氧化物区204、源区206、漏区208和栅区210以及形成的金属氧化物半导体场效应晶体管开关213。源区206经由230通过配线与金属化的线路连接层相连接。漏区208经由236通过配线、穿过ILD 214连接到底部电极220上。铁电薄膜222位于底部电极220之上,同时顶部电极224在薄膜222的上面。在集成电路的布线图形形成后,层220、222和224形成了被ILD228掩盖着的电容器218。
图3是剖面图,示意性地表示非易失性铁电晶体管部分(300),它可以根据本发明所提供的方法制造。源区306和漏区308位于硅半导体基片302内。铁电薄膜322位于基片302之上。薄膜322的一部分321与源区306相接,并且薄膜322的一部分323与漏区308相接。顶部电极层324与集成电路的其余部分电接触。
铁电薄膜122、222、322的合成物(compositions)组成可以从一组适当的铁电材料中选取,包括(但不限于)ABO3型钙钛矿,如:钛酸盐(例如:BaTiO3、SrTiO3、PbTiO3(PT)、(PbLa)(ZrTi)O3(PLZT)、Pb(ZrTi)O3(PZT))或者铌酸盐(例如KNbO3),最好是分层超点阵材料。
1996年5月21日公告的第5,519,234号美国专利公开了分层超点阵化合物如钽酸锶铋(SBT),在铁电应用方面,这些材料与前面所提到的最佳材料相比有着更优异的性能,并且有着高的介电常数和低的泄漏电流。1995年7月18日公告的第5,434,102号美国专利和1995年11月21日公告的第5,468,684号美国专利描述了如何把这些材料组合成为实用的集成电路的方法。铁电分层超点阵材料,象金属氧化物SrBi2Ta2O9(SBT)和SrBi2(Ta1-xNbx)2O9(SBTN)(其中0≤x≤1)当前正在被开发成为在非易失性存储器(FeRAM)应用中的电介质电容器。
分层超点阵材料通常可以总结为下列通式:(1)Alw1 +a1A2w2 +a2…Aj3wj +ajS1x1 +s1S2x2 +s2…Skxk +skB1y1 +b1B2y1 +b2…Blyl +blQz -q
这里A1、A2…Aj代表在钙钛矿类结构中A位置的元素,它可以是例如锶、钙、钡、铋、铅等元素;S1,S2…Sk代表形成超点阵的元素,通常是铋,但也可能是如钇、钪、镧、锑、铬、铊或者其它+3价的元素;B1,B2…Bl表示在钙钛矿类结构中B位置的元素,它可以是如钽、钛、铪、钨、铌、锆或者其它元素;以及Q代表一个阴离子,它通常是氧,但也可是其它元素如氟、氯,或者是这些元素的混合,如氟氧化物、氯氧化物等。通式(1)中的上标表示各个元素的化合价。例如,如果Q是氧元素O,则q是2。下标指出了在1摩尔化合物中该物质的摩尔数,或者按单元说的话,平均在一个单位的单元中元素的原子数。下标可以是整数也可以是小数。也就是说,通式(1)包括了一个单元中所有的晶体材料是多种多样的情况,如在SrBi2(Ta0.75N0.25)2O9中,平均来说,B位置的75%被钽原子占据,25%被铌原子占据。如果在化合物中只有一个A位置元素,则它就被表示为A1部分,而w2…wj都等于零。如果在化合物中只有一个B位置元素,则它就被表示为B1部分,而y2…y1都等于零,而且对于超点阵形成元素来说,情况也是同样的。虽然由于本发明适用的一种情况就是每个位置和超点阵形成元素包含有多个元素,通式(1)被写成了更通用的形式,但通常情况是有一个A位置元素,一个超点阵形成元素及一个或两个B位置元素。Z的值可以从等式(2)中得出:(2)(a1w1+a2w2…+ajwj)+(s1*1+s2*2…+sk*k)+(b1y1+b2y2…+blyl)=qz
通式(1)包括在1996年5月21日公告的第5,519,234号美国专利中讨论的所有3种Smolenskii型化合物。分层超点阵材料不包括适合于通式(1)的全部材料,而仅仅是那些能够自发地形成具有明显交替层晶体结构的材料。
“化合物”一词精确地指出了一个均匀物质,其中,同样的分子都由相同的成分组成,具有相同的结构。术语“材料”可以由不同结构的分子组成。例如:分层超点阵材料铌酸锶铋钽由互相连接地晶格组成,其中,两类不同的原子钽和铌占据晶体结构中的各个B位置。然而,事实上,术语“分层超点阵材料”、“分层超点阵化合物”和“分层超点阵材料化合物”在本说明书中是可以相互替换的,并且它们的意思在上下文中很清楚。
“基片”一词表示下面的晶片102,集成电路形成于其上,“基片”一词还表示任意沉积薄膜层的物体,如BPSG层114。在本说明书中,“基片”一词将表示可以在其上施加想要的层的物体;例如,当我们讨论底部电极如120时,则基片包括层116和层114,在其上形成电极120。
这里所用的术语“薄膜”与集成电路技术中所用的术语“薄膜”一样。通常它表示一个厚度小于1微米的膜层。在本说明书中,所有实例中的薄膜是指厚度小于0.5微米的膜层。铁电薄膜122最好是20nm~300nm厚,更理想的是120nm~250nm厚。集成电路中的这些薄膜不应该与宏观电容器技术中的分层电容器相混淆,宏观电容器技术中的分层电容器是通过完全不同的工艺形成的,与集成电路技术是不同的。
术语“化学计量的”在这里可以用于一种材料的固体薄膜如分层超点阵材料,也可用于形成一种材料的前体。当它用于固体薄膜时,它是指一个通式,该通式表示在最终的实际薄膜中各元素的实际相关量。当用于前体时,它表示在前体中金属的摩尔比例。虽然在实际例子中室温时晶体中总存在一些缺陷,但一个“平衡的”化学计量式是这样一个化学计量式,其中每个元素都刚好能够形成材料的完整晶体结构,并且晶体点阵中的所有位置都被占据。例如,SrBi2(TaNb)O9和SrBi2(Ta1.44Nb0.56)O9都是平衡的。相反,铌酸锶铋钽的前体(其中的锶、铋、钽、铌的摩尔比例分别是1、2.18、1.44和0.56),被表示为非平衡的“化学计量式”SrBi2.18(Ta1.44Nb0.56)O9,因为它的铋超过了形成一个完整晶体材料所需的含量。在本说明书中,金属性元素的“过”量意味着它的量已大大超过了为键合其它金属形成理想材料所需要的量,这里,理想材料是指所有原子位置都被占据,并且没有任何多余的原子。然而,正如本技术领域所公知的那样,氧化铋是高度不稳定的,并且根据本发明制造电子元件时使用大量的热,依照本发明方法制造的固体铁电层122、222、322中的铋的摩尔比例通常都小于前体化学计量式中的量。然而,依照本发明的方法制造的固体铁电层122、222、322中的锶、钽、铌的摩尔比例却非常接近或者相等于前体化学计量式中所给的量。见授予Watanabe等人的第5,434,102号美国专利。
从本技术领域中还知道,由具有含量超过化学计量式中的量的超点阵组成元素或者B位置元素的前体制造的分层超点阵材料,与由金属量保持相应化学计量比的前体制成的分层超点阵材料相比,前者具有更强的抵抗氢降低的能力。例如,在前体中至少一种金属(如铋、铌)的量超过或者高于平衡化学计量式中的量时,就会抑制氢降低。
图4是流程图,表示程序410中的制造步骤,程序410包括本发明的制造铁电存储器的方法。在步骤412中,提供一个半导体基片,在其上进行步骤414而形成开关。开关通常是一个金属氧化物半导体场效应晶体管。在步骤416中,形成一个绝缘层分开开关部件与即将形成的铁电材料部件。在步骤418中,制作底部电极。电极最好是由铂制成,并且是通过溅射沉积形成一个大约200nm厚的层。在最佳方法中,大约20nm厚的由钛或者氮化钛制成的粘结层将在沉积电极前形成。在步骤422中,铁电薄膜被加到底部电极上。在理想方法中,铁电薄膜包含分层超点阵材料。MOCVD(金属氧化物气相沉积)方法是形成这层薄膜的理想方法。还可以用液相沉积技术来涂敷铁电薄膜,如旋涂或者在第5,456,945号美国专利中所描述的喷雾沉积方法。在步骤420中,制备分层超点阵材料的化学前体,这种分层超点阵材料是形成铁电薄膜所需的。通常,前体溶液是由含有化学前体化合物的商用溶液制备的。最佳实施例使用的前体溶液中的锶、铋、钽的相关摩尔比例接近于化学计量式SrBi2Ta2O9的摩尔比例。另一个可供选择的最佳实施例使用的前体溶液中的锶、铋、钽、铌的相关摩尔比例接近于化学计量式SrBi2(Ta1-xNbx)2O9的摩尔比例,其中,x约为0.5。在步骤420中最好对供给的商用溶液的不同前体的浓度加以调制,使之适应特殊的制造条件和操作条件。例如,制造分层超点阵薄膜的商用溶液中的各元素的化学计量可能是SrBi2.18(Ta1.44Nb0.56)O9。它可能是合适的,然而,在这种溶液中添加额外的铌或铋将会产生额外的氧化物,这种氧化物将会保护铁电化合物,使其在氢退火时避免性能降低。涂敷步骤422后面最好接处理步骤424,在液相沉积的情况下,步骤424最好包括一个干燥的步骤,在高温下进行结晶的子步骤,例如快速热处理(RTP),也可以包括在步骤422之中或之后进行的紫外线辐射处理。例如,在典型的旋涂过程中,可能涂敷前体的涂层并且烘干。涂敷和处理步骤422和424可以重复几次。在步骤426中,处理过的薄膜接着在氧气中退火,以形成铁电薄膜。在步骤422-426之后,在步骤428中,形成顶部电极。步骤428和其它步骤一般包括高能材料沉积和制作布线图形的子步骤,如:靶溅射、离子蚀刻或反应离子侵蚀法(RIE)蚀刻以及抛光(ashing)等。
一般在步骤430形成完整的电路,步骤430可以包括许多分步骤,如ILD的沉积、制作布线图形、蚀刻(milling)、以及淀积配线层。
在步骤432中,选择工件进行氢退火的温度和时间,以便很好地消除由于氧热处理和其它高能处理步骤而在硅基片上产生的缺陷。氢气退火最好在环境条件下,与成形-气体退火一起进行,成形-气体采用氢气混合物(含1-5%H2气的N2气),因为这与其它方法相比较更简单易行。成形-气体退火最好在400-450℃的温度下进行大约30分钟。
在步骤434中,进行本发明中的惰性气体退火,以便恢复铁电材料部件的电子性能,部件的电子性能降低是由于氢退火处理和其它处理步骤导致氢化或者还原而引起的。在300℃~1000℃进行1分钟到两个小时的惰性气体恢复性退火有效地抑制了铁电部件由于还原而引起的电子性能的降低。惰性气体退火的有利影响一般随着退火温度的升高而增加,随着退火时间的延长而增加。集成电路的惰性气体恢复性退火最好是在不起化学反应的气氛下进行,其温度最好与成形-气体退火的温度相近,并且与成形-气体退火的处理时间也接近。因此,在工艺过程410的惰性气退火步骤434中,集成电路部分被置于惰性气体气氛中,在400℃—450℃温度范围内大约处理30分钟。
在集成电路制造领域,氮气一般被认为是不反应的或者是惰性的。惰性气体气氛可以是纯氮或者其它惰性气体,如:稀有气体氩等,或者是惰性气体的混合物。
本发明中的惰性气体恢复性退火在保护金属氧化物铁电材料的电子性能方面是有效的,这种金属氧化物铁电材料包括ABO3型钙钛矿和分层超点阵材料。特别是,在实验中已经证明,惰性气体恢复性退火处理在恢复分层超点阵化合物的所需的铁电性能方面是有效的,这种分层超点阵化合物是由与普通化学计量式SrBi2Ta2O9成分相近的前体溶液制成。
图5是放大的顶视图,示意性的表示一个晶片,在图中薄膜电容器596,598和600根据本发明而制作在基片500上。图6是图5中沿线6-6剖视的一部分(601),此图示出了根据本发明制造的一个薄膜电容器元件(600)。二氧化硅层604形成于硅晶体基片602上。钛粘结层616形成于二氧化硅层604之上。然后,由铂制成的底部电极620溅射沉积于粘结层616之上。层622是一个铁电薄膜,层624表示一个由铂制成的顶部电极。
例1
研究钽酸锶铋电容器在430℃时进行30分钟成形-气体退火前后的电性能。然后,用氮气在430℃时对电容器进行30分钟的惰性气体恢复性退火处理,并且再次测试电性能。
电容器是由Kojundo化学公司的商用钽酸锶铋(SBT)前体溶液制造的。溶液中的化学前体的量对应于化学计量式SrBi2Ta2O9。0.2mol/l的前体溶液含有:2-乙基己酸铋、2-乙基己酸锶、以及2-乙基己酸钽。铁电电容器包含由前体溶液制造的分层超点阵化合物,其制造方法通常采用授予Watanabe的第5,434,102号美国专利所描述的方法。
一组P型100硅晶片基片602通过氧化形成二氧化硅层604。厚度在10~20nm范围的钛粘结层616溅射在基片之上,然后厚度在100-300nm之间的底部电极620溅射沉积在粘结层616之上。它们在氧气中退火30分钟,并且在低真空条件下以180℃脱水30分钟。在沉积前,用n-丁基醋酸盐将浓度为0.2M的SBT前体溶液稀释成0.12M。在底部电极620上,以1800rpm的速度将0.12M的SBT前体溶液进行旋转涂敷,并持续30秒,形成旋涂层。然后在160℃的温度下脱水一分钟,升高至260℃脱水4分钟。然后按次序重复旋涂和脱水步骤。利用快速热退火(RTA 725℃,30秒,100℃/秒)将涂层进行结晶化处理。通过上述步骤形成了一个170nm厚的铁电薄膜622。在800℃时,在氧气或氮气中,对晶片和沉积层进行第一次退火,时间为60分钟。然后溅射沉积铂而制作顶部电极层624,其厚度在100-200nm的范围内。铂和钽酸锶铋层被蚀刻(milled),以形成电容器,然后进行抛光,接着在氧气或氮气中进行第二次退火,退火温度为800 ℃、时间为30分钟。
电容器在氢气中进行退火之前,测量五个电容器(每个电容器的面积为7854μm2)的电子性能。
然后,电容器在H2-N2(H25%)混合气体中进行成形-气体退火(FGA),其处理条件为:温度430℃、时间30分钟。
最后,对已进行过FGA处理的电容器样品进行惰性气体恢复性退火处理。样品在流量为51/m的纯氮气中进行退火,其温度为430℃、时间为30分钟。在3伏特电压下,测试了电容器的残余极化和矫顽磁场,还在0-10伏特之间测量电流强度。
图7是在3伏特电压下测量的磁滞曲线,其中极化强度(μC/cm2)被绘制成电场强度(KV/cm)的函数,三条磁滞曲线分别是钽酸锶铋电容器在成形-气体退火前、在430℃进行30分钟成形-气体退火后、以及在430℃进行30分钟N2 气恢复性退火后进行测量的结果。图8是钽酸锶铋电容器所加的电压(V)与该电压下的泄漏电流(A/cm2)的对应曲线,同样,三条曲线也是分别在成形-气体退火前、在430℃进行30分钟成形-气体退火后、以及在430℃进行30分钟N2气恢复性退火后进行测量的结果。
根据图7所示的测量结果,在成形-气体退火之前,试验样品在±3V电压下测出有残余极化强度2Pr为19.06μC/cm2。在成形-气体退火后,极化强度降低到10.24μC/cm2。在纯氮气中进行恢复性退火后,极化强度增加到18.11μC/cm2,这是初始值的95%。图8表示由于成形-气体退火的缘故,试验晶体管的泄漏电流增加了大约五倍。然而,在氮气恢复性退火之后,泄漏电流等于甚至低于初始样品中的泄漏电流。
例2
本例研究了在FGA处理后,进行氮气恢复性退火处理对于晶体管芯片电子性能的影响。在430℃进行30分钟成形-气体退火后,以栅电压作为变量测量漏极电流。然后在430℃进行了30分钟的氮气恢复性退火处理后,同样测量漏极电流对应于栅电压的变化。图9是试验晶体管在三种不同体电压Vbulk下漏极电流Idrain的常用对数与栅电压Vgate的函数关系曲线图,其中,实线为成形-气体退火后测量的,虚线为后来的氮气恢复性退火处理后测量的。图10是试验晶体管在三种不同体电压Vbulk下漏极电流Idrain与栅电压Vgate的函数关系曲线图,其中,实线为成形-气体退火后测量的,虚线为后来的氮气恢复性退火处理后测量的。图7和图8显示:晶体管的电子特性没有发生变化。
因此,例1和例2的结果显示惰性气体恢复性退火处理可以有效地恢复铁电金属氧化物薄膜的铁电性能,同时把对硅基片的表面状态和CMOS/MOSFET部件的损害降至最低。
本发明中的方法可以单独使用,也可以与用来抑制或者改变氢降低的有害影响的其它方法、元件和合成物一起使用。尽管本发明想避免对于其它类似方法的需要,但是,本发明中的方法可以与它们一起使用;例如,与氢阻挡(barrier)层一起使用。本发明的方法用来改变氢降低的影响,不管它由什么导致的。集成电路制造的许多环境都可能引起还原条件;甚至晶片的常规处理也会导致氢降低。因此,即使集成电路没有进行成形-气体退火,惰性气体恢复性退火也是有用的。
已经描述过一种方法,在制造铁电体集成电路时,使其能够暴露在氢环境中,同时铁电体元件仍具有优良的电子性能。应该明白,示于图中并且在说明书内描述的具体实施例只是为了示例性的,而不应该被认为是对所述发明的限制,本发明的范围将由下面的权利要求来限定。更进一步地说,本领域的技术人员可以对所描述的这些方案作许多修改,而不会脱离本发明的精神。例如:既然集成电路中的惰性气体恢复性退火已经被证明是制造铁电体存储器元件的工艺的重要步骤,可以将这个方法与其它工艺组合,使上面描述的方法有所变化。还有,显然在一些例子中,上面叙述的步骤可以按照不同的顺序进行,或者可以用等同的结构和工艺替代上面描述的各种结构和工艺。从而,本发明应包含每个新特征,也包含在上述制造方法、电子元件以及电子元件制造方法中的或具有的各特征的新组合。

Claims (11)

1、一种制造集成电路的方法(410),包含集成电路部分(100,200,300,601)的形成步骤,这些集成电路部分(100,200,300,601)具有铁电体金属氧化物材料薄膜(122,222,322.622);其特征在于:把所述的集成电路部分(100,200,300,601)置于惰性气体气氛中,在300℃~1000℃的温度范围内,进行一分钟或更长时间的惰性气体恢复性退火处理(434)。
2、按照权利要求1的方法,进一步的特征在于:所述的铁电体金属氧化物材料包含ABO3型的铁电钙钛矿物质。
3、按照权利要求2的方法,进一步的特征在于:所述的铁电钙钛矿物质包含从PZT(钛酸铅锆)和PLZT(钛酸铅镧锆)中选择的一种材料。
4、按照权利要求1的方法,进一步的特征在于:所述的铁电体金属氧化物材料包含铁电分层超点阵材料。
5、按照权利要求5的方法,进一步的特征在于:所述的铁电分层超点阵材料包含从钽酸锶铋和铌酸锶铋钽中选择的一种材料。
6、按照权利要求1的方法,进一步的特征在于:所述的惰性气体气氛包含从氮气、氩气和氦气中选择的一种气体。
7、按照权利要求1的方法,进一步的特征在于:所述的惰性气体气氛包含一种由几种惰性气体组成的混合物。
8、按照权利要求1到7的方法,进一步的特征在于:成形-气体退火处理的步骤(432)在所述的惰性气体恢复性退火处理434之前进行。
9、按照权利要求8的方法,进一步的特征在于:所述的成形-气体退火处理(432)的温度在300℃~1000℃的范围内,持续时间为一分钟到两个小时。
10、按照权利要求9的方法,进一步的特征在于:所述的惰性气体恢复性退火处理(434)采用与上述成形-气体退火处理(432)相同的温度范围和持续时间。
11、按照权利要求9的方法,进一步的特征在于:所述的成形-气体退火处理(432)在温度为400℃~450℃的范围内进行大约30分钟,所述的惰性气体退火处理(434)也在温度400~450℃的范围内进行大约30分钟。
CNB998132799A 1998-11-13 1999-10-07 氢损坏的铁电薄膜的惰性气体恢复性退火 Expired - Fee Related CN1169194C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/191,634 US6322849B2 (en) 1998-11-13 1998-11-13 Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US09/191,634 1998-11-13

Publications (2)

Publication Number Publication Date
CN1326589A true CN1326589A (zh) 2001-12-12
CN1169194C CN1169194C (zh) 2004-09-29

Family

ID=22706277

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998132799A Expired - Fee Related CN1169194C (zh) 1998-11-13 1999-10-07 氢损坏的铁电薄膜的惰性气体恢复性退火

Country Status (7)

Country Link
US (1) US6322849B2 (zh)
EP (1) EP1133787A1 (zh)
JP (1) JP2002530862A (zh)
KR (1) KR100553230B1 (zh)
CN (1) CN1169194C (zh)
TW (1) TW434750B (zh)
WO (1) WO2000030161A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023108611A1 (zh) * 2021-12-17 2023-06-22 华为技术有限公司 一种退火装置及退火方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
TW456027B (en) * 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
DE10008617A1 (de) * 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP3623427B2 (ja) * 2000-04-21 2005-02-23 Necエレクトロニクス株式会社 強誘電体容量を有する半導体装置の製造方法
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP3526266B2 (ja) * 2000-10-12 2004-05-10 沖電気工業株式会社 フォトレジスト現像ノズル、フォトレジスト現像装置、およびフォトレジスト現像方法
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
KR100611707B1 (ko) * 2002-05-28 2006-08-11 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP3833580B2 (ja) * 2002-06-20 2006-10-11 富士通株式会社 半導体装置の製造方法
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
KR100715860B1 (ko) * 2005-03-08 2007-05-11 광주과학기술원 Mosfet 반도체 소자용 고압수소열처리 방법
US8318986B2 (en) * 2008-09-25 2012-11-27 Albemarle Corporation Methods for improving syngas-to-alcohol catalyst activity and selectivity
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057463A (en) 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5166095A (en) 1990-12-14 1992-11-24 Samsung Semiconductor, Inc. Low contact resistance process
WO1993012542A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Layered superlattice material applications
US5525528A (en) 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
JP3119997B2 (ja) * 1994-06-21 2000-12-25 松下電子工業株式会社 半導体装置の製造方法
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023108611A1 (zh) * 2021-12-17 2023-06-22 华为技术有限公司 一种退火装置及退火方法

Also Published As

Publication number Publication date
US6322849B2 (en) 2001-11-27
TW434750B (en) 2001-05-16
US20010002273A1 (en) 2001-05-31
EP1133787A1 (en) 2001-09-19
CN1169194C (zh) 2004-09-29
KR100553230B1 (ko) 2006-02-22
WO2000030161A1 (en) 2000-05-25
JP2002530862A (ja) 2002-09-17
KR20010081004A (ko) 2001-08-25

Similar Documents

Publication Publication Date Title
CN1169194C (zh) 氢损坏的铁电薄膜的惰性气体恢复性退火
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6225656B1 (en) Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
CN1139979C (zh) 对氢暴露具有低敏感度的铁电集成电路及其制造方法
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
CN1233075A (zh) 采用干法和湿法腐蚀制造铁电集成电路的方法
WO2003049172A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
WO2000042645A1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20161007