JP6130085B1 - 圧電素子および圧電素子の製造方法 - Google Patents

Abstract

この圧電素子（１００）は、基板（１）上に形成された下部電極（２）と、下部電極上に形成された圧電層（３）と、圧電層上に形成された上部電極（４）とを備える。そして、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１上部電極層（４１）と、第１上部電極層上に形成された第２上部電極層（４２）とを含む。

Description

この発明は、圧電素子および圧電素子の製造方法に関する。

従来、圧電素子が知られている。圧電素子は、たとえば、特開２０１５−０２６６７６号公報に開示されている。

上記特開２０１５−０２６６７６号公報には、基板上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極とを備える圧電素子が開示されている。上記特開２０１５−０２６６７６号公報の圧電素子では、下部電極は、白金により形成された第１の電極と、ＳＲＯ（ルテニウム酸ストロンチウム）により形成された第２の電極とを含んでいる。また、上部電極は、ＳＲＯにより形成された第３の電極と、白金により形成された第４の電極とを含んでいる。また、第２の電極および第３の電極を成膜する際に、ＳＲＯの結晶の配向を所望の配向にするために、３００℃以上に基板を加熱した状態で成膜を行っている。

特開２０１５−０２６６７６号公報

しかしながら、上記特開２０１５−０２６６７６号公報のような従来の圧電素子では、交流電圧を所定時間印加すると圧電素子の圧電定数ｄ₃₁（電極面に沿った方向に関する圧電定数）が低下するという不都合がある。このため、使用により圧電素子の性能が低下するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、使用により性能が低下するのを抑制することが可能な圧電素子およびそのような圧電素子の製造方法を提供することである。

上記課題を解決するために本願発明者が鋭意検討した結果、上部電極を、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を含むように形成することによって、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ₃₁が低下するのを抑制することが可能であり、その結果、使用により圧電素子の性能が低下するのを抑制することが可能であることを見い出した。すなわち、この発明の第１の局面による圧電素子は、電子機器に組み込まれる圧電素子であって、基板上または下地膜上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極とを備え、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、第１電極層上に形成された第２電極層とを含み、下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されている。なお、本発明の圧電素子は、圧電素子製造途中の中間製品を除く完成品としての圧電素子である。

この発明の第１の局面による圧電素子では、上記のように、上部電極が、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を含むことによって、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ₃₁が低下するのを抑制することができる。これにより、使用により圧電素子の性能が低下するのを抑制することができる。
また、上記第１の局面による圧電素子において、好ましくは、下部電極は、基板上または下地膜上に形成された第１下部電極層と、第１下部電極層上に形成され、第１下部電極層とは異なる材料により形成された第２下部電極層と、第２下部電極層上に形成され、結晶化された金属酸化物により形成され、圧電層に接する第３下部電極層とを含み、第２下部電極層の厚さは、第１下部電極層の厚さよりも大きい。
また、この場合、好ましくは、第１下部電極層は、チタンにより形成されており、第２下部電極層は、白金により形成されている。

上記第１の局面による圧電素子において、好ましくは、第１電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む。このように構成すれば、ルテニウム酸ストロンチウム（ＳＲＯ）を含む第１電極層の圧電層との境界部をアモルファス状の部分を含むように形成することにより、金属酸化物により形成された圧電層から第２電極層に酸素が移動するのを効果的に抑制することができるので、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ₃₁が低下するのを効果的に抑制することができると考えられる。

上記第１の局面による圧電素子において、好ましくは、第１電極層の厚さは、２ｎｍ以上４０ｎｍ以下である。このように構成すれば、第１電極層を２ｎｍ以上にすることにより、金属酸化物により形成された圧電層から第２電極層に酸素が移動するのを効果的に抑制することができる。また、第１電極層を４０ｎｍ以下にすることにより、アモルファス状の金属酸化物を含む第１電極層の割れの発生を抑制することができる。

この場合、好ましくは、第２電極層は、還元性のある金属原子を含む。このように構成すれば、上部電極に還元性のある金属原子を用いた場合でも、金属酸化物により形成された圧電層から第２電極層に酸素が移動するのを第１電極層により効果的に抑制することができる。

上記第１の局面による圧電素子において、好ましくは、第１電極層上には、１００ｎｍ以上の保護層が設けられている。このように構成すれば、アモルファス状の金属酸化物を含む第１電極層の割れを効果的に抑制することができる。

この発明の第２の局面による圧電素子の製造方法は、基板上または下地膜上に下部電極を形成する工程と、下部電極上に圧電層を形成する工程と、圧電層上に上部電極を形成する工程とを備え、上部電極を形成する工程は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を形成する工程と、第１電極層の金属酸化物が結晶化する温度未満の温度条件下により、第１電極層上に第２電極層を形成する工程とを含み、下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含む。

この発明の第２の局面による圧電素子の製造方法では、上記のように構成することによって、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ₃₁が低下するのを抑制することができる。これにより、使用により性能が低下するのを抑制することが可能な圧電素子を製造することができる。また、第１電極層の金属酸化物が結晶化する温度未満の温度条件下により上部電極を形成することにより、圧電素子の比誘電率が大きくなるのを抑制することができる。これにより、圧電素子の電気容量が大きくなるのに起因してノイズが発生するのを抑制することができるので、フィードバック制御により圧電素子を駆動させる場合でも精度よく制御することができる。
また、上記第２の局面による圧電素子の製造方法において、好ましくは、下部電極を形成する工程は、基板上または下地膜上に第１下部電極層を形成する工程と、第１下部電極層上に第１下部電極層とは異なる材料により第２下部電極層を形成する工程と、第２下部電極層上に金属酸化物を結晶化して圧電層に接する第３下部電極層を形成する工程とを含み、第２下部電極層を形成する工程では、第２下部電極層の厚さが第１下部電極層の厚さよりも大きくなるように第２下部電極層を形成する。
また、この場合、好ましくは、第１下部電極層は、チタンにより形成し、第２下部電極層は、白金により形成する。

上記第２の局面による圧電素子の製造方法において、好ましくは、上部電極を形成する工程の後の全ての工程は、第１電極層の金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている。このように構成すれば、第１電極層の金属酸化物が後の工程において結晶化するのを防止することができる。
また、上記第２の局面による圧電素子の製造方法において、好ましくは、上部電極上に上部電極を覆うように絶縁層を形成する工程をさらに備える。
この発明の第３の局面による圧電素子は、電子機器に組み込まれる圧電素子であって、基板上または下地膜上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極と、上部電極上に形成され、上部電極を覆う絶縁層とを備え、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、第１電極層上に形成された第２電極層とを含み、下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されている。
また、上記第３の局面による圧電素子において、好ましくは、下部電極は、基板上または下地膜上に形成された第１下部電極層と、第１下部電極層上に形成され、第１下部電極層とは異なる材料により形成された第２下部電極層と、第２下部電極層上に形成され、結晶化された金属酸化物により形成され、圧電層に接する第３下部電極層とを含み、第２下部電極層の厚さは、第１下部電極層の厚さよりも大きい。
また、この場合、好ましくは、第１下部電極層は、チタンにより形成されており、第２下部電極層は、白金により形成されている。
また、上記第３の局面による圧電素子において、好ましくは、上部電極上に沿って形成され、絶縁層とともに上部電極を覆う引出配線をさらに備える。
また、上記第３の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、上部電極の上面とに沿って覆うように配置されている。
また、上記第３の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、圧電層の縁部上面と、上部電極の上面とに沿って覆うように配置されている。
また、上記第３の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、圧電層の縁部上面と、上部電極の上面とに沿って覆うように配置され、上部電極上に沿って形成され、絶縁層とともに上部電極を覆う引出配線をさらに備える。

本発明によれば、上記のように、使用により性能が低下するのを抑制することが可能な圧電素子およびそのような圧電素子の製造方法を提供することができる。

本発明の一実施形態による圧電素子の全体を示した概略図である。 本発明の一実施形態による圧電素子の要部を示した概略図である。 実施例および比較例による圧電定数ｄ₃₁の変化率を説明するための図である。 実施例および比較例による成膜温度と比誘電率との関係を説明するための図である。

以下、本発明の実施形態を図面に基づいて説明する。

（圧電素子の構成）
図１および図２を参照して、本発明の一実施形態による圧電素子１００の構成について説明する。

本発明の一実施形態による圧電素子１００は、アクチュエータとして用いられるように構成されている。たとえば、圧電素子１００は、フィードバック制御を行って駆動するアクチュエータとして用いられる。図１に示すように、圧電素子１００は、基板１と、下部電極２と、圧電層３と、上部電極４と、絶縁層５と、引出配線６とを備えている。なお、絶縁層５および引出配線６は、特許請求の範囲の「保護層」の一例である。

図２に示すように、基板１は、シリコン基板１１と、シリコン基板１１上に形成されたＳｉＯ₂からなるシリコン酸化層１２とを含んでいる。シリコン酸化層１２は、シリコン基板１１を熱酸化することによりシリコン基板１１の表面に形成される。基板１は、たとえば、約３００μｍ以上約７２５μｍ以下の厚みを有する。シリコン酸化層１２は、たとえば、約１００ｎｍ以上約５００ｎｍ以下の厚みを有する。

下部電極２は、基板１上に形成されている。また、下部電極２は、第１下部電極層２１と、第２下部電極層２２と、第３下部電極層２３とを含んでいる。具体的には、下部電極２は、基板１側から順に、第１下部電極層２１、第２下部電極層２２、第３下部電極層２３が積層されて形成されている。第１下部電極層２１は、チタン（Ｔｉ）により形成されている。また、第１下部電極層２１は、たとえば、約１ｎｍ以上約２０ｎｍ以下の厚みを有する。第２下部電極層２２は、白金（Ｐｔ）により形成されている。また、第２下部電極層２２は、たとえば、約５０ｎｍ以上約２００ｎｍ以下の厚みを有する。

第３下部電極層２３は、金属酸化物により形成されている。たとえば、第３下部電極層２３は、ルテニウム酸ストロンチウム（ＳＲＯ）、ニッケル酸リチウム（ＬＮＯ）、酸化ルテニウム（ＲｕＯｘ）、酸化イリジウム（ＩｒＯｘ）、ＬａＳｒＣｏＯ₃などにより形成されている。また、第３下部電極層２３の金属酸化物は、結晶化されている。つまり、第３下部電極層２３は、圧電層３の結晶配向を所望の配向にするためのシードレイヤー（種結晶層）としての機能を有する。また、第３下部電極層２３は、たとえば、約２ｎｍ以上約４０ｎｍ以下の厚みを有する。

圧電層３は、下部電極２上に形成されている。圧電層３は、電圧が印加されることにより、変形するように構成されている。圧電層３は、強誘電体により形成されている。たとえば、圧電層３は、チタン酸ジルコン酸鉛（ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃））、チタン酸ビスマス（ＢＴＯ（Ｂｉ₄Ｔｉ₃Ｏ₁₂））、チタン酸ビスマスランタン（ＢＬＴ（（Ｂｉ，Ｌａ）₄Ｔｉ₃Ｏ₁₂））、タンタル酸ストロンチウムビスマス（ＳＢＴ（ＳｒＢｉ₂Ｔａ₂Ｏ₉））、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ（（ＰｂＬａ）（ＺｒＴｉ）Ｏ₃））などにより形成されている。また、圧電層３は、たとえば、約０．７５μｍ以上約５μｍ以下の厚みを有する。

上部電極４は、圧電層３上に形成されている。また、上部電極４は、第１上部電極層４１と、第２上部電極層４２と、第３上部電極層４３とを含んでいる。具体的には、上部電極４は、圧電層３側から順に、第１上部電極層４１、第２上部電極層４２、第３上部電極層４３が積層されて形成されている。なお、第１上部電極層４１、第２上部電極層４２および第３上部電極層４３は、それぞれ、特許請求の範囲の「第１電極層」、「第２電極層」および「第３電極層」の一例である。また、第２上部電極層４２および第３上部電極層４３は、それぞれ、特許請求の範囲の「保護層」の一例である。

ここで、本実施形態では、第１上部電極層４１は、金属酸化物により形成されている。たとえば、第１上部電極層４１は、ルテニウム酸ストロンチウム（ＳＲＯ）、ニッケル酸リチウム（ＬＮＯ）、酸化ルテニウム（ＲｕＯｘ）、酸化イリジウム（ＩｒＯｘ）、ＬａＳｒＣｏＯ₃などにより形成されている。また、第１上部電極層４１の金属酸化物は、アモルファス状（非結晶状態）である。つまり、第１上部電極層４１は、少なくとも圧電層３との境界部がアモルファス状の部分を含む金属酸化物により形成されている。また、第１上部電極層４１は、第２上部電極層４２と圧電層３との反応を抑制するために設けられている。具体的には、第１上部電極層４１は、圧電層３の酸素が第２上部電極層４２に移動するのを抑制するバリア層としての機能を有する。

また、第１上部電極層４１は、保護層の厚さが薄い場合（たとえば、保護層の厚さが約２０ｎｍ以上約１００ｎｍ以下の場合）には、たとえば、約２ｎｍ以上約１０ｎｍ以下の厚さに形成することが好ましい。つまり、第２上部電極層４２としてＴｉを設ける場合、第１上部電極層４１の厚さが約２ｎｍより小さいと、Ｔｉによる圧電層３（たとえば、ＰＺＴ）からの脱酸素を防止することができない。また、第１上部電極層４１の厚さが約１０ｎｍより大きいと、第１上部電極層４１が割れる可能性が高くなる。さらに、第１上部電極層４１は、約２ｎｍ以上約５ｎｍ以下の厚さに形成することがより好ましく、約５ｎｍ以下にすることで割れの発生がより低減される。なお、保護層は、第１上部電極層４１よりも上層の層である。つまり、保護層は、第２上部電極層４２、第３上部電極層４３、絶縁層５および引出配線６を含む。

また、第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下の場合）には、たとえば、約２ｎｍ以上約４０ｎｍ以下の厚さに形成することが好ましい。つまり、第１上部電極層４１の厚さが約４０ｎｍより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さに形成することがより好ましく、約２０ｎｍ以下にすることで割れの発生がより低減される。また、第１上部電極層４１は、第２上部電極層４２としてＴｉを設ける場合、厚さが第２上部電極層４２の厚さよりも大きくなるように形成されている。

第２上部電極層４２は、チタン（Ｔｉ）により形成されてる。また、Ｔｉにより形成された第２上部電極層４２は、密着層としての役割を有している。特に、第３上部電極層４３に金（Ａｕ）を用いる場合には密着層として効果的に機能する。また、第２上部電極層４２は、たとえば、約１ｎｍ以上約２０ｎｍ以下の厚みを有する。第３上部電極層４３は、金（Ａｕ）により形成されている。また、第３上部電極層４３は、たとえば、約５０ｎｍ以上約５００ｎｍ以下の厚みを有する。

絶縁層５は、図１に示すように、下部電極２と引出配線６とを電気的に絶縁するために設けられている。また、絶縁層５は、下部電極２、圧電層３および上部電極４を覆うように配置されている。絶縁層５は、たとえば、シリコン酸化物（ＳｉＯ₂）により形成されている。

引出配線６は、上部電極４に電力を供給可能なように接続されている。具体的には、引出配線６は、絶縁層５の空いた部分において、上部電極４を覆うように接続されている。つまり、上部電極４は、絶縁層５および引出配線６により、覆われている。言い換えると、絶縁層５および引出配線６は、圧電素子１００に電圧を印加した際に、上部電極４にクラックが発生するのを抑制する保護膜としての機能を有する。

（圧電素子の製造方法）

次に、圧電素子１００の製造方法について説明する。

圧電素子１００の製造方法は、基板１の表面を熱酸化する工程と、基板１上に下部電極２を形成する工程と、下部電極２上に圧電層３を形成する工程と、圧電層３上に上部電極４を形成する工程と、上部電極４上に絶縁層５および引出配線６を形成する工程とを備えている。

基板１の表面を熱酸化する工程は、基板１を構成するシリコン（Ｓｉ）基板１１が約７００℃の温度で熱酸化されて、シリコン基板１１の表面にＳｉＯ₂からなるシリコン酸化層１２が形成される。基板１上に下部電極２を形成する工程では、スパッタリングにより、下部電極２の第１下部電極層２１、第２下部電極層２２および第３下部電極層２３が順次積層される。この際、基板１は、約５００℃に加熱される。これにより、第３下部電極層２３の金属酸化物が結晶化される。

下部電極２上に圧電層３を形成する工程では、スパッタリングにより、下部電極２の第３下部電極層２３上に、強誘電体材料が積層される。この際、基板１は、約５００℃に加熱される。これにより、圧電層３として、ぺロブスカイト構造を有する結晶が積層される。

圧電層３上に上部電極４を形成する工程は、少なくとも圧電層３との境界部がアモルファス状の部分を含む金属酸化物により形成された第１上部電極層４１を形成する工程と、第１上部電極層４１の金属酸化物が結晶化する温度未満の温度条件下により、第１上部電極層４１上に第２上部電極層４２を形成する工程と、第１上部電極層４１の金属酸化物が結晶化する温度未満の温度条件下により、第２上部電極層４２上に第３上部電極層４３を形成する工程とを含んでいる。

圧電層３上に上部電極４を形成する工程では、スパッタリングにより、上部電極４の第１上部電極層４１、第２上部電極層４２および第３上部電極層４３が順次積層される。この際、基板１は、加熱されない。つまり、圧電層３上に上部電極４を形成する工程は、約８０℃以下で行われる。これにより、第１上部電極層４１の金属酸化物は、結晶化せずにアモルファス状となる。なお、以降の工程においても、第１上部電極層４１の金属酸化物が結晶化するような熱（たとえば、３００℃以上の熱）は加えられないように構成されている。つまり、上部電極４を形成する工程の後の全ての工程は、第１上部電極層４１の金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている。

上部電極４上に絶縁層５および引出配線６を形成する工程では、上部電極４上に、絶縁層５が形成される。そして、絶縁層５上に、引出配線６が形成される。これらにより、圧電素子１００が製造される。なお、圧電素子１００が電子機器に組み込まれて電子機器が製造される際、および、電気機器に組み込まれた圧電素子１００が駆動される際も、第１上部電極層４１の金属酸化物が結晶化する温度以上にならないように製造または駆動される。

（実施形態の効果）
本実施形態では、以下のような効果を得ることができる。

本実施形態では、上記のように、上部電極４が、少なくとも圧電層３との境界部がアモルファス状の部分を含む金属酸化物により形成された第１上部電極層４１を含むことによって、交流電圧を所定時間印加後も圧電素子１００の圧電定数ｄ₃₁が低下するのを抑制することができる。これにより、使用により圧電素子１００の性能が低下するのを抑制することができる。

また、本実施形態では、上記のように、第１上部電極層４１の金属酸化物は、ルテニウム酸ストロンチウムを含む。これにより、ルテニウム酸ストロンチウム（ＳＲＯ）を含む第１上部電極層４１の圧電層３との境界部をアモルファス状の部分を含むように形成することにより、圧電素子１００に電圧を印加して駆動する際、第１上部電極層４１と圧電層３とが反応して圧電素子１００の圧電定数ｄ₃₁が低下するのを抑制することができると考えられる。また、圧電素子１００の誘電率の上昇も抑制することができる。さらに、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを効果的に抑制することができるので、交流電圧を所定時間印加後も圧電素子１００の圧電定数ｄ₃₁が低下するのを効果的に抑制することができると考えられる。

また、本実施形態では、上記のように、第１上部電極層４１の厚さを、第２上部電極層４２の厚さよりも大きくなるように形成する。これにより、圧電層３と第２上部電極層４２との間に形成された第１上部電極層４１の厚みを大きくすることができるので、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを効果的に抑制することができる。

また、本実施形態では、上記のように、第１上部電極層４１の厚さを、２ｎｍ以上４０ｎｍ以下に形成する。これにより、第１上部電極層４１の厚さを２ｎｍ以上にすることにより、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを効果的に抑制することができる。また、第１上部電極層４１の厚さを４０ｎｍ以下にすることにより、アモルファス状の金属酸化物を含む第１上部電極層４１の割れの発生を抑制することができる。

また、本実施形態では、上記のように、上部電極４の第２上部電極層４２を、たとえば、還元性のあるチタンにより形成する。これにより、上部電極４に還元性のあるチタンを用いた場合でも、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを第１上部電極層４１により効果的に抑制することができる。また、還元性のある元素を含む第２上部電極層４２としては、上述のチタン以外にクロムやタングステンやこれらの化合物などを用いることができる。

また、本実施形態では、上記のように、第１上部電極層４１上に、１００ｎｍ以上の保護層を設ける。これにより、アモルファス状の金属酸化物を含む第１上部電極層４１の割れを効果的に抑制することができる。

（実施例の説明）
次に、図３および図４を参照して、本実施形態による圧電素子１００の評価を行った実験結果（実施例）について説明する。なお、図３および図４に示す実施例では、上部電極４の第１上部電極層４１は、ＳＲＯにより形成されている。

まず、図３に示すＡＣ電圧印加時の圧電定数ｄ₃₁の変化率について説明する。実施例の圧電素子は、上部電極がアモルファス状の金属酸化物電極（第１上部電極層４１）と、金属電極（第２上部電極層４２および第３上部電極層４３）とを含んでいる。比較例１の圧電素子は、上部電極が結晶化した金属酸化物電極と、金属電極とを含んでいる。比較例２の圧電素子は、上部電極として金属電極のみを用いている。その他の構成は、実施例、比較例１および比較例２とも同じ条件である。

また、実施例、比較例１および比較例２では、圧電素子に０−４５Ｖの５００Ｈｚの正弦波のＡＣ電圧（交流電圧）を印加した。ＡＣ電圧印加後の各時間毎に圧電定数ｄ₃₁（電極面に沿った方向に関する圧電定数）を測定し、ＡＣ電圧印加前の値を基準（１００％）として、それぞれ変化率を算出した。

図３に示すように、実施例では、ＡＣ電圧印加直後から、５時間経過後までの間、圧電定数ｄ₃₁は、略変化していない。比較例１では、ＡＣ電圧印加後３時間経過後から圧電定数ｄ₃₁が低下している。比較例２では、ＡＣ電圧印加直後から、圧電定数ｄ₃₁が低下し、１時間経過後測定不能となった。上記のように、上部電極の金属酸化物電極をアモルファス状にすることにより、ＡＣ電圧を所定時間印加後も圧電素子の圧電定数ｄ₃₁が低下するのを抑制することが可能であることが分かった。これにより、使用により圧電素子の性能が低下するのを抑制することが可能であることが分かった。

次に、図４に示す酸化物電極成膜温度と比誘電率との関係について説明する。実施例の圧電素子は、上部電極の金属酸化物電極（第１上部電極層４１）を約２５℃の温度で成膜した。比較例３の圧電素子は、上部電極の金属酸化物電極を約４５０℃で成膜した。比較例４の圧電素子は、上部電極の金属酸化物電極を約５００℃で成膜した。

図４に示すように、実施例では、比誘電率が約８８０であった。比較例３では、比誘電率が約１０５０であった。比較例４では、比誘電率が約１６５０であった。つまり、金属酸化物電極が結晶化している比較例３および４では、比誘電率が大きくなっていることが分かる。また、上部電極の金属酸化物電極をアモルファス状にすることにより、比誘電率が大きくなるのを抑制することが可能であることが分かった。

（変形例）
なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記実施形態では、本発明の圧電素子をアクチュエータとして用いる構成の例を示したが、本発明はこれに限られない。本発明では、圧電素子をアクチュエータ以外の電圧を力に変換する装置として用いてもよい。また、圧電素子を、力を電圧に変換する装置として用いてもよい。たとえば、圧電素子をセンサとして用いてもよい。

また、上記実施形態では、基板上に下部電極を形成する構成の例を示したが、本発明はこれに限られない。本発明では、基板上に下地膜を設け、下地膜上に下部電極を形成してもよい。

また、上記実施形態では、上部電極の第１上部電極層（第１電極層）がアモルファス状の金属酸化物により形成されている構成の例を示したが、本発明はこれに限られない。本発明では、上部電極の第１電極層は、少なくとも圧電層との境界部がアモルファス状の金属酸化物の部分を含んでいればよい。

また、上記実施形態では、上部電極の第１上部電極層（第１電極層）がアモルファス状の金属酸化物により形成されている構成の例を示したが、本発明はこれに限られない。本発明では、レーザ照射により熱を加えて、上部電極の第１電極層の一部を局所的に結晶化してもよい。これにより、圧電素子の駆動時に上部電極にクラックが生じるのを効果的に抑制することが可能である。

また、上記実施形態では、上部電極の第２上部電極層（第２電極層）をチタン（Ｔｉ）により形成する構成の例を示したが、本発明はこれに限られない。本発明では、上部電極の第２電極層をチタン以外により形成してもよい。たとえば、上部電極の第２電極層を白金（Ｐｔ）により形成してもよい。また、上部電極層として、圧電層側から順に、ＳＲＯ層、ＰＴ層を設けてもよい。また、上部電極として、圧電層側から順に、ＳＲＯ層、ＰＴ層、Ｔｉ層、Ａｕ層を設けてもよい。また、上部電極として、圧電層側から順に、ＳＲＯ層、Ｔｉ層、Ａｕ層を設けてもよい。また、上部電極として、圧電層側から順に、ＳＲＯ層、ＰＴ層、Ａｕ層を設けてもよい。

１ 基板
２ 下部電極
３ 圧電層
４ 上部電極
５ 絶縁層（保護層）
６ 引出配線（保護層）
４１ 第１上部電極層（第１電極層）
４２ 第２上部電極層（第２電極層、保護層）
４３ 第３上部電極層（第３電極層、保護層）
１００ 圧電素子

Claims (19)

1. 電子機器に組み込まれる圧電素子であって、
   基板上または下地膜上に形成された下部電極と、
   前記下部電極上に形成された圧電層と、
   前記圧電層上に形成された上部電極とを備え、
   前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含み、
   前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されている、圧電素子。
2. 前記下部電極は、前記基板上または前記下地膜上に形成された第１下部電極層と、前記第１下部電極層上に形成され、前記第１下部電極層とは異なる材料により形成された第２下部電極層と、前記第２下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第３下部電極層とを含み、
   前記第２下部電極層の厚さは、前記第１下部電極層の厚さよりも大きい、請求項１に記載の圧電素子。
3. 前記第１下部電極層は、チタンにより形成されており、
   前記第２下部電極層は、白金により形成されている、請求項２に記載の圧電素子。
4. 前記第１電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む、請求項１〜３のいずれか１項に記載の圧電素子。
5. 前記第１電極層の厚さは、２ｎｍ以上４０ｎｍ以下である、請求項１〜４のいずれか１項に記載の圧電素子。
6. 前記第２電極層は、還元性のある金属原子を含む、請求項５に記載の圧電素子。
7. 前記第１電極層上には、１００ｎｍ以上の保護層が設けられている、請求項１〜６のいずれか１項に記載の圧電素子。
8. 基板上または下地膜上に下部電極を形成する工程と、
   前記下部電極上に圧電層を形成する工程と、
   前記圧電層上に上部電極を形成する工程とを備え、
   前記上部電極を形成する工程は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を形成する工程と、前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第１電極層上に第２電極層を形成する工程とを含み、
   前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含む、圧電素子の製造方法。
9. 前記下部電極を形成する工程は、前記基板上または前記下地膜上に第１下部電極層を形成する工程と、前記第１下部電極層上に前記第１下部電極層とは異なる材料により第２下部電極層を形成する工程と、前記第２下部電極層上に金属酸化物を結晶化して前記圧電層に接する第３下部電極層を形成する工程とを含み、
   前記第２下部電極層を形成する工程では、前記第２下部電極層の厚さが前記第１下部電極層の厚さよりも大きくなるように前記第２下部電極層を形成する、請求項８に記載の圧電素子の製造方法。
10. 前記第１下部電極層は、チタンにより形成し、
    前記第２下部電極層は、白金により形成する、請求項９に記載の圧電素子の製造方法。
11. 前記上部電極を形成する工程の後の全ての工程は、前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている、請求項８〜１０のいずれか１項に記載の圧電素子の製造方法。
12. 前記上部電極上に前記上部電極を覆うように絶縁層を形成する工程をさらに備える、請求項８〜１１のいずれか１項に記載の圧電素子の製造方法。
13. 電子機器に組み込まれる圧電素子であって、
    基板上または下地膜上に形成された下部電極と、
    前記下部電極上に形成された圧電層と、
    前記圧電層上に形成された上部電極と、
    前記上部電極上に形成され、前記上部電極を覆う絶縁層とを備え、
    前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含み、
    前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されている、圧電素子。
14. 前記下部電極は、前記基板上または前記下地膜上に形成された第１下部電極層と、前記第１下部電極層上に形成され、前記第１下部電極層とは異なる材料により形成された第２下部電極層と、前記第２下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第３下部電極層とを含み、
    前記第２下部電極層の厚さは、前記第１下部電極層の厚さよりも大きい、請求項１３に記載の圧電素子。
15. 前記第１下部電極層は、チタンにより形成されており、
    前記第２下部電極層は、白金により形成されている、請求項１４に記載の圧電素子。
16. 前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項１３〜１５のいずれか１項に記載の圧電素子。
17. 前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記上部電極の上面とに沿って覆うように配置されている、請求項１３〜１６のいずれか１項に記載の圧電素子。
18. 前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置されている、請求項１３〜１７のいずれか１項に記載の圧電素子。
19. 前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置され、
    前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項１３〜１８のいずれか１項に記載の圧電素子。

Images