JPH0689984A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0689984A
JPH0689984A JP5011386A JP1138693A JPH0689984A JP H0689984 A JPH0689984 A JP H0689984A JP 5011386 A JP5011386 A JP 5011386A JP 1138693 A JP1138693 A JP 1138693A JP H0689984 A JPH0689984 A JP H0689984A
Authority
JP
Japan
Prior art keywords
film
silicon
forming
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5011386A
Other languages
English (en)
Inventor
Hideji Hirao
秀司 平尾
Hisashi Ogawa
久 小川
Yuka Terai
由佳 寺井
Mitsuru Sekiguchi
満 関口
Isao Miyanaga
績 宮永
Masanori Fukumoto
正紀 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5011386A priority Critical patent/JPH0689984A/ja
Publication of JPH0689984A publication Critical patent/JPH0689984A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【構成】 半導体装置の製造方法であって、不均一な厚
さを有するシリコン酸化膜13をシリコン膜上12に形
成する工程と、WF6を含むガスによってシリコン酸化
膜13の少なくとも一部を還元し、かつ、WF6とシリ
コン膜12の露出した表面とを不均一に反応させなが
ら、タングステン膜14をシリコン膜12上に成長させ
る工程と、タングステン膜14を除去する工程とを包含
する。 【効果】 再現性よく、シリコン膜12の表面積を増加
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、より詳細には、半導体装置に使用されるシリコン
部材の表面積を増加させる方法に関する。
【0002】
【従来の技術】半導体装置に使用されるキャパシタ、例
えば、ダイナミック・ランダムアクセス・メモリ(DR
AM)に使用されるスタック型メモリセルのキャパシタ
の電荷蓄積電極として、シリコン膜が広く使用されてい
る。メモリセルのサイズを縮小することにより半導体装
置の集積度向上を図るためには、これらのキャパシタの
容量を低下させずに、キャパシタのサイズを縮小する必
要がある。このために、キャパシタの電荷蓄積電極の面
積、すなわち、シリコン膜の表面積を増加させる技術が
検討されている。
【0003】化学的気相成長法によりシリコン膜を堆積
する時に、その堆積温度を調整することにより堆積され
たシリコン膜の表面に凹凸を形成し、それによってキャ
パシタの電極の面積を増加させた半導体装置が、例え
ば、H.Watanabe, et al., Sym.on VLSI Tech. page 873
(1990)に開示されている。図8は、ノンドープシリコ
ン膜の堆積温度と、堆積されたノンドープシリコン膜を
電荷蓄積電極として有するキャパシタの容量との関係を
示すグラフである。このグラフから、堆積温度が550
℃を中心にした±0.4℃の範囲内にある場合、ノンド
ープシリコン膜の表面積が顕著に増加していることがわ
かる。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
従来技術によれば、シリコン膜の表面積増加に適した堆
積温度が、550℃を中心にした±0.4℃の狭い範囲
内にあり、その範囲外の温度では、シリコン膜の表面に
は大きな凹凸が形成されない。このように狭い範囲内に
堆積温度を制御することは困難である。また、シリコン
膜の表面の凹凸の程度は、堆積されるシリコン膜の含有
する不純物の濃度に応じて変動する。これらの理由か
ら、従来技術にはキャパシタの容量を再現性よく増加さ
せることができないという問題点がある。
【0005】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、シリコンの
表面積を再現性よく容易に増加させることのできる半導
体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、不均一な厚さを有する酸化膜をシリコン上に
形成する工程と、金属元素を含有するガスによって該酸
化膜の少なくとも一部を還元し、かつ、該ガスと該シリ
コンの露出した表面とを反応させながら、該金属元素を
含む金属膜を該シリコン上に成長させる工程と、該金属
膜を除去する工程とを包含し、そのことにより上記目的
が達成される。
【0007】また、前記不均一な厚さを有する酸化膜を
前記シリコン上に形成する前記工程は、酸化性溶液によ
り該シリコンの表面を酸化し、それによって自然酸化膜
を形成する工程であってもよい。
【0008】前記ガスとして、WF6を含有するガスを
使用してもよい。前記金属膜除去工程後に、容量絶縁膜
を前記シリコン上に形成する工程と、該容量絶縁膜上に
導電膜を堆積し、それによって、該シリコンと該容量絶
縁膜と該導電膜とを有するキャパシタを形成する工程と
を更に包含していてもよい。
【0009】前記シリコンを覆う絶縁膜を形成する工程
と、該シリコンの表面の一部を露出させるコンタクトホ
ールを該絶縁膜中に形成する工程と、前記金属膜除去工
程後に、該コンタクトホールを介して露出する該シリコ
ンの該表面の上に導電材料を形成し、該シリコンと該導
電材料とを電気的に接続する工程とを更に包含していて
もよい。
【0010】本発明の他の半導体装置の製造方法は、不
均一な厚さを有する酸化膜をシリコン上に形成する工程
と、金属元素を含有するガスによって該酸化膜の少なく
とも一部を還元し、かつ、該ガスと該シリコンの露出し
た表面とを反応させながら、該金属元素を含む金属膜を
該シリコン上に成長させる工程と、容量絶縁膜を該導電
膜上に形成する工程と、該容量絶縁膜上に導電膜を堆積
し、それによって、該シリコンと該金属膜と該容量絶縁
膜と該導電膜とを有するキャパシタを形成する工程とを
包含し、そのことによって上記目的が達成される。
【0011】前記容量絶縁膜は、高誘電体膜であっても
よい。本発明の他の半導体装置の製造方法は、金属膜を
シリコン上に堆積させる工程と、該金属膜の融点以下の
温度で熱処理をすることにより、該金属膜の一部を該シ
リコン中に浸入させる工程と、該金属膜を除去する工程
とを包含し、そのことにより上記目的が達成される。
【0012】前記金属膜を除去する前記工程の後に、容
量絶縁膜を前記シリコン上に形成する工程と、該容量絶
縁膜上に導電膜を堆積し、それによって、該シリコンと
該容量絶縁膜と該導電膜とを有するキャパシタを形成す
る工程とを更に包含していてもよい。
【0013】前記シリコンを覆う絶縁膜を形成する工程
と、該シリコンの表面の一部を露出させるためのコンタ
クトホールを該絶縁膜中に形成する工程と、前記金属膜
除去工程後に、該コンタクトホールを介して露出する該
シリコンの該表面の上に導電材料を形成し、該シリコン
と該導電材料とを接続する工程とを更に包含していても
よい。
【0014】前記金属膜を成長させる工程は、アルミニ
ウム合金膜を前記シリコン上に堆積する工程であっても
よい。
【0015】本発明の他の半導体装置の製造方法は、あ
る温度に於ける固溶度以上の量の材料を含有する金属膜
を該シリコン上に堆積させる工程と、該温度で熱処理を
することにより、該材料を該シリコン上に析出させる工
程と、該金属膜を除去する工程とを包含し、そのことに
よって上記目的が達成される。
【0016】前記金属膜を除去する前記工程の後に、容
量絶縁膜を前記シリコン上に形成する工程と、該容量絶
縁膜上に導電膜を堆積し、それによって、該シリコンと
該容量絶縁膜と該導電膜とを有するキャパシタを形成す
る工程とを更に包含していてもよい。
【0017】前記シリコンを覆う絶縁膜を形成する工程
と、該絶縁膜にコンタクトホールを形成する工程と、前
記金属膜除去工程後に、該コンタクトホールを介して露
出する前記シリコン上に導電材料を形成し、該シリコン
と該導電材料とを接続する工程とを更に包含していても
よい。
【0018】前記金属膜を成長させる工程は、アルミ合
金膜を前記シリコン上に堆積する工程であってもよい。
【0019】前記他の材料は、4価の半導体であっても
よい。本発明の他の半導体装置の製造方法は、不均一な
厚さを有する酸化膜をシリコン上に形成する工程と、ガ
スによって該酸化膜の少なくとも一部を還元し、かつ、
該ガスと該シリコンの露出した表面とを反応させなが
ら、誘電体膜を該シリコン上に成長させる工程と、該誘
電体膜上に導電性膜を堆積し、それによって、該シリコ
ンと該誘電体膜と該導電性膜とを有するキャパシタを形
成する工程とを包含し、そのことによって上記目的が達
成される。
【0020】前記容量絶縁膜は、高誘電体膜であっても
よい。
【0021】
【作用】本発明によれば、シリコン膜の堆積温度を狭い
範囲内で制御することなく、シリコン膜の表面に大きな
凹凸を容易に形成することができる。また、表面に形成
される凹凸の程度はシリコンの不純物濃度に依存しな
い。こうして、本発明の方法によれば、再現性よく電荷
蓄積電極の表面積を拡大し、キャパシタの容量を増加す
ることができる。また、コンタクトホールの開口面積を
拡大することなく、コンタクト界面の面積を実質的に拡
大し、それによってコンタクト抵抗を低減することがで
きる。
【0022】
【実施例】(実施例1)図1(a)〜(c)は、本発明
の第1の実施例の半導体装置の製造方法を示す工程断面
図である。以下に、図1を参照して本実施例の半導体装
置の製造方法を説明する。
【0023】まず、減圧CVD法により多結晶シリコン
膜12を基板11上に堆積した後、基板11を過酸化水
素水と硫酸との混合溶液(約130℃)に浸す。この結
果、図1(a)に示されるように、多結晶シリコン膜1
2の表面は混合溶液により酸化され、多結晶シリコン膜
12の表面に薄い酸化シリコン膜13が形成される。
【0024】減圧CVD法により形成された多結晶シリ
コン膜12は多数の柱状結晶粒から構成されており、各
結晶粒の間には不純物の析出しやすい結晶粒界が存在し
ている。この結果、多結晶シリコン膜12の表面の酸化
レートは、表面における位置に応じて異なる。このた
め、形成された薄い酸化シリコン膜13の厚さは不均一
であり、また、多孔性であることもある。酸化シリコン
膜13の厚さは、好ましくは、10オングストローム〜
50オングストロームである。
【0025】多結晶シリコン膜12の表面を過酸化水素
水と硫酸との混合溶液(約130℃)に浸さなくとも、
大気との接触により、多結晶シリコン膜12の表面に
は、自然酸化膜が形成される。しかし、過酸化水素水と
硫酸との混合液を用いて、多結晶シリコン膜12の表面
を酸化する工程を行うことにより、不均一な厚さを有す
る酸化シリコン膜13を再現性良く形成することができ
る。酸化シリコン膜13を形成するには、過酸化水素水
と硫酸との混合液以外に、酸化性溶液又は酸化性気体を
用いてもよい。酸化性気体を用いる方法としては、例え
ば、ウェット酸化法又はドライ酸化法などの方法があ
る。また、酸化シリコン膜13を形成する工程をする代
わりに、適当な時間、大気と多結晶シリコン膜12とを
室温で接触させることにより形成される自然酸化膜を酸
化シリコン膜13として使用することも可能である。
【0026】次に、100sccmのアルゴン(Ar)
ガスにより希釈した10sccmの六フッ化タングステ
ン(WF6)ガス中に、基板11を置く。ガスの温度
は、250℃〜300℃に設定し、その圧力は250m
Torrに設定する。この条件のもとでは、図1(b)
に示されるように、多結晶シリコン膜12上にタングス
テン膜14が成長する。この成長は、(化1)で示され
る反応による生じる。
【0027】
【化1】
【0028】上記反応は、薄い酸化シリコン膜13の少
なくとも一部がガスで還元されることにより形成された
孔、または、酸化シリコン膜13中に最初から形成され
ていた孔を介して、ガスと多結晶シリコン膜12との接
触が生じることにより開始する。上述したように、酸化
シリコン膜13の厚さは不均一である。このため、酸化
シリコン膜13のうち比較的薄い部分(厚さが約20オ
ングストローム以下の部分)は、ある時間内で完全に還
元除去されるか、または、ガスがその比較的薄い部分を
突き抜けることにより、ガスと多結晶シリコン膜12の
表面との接触が局所的に生じる。この接触の結果、ガス
は多結晶シリコン膜12の表面と反応し、それによって
多結晶シリコン膜12上に不均一にタングステンが成長
することとなる。反応の進行に伴い、多結晶シリコン膜
12の表面からシリコンがSiF 4として揮発する。一
方、酸化シリコン膜13のうち比較的厚い部分はその時
間内には完全に還元除去されず、また、ガスはその比較
的厚い部分を突き抜けることができない。そのため、酸
化シリコン膜13の比較的厚い部分に覆われた多結晶シ
リコン膜12上には、タングステンが成長しない。この
ことは、M.L.Greenet al., J. Electrochem. Soc. 33,
2285 (1987)に報告されている。タングステン膜14の
不均一な成長(シリコンとの反応)の結果、多結晶シリ
コン膜12とタングステン膜14との界面15に、図1
(b)に示される凹凸が形成される。凹部は、ガスと多
結晶シリコン13との反応によりタングステンが成長し
た部分である。このような凹凸を形成するためには、タ
ングステン膜14を成長させる代わりに、上記化学反応
式に示されるような反応と類似の反応によって、他の金
属膜を成長させてもよい。例えば、MoF5、MoC
3、TiCl4、又はTaCl5等のガスを使用すれ
ば、モリブデン膜、チタン膜、又はタンタル膜をシリコ
ン上に不均一に成長させることが可能である。
【0029】この金属膜は成長後に除去される。このた
め、シリコンと反応しながら成長する膜であれば、金属
膜の代わりに金属以外の材料からなる膜を成長させても
よい。
【0030】本実施例によれば、界面15の凹凸の高低
段差は、50nmから150nm程度に達する。
【0031】次に、過酸化水素水と硫酸との混合液(1
30℃)を用いたウェットエッチングにより、図1
(c)に示されるように、タングステン膜14を選択的
に除去する。こうして、タングステン膜14の成長工程
により表面積が拡大された多結晶シリコン膜12を得る
ことができる。タングステン膜14を選択的に除去する
ためには、過酸化水素水と硫酸との混合溶液以外の他の
溶液を用いてもよい。
【0032】本実施例によれば、タングステン膜14を
除去した後の多結晶シリコン膜12の表面積は、堆積直
後の多結晶シリコン膜12の表面積の1.6倍程度に拡
大された。本実施例によれば、酸化シリコン膜13の形
成条件及びタングステン膜14の成長条件を制御するこ
とにより、多結晶シリコン12の表面積を1.2〜1.6
倍程度に拡大することができる。
【0033】本発明の方法は、多結晶シリコン膜12に
対してだけではなく、単結晶シリコン基板、若しくは膜
又は非晶質シリコン膜に対しても、その表面積を増加さ
せることができる。単結晶シリコン基板及び膜並びに非
晶質シリコン膜の表面の凹凸は、多結晶シリコン膜12
の表面の凹凸に比べて、その程度が低いが、酸化性溶液
を用いた酸化処理によって、充分に不均一な酸化シリコ
ン膜13を形成することができるので、それらの表面積
を増加することが可能である。
【0034】(実施例2)次に、図2(a)〜(c)を
参照しながら、半導体記憶装置のメモリセル内のキャパ
シタの電荷蓄積電極を本発明の方法で形成する例を実施
例2として説明する。簡単のため、図2には、ある単一
のメモリセル内のスタック型キャパシタのみが示されて
いる。このキャパシタ以外の素子、例えば、トランジス
タや配線等は省略されている。キャパシタ以外の素子の
形成は、公知の方法により行われる。
【0035】まず、図2(a)に示されるように、CV
D法により、不図示のトランジスタを覆うように絶縁膜
22をシリコン基板21上に形成した後、リソグラフィ
及びエッチング技術により絶縁膜22の所定領域に開口
部を形成する。この開口部は、キャパシタの電荷蓄積電
極23とシリコン基板21とを接続するために用いられ
る。開口部を介してシリコン基板21に接するようにリ
ンドープ多結晶シリコン膜を絶縁膜22上に堆積した
後、リソグラフィ及びエッチング技術により多結晶シリ
コン膜をパターニングして電荷蓄積電極23を形成す
る。電荷蓄積電極23は、図2(a)に示されるよう
に、絶縁膜23の開口部を介してシリコン基板21に接
触している。より正確には、この電荷蓄積電極23は、
シリコン基板21の表面に形成された不純物拡散領域
(不図示)に電気的に接続されている。この不純物拡散
領域は、スイッチングトランジスタのソース/ドレイン
領域の一方に電気的に接続されているか、またはソース
/ドレインの一方として機能する。
【0036】次に、実施例1の方法と同様の方法で、電
荷蓄積電極23の表面上に酸化シリコン膜24を形成す
る。その後、実施例1の方法と同様の方法で、図2
(b)に示されるようにタングステン膜25を電荷蓄積
電極23上に成長させ、界面26に凹凸を形成する。そ
の後、タングステン膜25を除去し、電荷蓄積電極23
の表面積を増加させる。
【0037】次に、周知の方法で、容量絶縁膜27を電
荷蓄積電極23上に堆積した後、プレート電極28を形
成することにより、電荷蓄積電極23、容量絶縁膜2
5、及びプレート電極28からなるキャパシタが形成さ
れる。容量絶縁膜27としては、シリコンからなる電荷
蓄積電極23の表面を酸化することにより形成される酸
化シリコン膜、又はそのような酸化膜と窒化膜とを含む
ONO膜を使用することができる。
【0038】このようにして形成されたキャパシタの電
荷蓄積電極23は、従来に比べて拡大された表面積を有
しているため、キャパシタの容量は、その表面積の拡大
量に比例して拡大している。このため、本実施例の方法
で、DRAMのメモリセルのキャパシタを形成すれば、
充分な電荷蓄積電極を有し、かつ、サイズの縮小された
メモリセルが提供される。
【0039】本発明の方法により形成されたキャパシタ
のうち、6nmのONO膜を容量絶縁膜として有し、
3.0μm2というサイズを有するキャパシタの容量は、
26.7フェムトファラッド(fF)であった。一方、
従来の方法により形成された同サイズのキャパシタの容
量は、17.3fFであった。このような容量の増加
は、電荷蓄積電極23の表面積が約1.6倍に増加して
いるこによると考えられる。
【0040】本実施例の方法では、タングステン膜25
を除去した後、シリコンからなる電荷蓄積電極23上に
容量絶縁膜25を形成したが、タングステン膜25を除
去することなく、タングステン膜23上に直接に容量絶
縁膜25を堆積してもよい。本発明の方法によりタング
ステン膜の成長を行うと、不均一な成長により、シリコ
ンからなる電荷蓄積電極23の表面の凹凸が増加するだ
けでなく、タングステン膜23の表面の凹凸も増加す
る。このため、そのようなタングステン膜23上に直接
に容量絶縁膜25を形成すれば、上記実施例の方法によ
り形成されたキャパシタの容量と同様かそれ以上の容量
が達成される。例えば、高誘電体材料の一つであるTa
25膜を、容量絶縁膜25としてタングステン膜23上
に形成してもよい。このようにタングステン膜23を除
去しない方法によれば、タングステン膜25の存在によ
って、容量絶縁膜25とシリコンからなる電荷蓄積電極
23との間の直接の接触が生じないため、シリコンと反
応するおそれのある誘電体材料を容量絶縁膜25の材料
として使用することが可能となる。
【0041】(実施例3)次に、本発明をコンタクトの
形成に適用した例を実施例3として説明する。
【0042】一般に、コンタクト抵抗は、コンタクト界
面の面積に反比例する。このため、コンタクト界面の凹
凸を増加させ、それによってコンタクト面積を実質的に
増加させることができれば、コンタクトホールの開口面
積を一定に維持したまま、コンタクト抵抗を低下させる
ことができる。以下に、図3(a)〜(c)を参照しな
がら、その方法を説明する。
【0043】まず、図3(a)に示されるように、基板
31上にリンドープ多結晶シリコン配線32を形成す
る。基板31と多結晶シリコン配線32の間には、不図
示の絶縁膜が設けられている。次に、多結晶シリコン配
線32を覆うように、層間絶縁膜33を形成した後、コ
ンタクトホール34を層間絶縁膜33中に形成する。こ
の後、実施例1の方法と同様の方法により、コンタクト
ホール34の底部にて露出する多結晶シリコン配線32
の表面上に、タングステン膜35を成長させる。図3
(b)に示されるように、タングステン膜35は、層間
絶縁膜33上には成長せず、多結晶シリコン配線32上
にのみ選択的に成長する。
【0044】次に、タングステン膜35を除去した後、
図3(c)に示されるように、Al配線36を層間絶縁
膜33上に形成することにより、Al配線36と多結晶
シリコン配線32との電気的コンタクトを形成する。
【0045】多結晶シリコン配線32の凹凸の程度が増
加することにより、前述のように、多結晶シリコン配線
32の表面積が従来の表面積の1.6倍に拡大すると、
コンタクト抵抗は、1.6分の1に低減されることにな
る。
【0046】多結晶シリコン配線32のコンタクト部分
の凹凸を増加させた後に、コンタクトホール34を介し
て、不純物イオンを注入すれば、なお一層コンタクト抵
抗を低下させることができる。
【0047】このように、本実施例によれば、コンタク
トホール34の開口面積を縮小することなく、コンタク
ト抵抗を低減することができる。コンタクトホール34
の開口面積を縮小すると、コンタクトホール34内にア
ルミニウム配線36を埋め込むことが困難となり、コン
タクト不良が増加するが、本実施例によれば、そのよう
な問題を回避することができる。
【0048】(実施例4)次に、図4(a)〜(e)を
参照しながら、本発明の実施例4を説明する。
【0049】まず、図4(a)に示されるように、CV
D法により、不図示のトランジスタを覆うように絶縁膜
42をシリコン基板41上に形成した後、リソグラフィ
及びエッチング技術により絶縁膜42の所定領域に開口
部を形成する。この開口部は、キャパシタの電荷蓄積電
極43とシリコン基板41とを接続するために用いられ
る。開口部を介してシリコン基板41に接するようにリ
ンドープ多結晶シリコン膜を絶縁膜42上に堆積した
後、リソグラフィ及びエッチング技術により多結晶シリ
コン膜をパターニングして電荷蓄積電極43を形成す
る。電荷蓄積電極43は、図4(a)に示されるよう
に、絶縁膜43の開口部を介してシリコン基板41に接
触している。より正確には、この蓄積電極43は、シリ
コン基板41の表面に形成された不純物拡散領域(不図
示)に電気的に接続されている。この不純物拡散領域
は、スイッチングトランジスタのソース/ドレイン領域
の一方に電気的に接続されているか、またはソース/ド
レインの一方として機能する。
【0050】次に、図4(b)に示されるように、電荷
蓄積電極43を覆うように、スパッタ法により純アルミ
ニウム膜44を絶縁膜42上に形成する。
【0051】純アルミニウム膜44の融点以下の温度
で、例えば450℃で、熱処理を行う。その結果、電荷
蓄積電極43の表面と純アルミニウム膜44とが、不均
一に反応し、図4(c)に示されるように、電荷蓄積電
極43と純アルミニウム膜44との界面の凹凸の程度が
増加する。
【0052】アルミニウムに対するシリコンの固溶度
(以下、単に「固溶度」と略記する)は、温度に依存し
て変化する。熱処理工程中、アルミニウムとシリコンと
の界面近傍において、その熱処理温度における固溶度に
達するまで、シリコンがアルミニウム中に溶解(拡散)
してゆく。またアルミニウムは、シリコン中に溶解(拡
散)してゆく。こうして、アルミニウムとシリコンとの
間で物質の相互移動が生じる。この熱力学的物質移動現
象が上記界面で不均一に生じる結果、界面の凹凸の程度
が増加する。もし、アルミニウムがシリコンを充分に含
有してると、例えば、熱処理温度における固溶度に達す
る量のシリコンをあらかじめ含有していると、上記物質
移動が生じにくくなる。このため、アルミニウム膜は、
熱処理温度における固溶度以下の量のシリコンを含んで
いる必要がある。アルミニウム膜のシリコン含有量が熱
処理温度における固溶度以下である限り、アルミニウム
は他の物質、例えば、銅、スカンジウム等を含む合金で
あってもよい。
【0053】熱処理工程の後、図4(d)に示されるよ
うに、リン酸と酢酸との混合溶液を使用してアルミニウ
ム膜44を選択的に除去する。シリコンに対してアルミ
ニウムを選択的にエッチングすることができるエッチャ
ントであれば、他の溶液またはガスを用いてもよう。こ
の後、周知の方法で、図4(e)に示されるように、容
量絶縁膜46を電荷蓄積電極43上に堆積した後、プレ
ート電極47を形成することにより、電荷蓄積電極4
3、容量絶縁膜46、及びプレート電極47からなるキ
ャパシタが形成される。
【0054】このようにして形成されたキャパシタの電
荷蓄積電極43は、従来に比べて拡大された表面積を有
しているため、キャパシタの容量は、その表面積の拡大
量に比例して拡大している。このため、本実施例の方法
で、DRAMのメモリセルのキャパシタを形成すれば、
充分な電荷蓄積電極を有し、かつ、サイズの縮小された
メモリセルが提供される。
【0055】上記実施例の方法では、多結晶シリコン膜
をパターニングして電荷蓄積電極43を形成した後、ア
ルミニウム膜44を形成したが、多結晶シリコン膜をパ
ターニングする前に、多結晶シリコン膜上にアルミニウ
ム膜44を形成してもよい。その場合、熱処理工程及び
アルミニウム膜除去工程の後、上面に凹凸が形成された
多結晶シリコン膜をパターニングして電荷蓄積電極43
を形成する。
【0056】本実施例によれば、タングステン膜をシリ
コン上に成長させるための装置、例えば、化学的気相成
長による金属膜成長装置は不要であり、しかも、半導体
製造装置として製造ラインに導入されているAlスパッ
タ装置を使用することができる。
【0057】(実施例5)次に、アルミニウムとシリコ
ンとの間に相互拡散によるのではなく、アルミニウムが
含有する物質をシリコン上に析出させることにより、シ
リコン表面の凹凸を増加させる方法を実施例5として説
明する。
【0058】まず、図5(a)に示されるように、CV
D法により、不図示のトランジスタを覆うように絶縁膜
52をシリコン基板51上に形成した後、リソグラフィ
及びエッチング技術により絶縁膜52の所定領域に開口
部を形成する。この開口部は、後に形成されるキャパシ
タの電荷蓄積電極53とシリコン基板51とを接続する
ために用いられる。開口部を介してシリコン基板51に
接するようにリンドープ多結晶シリコン膜を絶縁膜52
上に堆積した後、リソグラフィ及びエッチング技術によ
り多結晶シリコン膜をパターニングして電荷蓄積電極5
3を形成する。電荷蓄積電極53は、図5(a)に示さ
れるように、絶縁膜53の開口部を介してシリコン基板
51に接触している。より正確には、この電荷蓄積電極
53は、シリコン基板51の表面に形成された不純物拡
散領域(不図示)に電気的に接続されている。この不純
物拡散領域は、スイッチングトランジスタのソース/ド
レイン領域の一方に電気的に接続されているか、または
ソース/ドレインの一方として機能する。
【0059】次に、図5(b)に示されるように、電荷
蓄積電極53を覆うように、スパッタ法により、10重
量パーセントのシリコンを含有したアルミニウム膜54
を絶縁膜52上に形成する。このアルミニウム膜54
は、450℃における固溶度を超える量のシリコンを含
有している。
【0060】次に図5(c)に示されるように、アルミ
ニウム膜54の融点以下の温度で、例えば450℃で、
熱処理工程を行う。この熱処理工程により、アルミニウ
ム膜54から電荷蓄積電極53の表面にシリコンが析出
する。以下に、図7(a)から(c)を参照して、シリ
コンの析出現象を、より詳細に説明する。図7(a)
は、熱処理工程前の半導体装置の断面を示している。こ
の図は、図5(b)に相当しているが、アルミニウム膜
54が含有しているシリコンを模式的に示している。熱
処理工程中、図7(b)に示されるように、アルミニウ
ム膜54中に含有されるシリコンの一部が、電荷蓄積電
極53の表面において析出核が形成された部分上でエピ
タキシャル成長する。こうして、シリコンの析出、すな
わち、シリコン析出物55の成長が、電荷蓄積電極53
上で不均一に生じる。熱処理工程後、図7(c)に示さ
れるように、多数のシリコン析出物55が形成され、表
面積の拡大した電荷蓄積電極53が得られる。なお、シ
リコン析出物55の高さは、堆積したアルミニウム膜5
3の膜厚に匹敵する。
【0061】次に、60℃程度のリン酸及び酢酸の混合
液を用いて、シリコン析出物55を残しながら、アルミ
ニウム膜54を選択的に除去する。シリコンに対してア
ルミニウムを選択的にエッチングすることができるエッ
チャントであれば、他の溶液またはガスを用いてもよ
い。こうして、図5(d)に示されるように、多数のシ
リコン析出物55により表面積の増加した電荷蓄積電極
53が得られる(以下、シリコン析出物55及び電荷蓄
積電極54を総称して「電荷蓄積電極54」と称するこ
とがある)。
【0062】シリコン析出物55の形成は、アルミニウ
ム膜54が熱処理温度における固溶度以上の量のシリコ
ンを含有していれば生じる。このような析出物の形成
は、シリコンに限らず他の物質でも生じ得る。例えば、
アルミニウム膜54が熱処理温度における固溶度以上の
量のゲルマニウムを含有していると、ゲルマニウム析出
物が電荷蓄積電極53上に形成され、電荷蓄積電極53
の表面積が増加する。また、アルミニウム膜54は、析
出させる物質以外の物質、例えば、銅、スカンジウム等
を含む合金膜であってもよい。シリコン析出物55に導
電性を与えるためには、シリコン析出物55に対して、
不純物のドーピングを行えばよい。この不純物として、
電荷蓄積電極53にドープされている不純物と同じ不純
物を用いることが好ましい。ドーピングは、アルミニウ
ム膜54をエッチングにより除去する前、又は、除去し
た後に、イオン注入法により実行することが好ましい。
【0063】この後、周知の方法で、図5(e)に示さ
れるように、容量絶縁膜56を電荷蓄積電極53上に堆
積した後、プレート電極57を形成することにより、電
荷蓄積電極53、容量絶縁膜56、及びプレート電極5
7からなるキャパシタが形成される。
【0064】(実施例6)以下に、図6(a)〜(d)
を参照しながら、コンタクトの形成方法を実施例6とし
て説明する。
【0065】まず、図6(a)に示されるように、基板
61上にリンドープ多結晶シリコン配線62を形成す
る。基板61と多結晶シリコン配線62の間には、不図
示の絶縁膜が設けられている。次に、多結晶シリコン配
線62を覆うように、層間絶縁膜63を形成した後、コ
ンタクトホール64を層間絶縁膜63中に形成する。こ
の後、実施例4の方法と同様の方法により、コンタクト
ホール64の底部にて露出する多結晶シリコン配線62
の表面と接触するように、層間絶縁膜63上にアルミニ
ウム膜65を堆積させる(図6(b))。
【0066】次に、図6(c)に示されるようにアルミ
ニウム膜65を除去することにより、表面積の増加した
コンタクト面を露出させる。この後、図6(d)に示さ
れるように、バリアメタル膜67及びアルミニウム合金
膜68を層間絶縁膜63上に形成して、これらの膜67
及び68からなる配線を形成する。
【0067】多結晶シリコン配線62のコンタクト部分
の凹凸を増加させた後に、コンタクトホール64を介し
て、不純物イオンを注入すれば、なお一層コンタクト抵
抗を低下させることができる。
【0068】
【発明の効果】本発明によれば、シリコン膜の堆積温度
を狭い範囲内で制御することなく、シリコン膜の表面に
大きな凹凸を容易に形成することができる。また、表面
に形成される凹凸の程度はシリコンの不純物濃度に依存
しない。こうして、本発明の方法によれば、再現性よく
電荷蓄積電極の表面積を拡大し、キャパシタの容量を増
加することができる。また、コンタクトホールの開口面
積を拡大することなく、コンタクト界面の面積を実質的
に拡大し、それによってコンタクト抵抗を低減すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施例1による半導体装置製造方法を
説明するための工程断面図
【図2】本発明の実施例2による半導体装置製造方法を
説明するための工程断面図
【図3】本発明の実施例3による半導体装置製造方法を
説明するための工程断面図
【図4】本発明の実施例4による半導体装置製造方法を
説明するための工程断面図
【図5】本発明の実施例5による半導体装置製造方法を
説明するための工程断面図
【図6】本発明の実施例6による半導体装置製造方法を
説明するための工程断面図
【図7】本発明による半導体装置製造方法で行われる熱
処理工で生じるシリコン析出現象を説明するための工程
断面図
【図8】シリコン膜の堆積温度と堆積されたシリコン膜
の表面積との関係を示すグラフ
【符号の説明】
11 基板 12 多結晶シリコン膜 13 酸化シリコン膜 14 タングステン膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関口 満 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮永 績 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 福本 正紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】不均一な厚さを有する酸化膜をシリコン上
    に形成する工程と、 金属元素を含有するガスによって該酸化膜の少なくとも
    一部を還元し、かつ、該ガスと該シリコンの露出した表
    面とを反応させながら、該金属元素を含む金属膜を該シ
    リコン上に成長させる工程と、 該金属膜を除去する工程とを包含する半導体装置の製造
    方法。
  2. 【請求項2】請求項1記載の不均一な厚さを有する酸化
    膜を前記シリコン上に形成する前記工程は、酸化性溶液
    により該シリコンの表面を酸化し、それによって自然酸
    化膜を形成する工程である半導体装置の製造方法。
  3. 【請求項3】請求項1記載のガスとして、WF6を含有
    するガスを使用することにより、前記金属膜としてタン
    グステン膜を成長させる半導体装置の製造方法。
  4. 【請求項4】請求項1記載の金属膜除去工程後に、容量
    絶縁膜を前記シリコン上に形成する工程と、 該容量絶縁膜上に導電膜を堆積し、それによって、該シ
    リコンと該容量絶縁膜と該導電膜とを有するキャパシタ
    を形成する工程とを包含する半導体装置の製造方法。
  5. 【請求項5】請求項1記載の金属膜の成長工程前に前記
    シリコンを覆う絶縁膜を形成する工程と、 該シリコンの表面の一部を露出させるコンタクトホール
    を該絶縁膜中に形成する工程と、 前記金属膜除去工程後に、該コンタクトホールを介して
    露出する該シリコンの該表面の上に導電材料を形成し、
    該シリコンと該導電材料とを電気的に接続する工程とを
    包含する半導体装置の製造方法。
  6. 【請求項6】不均一な厚さを有する酸化膜をシリコン上
    に形成する工程と、 金属元素を含有するガスによって該酸化膜の少なくとも
    一部を還元し、かつ、該ガスと該シリコンの露出した表
    面とを反応させながら、該金属元素を含む金属膜を該シ
    リコン上に成長させる工程と、 容量絶縁膜を該金属膜上に形成する工程と、 該容量絶縁膜上に導電膜を堆積し、それによって、該シ
    リコンと該金属膜と該容量絶縁膜と該導電膜とを有する
    キャパシタを形成する工程とを包含する半導体装置の製
    造方法。
  7. 【請求項7】請求項6記載の容量絶縁膜は、高誘電体膜
    である半導体装置の製造方法。
  8. 【請求項8】金属膜をシリコン上に堆積させる工程と、 該金属膜の融点以下の温度で熱処理をすることにより、
    該金属膜の一部を該シリコン中に浸入させる工程と、 該金属膜を除去する工程とを包含する半導体装置の製造
    方法。
  9. 【請求項9】請求項8記載の金属膜を除去する前記工程
    の後に、容量絶縁膜を前記シリコン上に形成する工程
    と、 該容量絶縁膜上に導電膜を堆積し、それによって、該シ
    リコンと該容量絶縁膜と該導電膜とを有するキャパシタ
    を形成する工程とを包含する半導体装置の製造方法。
  10. 【請求項10】請求項8記載の金属膜の成長工程前に前
    記シリコンを覆う絶縁膜を形成する工程と、 該シリコンの表面の一部を露出させるためのコンタクト
    ホールを該絶縁膜中に形成する工程と、 前記金属膜除去工程後に、該コンタクトホールを介して
    露出する該シリコンの該表面の上に導電材料を形成し、
    該シリコンと該導電材料とを接続する工程とを包含する
    半導体装置の製造方法。
  11. 【請求項11】請求項8記載の金属膜を成長させる工程
    は、アルミニウム合金膜を前記シリコン上に堆積する工
    程である半導体装置の製造方法。
  12. 【請求項12】ある温度に於ける固溶度以上の量の材料
    を含有する金属膜を該シリコン上に堆積させる工程と、 該温度で熱処理をすることにより、該材料を該シリコン
    上に析出させる工程と、 該金属膜を除去する工程とを包含する半導体装置の製造
    方法。
  13. 【請求項13】請求項12記載の金属膜を除去する前記
    工程の後に、容量絶縁膜を前記シリコン上に形成する工
    程と、 該容量絶縁膜上に導電膜を堆積し、それによって、該シ
    リコンと該容量絶縁膜と該導電膜とを有するキャパシタ
    を形成する工程とを包含する半導体装置の製造方法。
  14. 【請求項14】請求項12記載の金属膜の成長工程前に
    前記シリコンを覆う絶縁膜を形成する工程と、 該絶縁膜にコンタクトホールを形成する工程と、 前記金属膜除去工程後に、該コンタクトホールを介して
    露出する前記シリコン上に導電材料を形成し、該シリコ
    ンと該導電材料とを接続する工程とを包含する半導体装
    置の製造方法。
  15. 【請求項15】請求項12記載の金属膜を成長させる工
    程は、アルミ合金膜を前記シリコン上に堆積する工程で
    ある半導体装置の製造方法。
  16. 【請求項16】請求項12記載の他の材料は、4価の半
    導体である半導体装置の製造方法。
  17. 【請求項17】不均一な厚さを有する酸化膜をシリコン
    上に形成する工程と、 ガスによって該酸化膜の少なくとも一部を還元し、か
    つ、該ガスと該シリコンの露出した表面とを反応させな
    がら、誘電体膜を該シリコン上に成長させる工程と、 該誘電体膜上に導電性膜を堆積し、それによって、該シ
    リコンと該誘電体膜と該導電性膜とを有するキャパシタ
    を形成する工程とを包含する半導体装置の製造方法。
  18. 【請求項18】請求項17記載の容量絶縁膜は、高誘電
    体膜である半導体装置の製造方法。
JP5011386A 1992-01-27 1993-01-27 半導体装置の製造方法 Pending JPH0689984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5011386A JPH0689984A (ja) 1992-01-27 1993-01-27 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4-11685 1992-01-27
JP1168592 1992-01-27
JP19669892 1992-07-23
JP4-196698 1992-07-23
JP5011386A JPH0689984A (ja) 1992-01-27 1993-01-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0689984A true JPH0689984A (ja) 1994-03-29

Family

ID=27279395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5011386A Pending JPH0689984A (ja) 1992-01-27 1993-01-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0689984A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622888A (en) * 1994-11-09 1997-04-22 Nec Corporation Method of manufacturing a semiconductor device
KR100333379B1 (ko) * 1999-06-23 2002-04-18 박종섭 반도체 소자의 제조방법
JP2004111737A (ja) * 2002-09-19 2004-04-08 Fasl Japan Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622888A (en) * 1994-11-09 1997-04-22 Nec Corporation Method of manufacturing a semiconductor device
KR100333379B1 (ko) * 1999-06-23 2002-04-18 박종섭 반도체 소자의 제조방법
JP2004111737A (ja) * 2002-09-19 2004-04-08 Fasl Japan Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5474949A (en) Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
KR930001736B1 (ko) 반도체장치의 제조방법
US5953576A (en) Method for fabricating a capacitor of a semiconductor device
EP1368822B1 (en) Rhodium-rich oxygen barriers
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
US4959745A (en) Capacitor and method for producing the same
US6872639B2 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US5656529A (en) Method for manufacturing highly-integrated capacitor
KR0147655B1 (ko) 반도체 장치의 캐패시터 제조방법
JP3071302B2 (ja) 半導体素子の製造方法
JPH08204145A (ja) 半導体装置の製造方法
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
US6146963A (en) Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current
JPH10335607A (ja) 半導体装置の製造方法
JPH0689984A (ja) 半導体装置の製造方法
JP3395165B2 (ja) 半導体キャパシタの製造方法
JPH0645521A (ja) 半導体素子の製造方法
JPH0563157A (ja) 半導体装置
JP2736061B2 (ja) 半導体装置の製造方法
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
JPH09232543A (ja) 半導体装置の製造方法
JPH04242967A (ja) 半導体装置の製造方法
JPH04249358A (ja) 半導体装置の製造方法
US6344694B1 (en) Semiconductor device and method for manufacturing same