KR100333379B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100333379B1 KR100333379B1 KR1019990023768A KR19990023768A KR100333379B1 KR 100333379 B1 KR100333379 B1 KR 100333379B1 KR 1019990023768 A KR1019990023768 A KR 1019990023768A KR 19990023768 A KR19990023768 A KR 19990023768A KR 100333379 B1 KR100333379 B1 KR 100333379B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal silicide
- metal
- semiconductor layer
- seconds
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 51
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000010936 titanium Substances 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010941 cobalt Substances 0.000 claims abstract description 5
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 22
- 238000003860 storage Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 239000011261 inert gas Substances 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
- B65F3/00—Vehicles particularly adapted for collecting refuse
- B65F3/02—Vehicles particularly adapted for collecting refuse with means for discharging refuse receptacles thereinto
- B65F3/04—Linkages, pivoted arms, or pivoted carriers for raising and subsequently tipping receptacles
- B65F3/06—Arrangement and disposition of fluid actuators
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01H—STREET CLEANING; CLEANING OF PERMANENT WAYS; CLEANING BEACHES; DISPERSING OR PREVENTING FOG IN GENERAL CLEANING STREET OR RAILWAY FURNITURE OR TUNNEL WALLS
- E01H1/00—Removing undesirable matter from roads or like surfaces, with or without moistening of the surface
- E01H1/02—Brushing apparatus, e.g. with auxiliary instruments for mechanically loosening dirt
- E01H1/05—Brushing apparatus, e.g. with auxiliary instruments for mechanically loosening dirt with driven brushes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
- Y02W30/00—Technologies for solid waste management
- Y02W30/50—Reuse, recycling or recovery technologies
- Y02W30/80—Packaging reuse or recycling, e.g. of multilayer packaging
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Mechanical Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 새로운 방법으로 반구형 그레인을 형성하여 제조비용을 감소시킬 뿐만 아니라, 고집적화에 따른 캐패시터 사이의 브리지를 방지한다.
본 발명에 따라, 실리콘을 포함하는 반도체층 상에 실리사이드 형성용 금속막을 증착하고, 금속막이 형성된 반도체층을, 금속막의 금속과 반도체층의 실리콘이 확산되도록 하는 제 1 단계와, 실리콘과 금속을 반응시켜 금속 실리사이드막을 형성하는 제 2 단계와, 금속 실리사이드막의 덩어리를 형성하는 제 3 단계와, 그의 일부는 반도체층 내에 매립되고 그의 다른 부분은 반도체층의 표면위로 노출되어 소정간격으로 이격된 금속 실리사이드막의 클러스터를 형성하는 제 4 단계로 단계적으로 열처리한다. 그리고 나서, 금속 실리사이드막의 클러스터를 제거하여 반도체층 표면에 오목한 형태의 반구형 그레인을 형성한다. 또한, 금속막은 티타늄막 또는 코발트막으로 형성하고, 열처리는 500 내지 1,100℃의 온도영역에서 급속열처리로 진행한다. 바람직하게, 제 1 단계는 500 내지 600℃의 온도에서 15 내지 25초 동안 진행하고, 제 2 단계는 500 내지 600℃의 온도에서 15 내지 25초 동안 질소 또는 아르곤과 같은 불활성기체 분위기에서 진행하고, 제 3 단계는 800 내지 1,000℃에서 25 내지 35초 동안 진행하고, 제 4 단계는 900 내지 1,100℃에서 250 내지 350초 동안 진행한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반구형 그레인 폴리실리콘막을 이용한 반도체 소자의 캐패시터 형성방법에 관한 것이다.
메모리 소자의 집적도가 증가됨에 따라, 셀면적 및 셀 사이의 간격은 축소되는 반면, 캐패시터는 일정용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다. 이러한 캐패시터의 용량을 극대화하기 위하여, 유전막으로서 고유전율을 가지는 절연체를 이용하거나, 스토리지 전극을 스택구조나 핀구조 또는 실린더 구조로 형성하여 전극의 면적을 증가시켰다.
또한, 스토리지 전극에 반구형 그레인(hemiSpherical Grain; HSG)을 형성하여 표면적을 더욱더 증가시켰다.
상기한 HSG의 형성방법을 도 1a 내지 도 1c를 참조하여 설명한다.
도 1a에 도시된 바와 같이, 폴리실리콘막(10) 표면에 실리콘 원자핵(11)을 증착하고, 비정질 상태가 결정상태로 변화하는 천이온도에서 열처리를 진행한다. 이때, 폴리실리콘 원자(10A, 10B)가 원자핵(N)을 중심으로 확산하여, 도 1b에 도시된 바와 같이 결정화된다. 또한, 이러한 폴리실리콘 원자(10A, 10B)의 결정화가 가속화되면, 도 1c에 도시된 바와 같이, 폴리실리콘(10)의 결정립 성장(grain growth)이 이루어져서 폴리실리콘막(10)의 표면이 반구형으로 변화한다. 이에 따라, 단위면적당 폴리실리콘막(10)의 표면적이 증대된다.
그러나, 상기한 HSG 기술은 재산권으로 등록되어 있으므로 이를 적용하기 위해서는 원가비용 이외의 별도의 비용이 가중되기 때문에 제조비용이 높다. 또한, 고집적화로 인한 캐패시터 노드 사이의 미세한 간격에 의해, 예컨대 64메가 공정의 경우 약 0.17㎛로서, 상기한 바와 같은 HSG를 적용할 경우 캐패시터의 노드 사이으 간격이 더욱더 좁아지게 되어, 캐패시터 사이의 브리지가 야기되어 소자의 신뢰성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 종래의 HSG 기술을 사용하는 것 없이 새로운 방법으로 반구형 그레인을 형성하여 제조비용을 감소시킬 뿐만 아니라, 고집적화에 따른 캐패시터 사이의 브리지를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반구형 그레인 폴리실리콘막 형성방법을 설명하기 위한 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도.
도 3a 내지 도 3f는 본 발명의 제 1 방법에 따른 반구형 그레인 형성방법을 설명하기 위한 단면도.
도 4a 내지 도 4f는 본 발명의 제 2 방법에 따른 반구형 그레인 형성방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
100 : 반도체 기판 110 : 절연막
120 : 스페이서 130 : 스토리지 전극
130A : 반구형 그레인
131 : 금속막
132 : 금속 실리사이드막
132A : 금속 실리사이드막의 덩어리
132B : 금속 실리사이드막의 클러스터
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 반도체 소자의 제조방법은 실리콘을 포함하는 반도체층 상에 실리사이드 형성용 금속막을 증착하는 단계와, 금속막을 500∼600℃온도에서 15초 내지 25초 동안 제 1열처리하여 금속막의 금속성분과 반도체층의 실리콘 성분을 확산시키는 단계와, 확산된 결과물을 500∼600℃온도에서 15초 내지 25초 동안 제 2열처리하여 실리콘 성분과 금속 성분을 반응시키어 금속실리사이드막을 형성하는 단계와, 금속실리사이드막을 800∼1,000℃ 온도에서 25초 내지 35초 동안 제 3열처리하여 금속 실리사이드막의 덩어리를 형성하는 단계와, 금속 실리사이드막의 덩어리를 900∼1,100℃ 온도에서 250초 내지 350초 동안 제 4열처리하여 일부분이 반도체층 내에 매립되고 타부분이 반도체층의 표면위로 노출되어 소정간격으로 이격된 형상을 가진 금속 실리사이드막의 클러스터를 형성하는 단계와, 금속 실리사이드막의 클러스터를 제거하여 반도체층 표면에 오목한 형태의 반구형 그레인을 가진 캐패시터의 스토리지전극을 형성하는 단계를 포함하는 것을 특징으로 한다.본 발명의 다른 실시예는, 실리콘을 포함하는 반도체층 상에 금속 실리사이드막을 형성하는 단계와, 금속실리사이드막을 800∼1,000℃ 온도에서 25초 내지 35초 동안 제 1열처리하여 금속 실리사이드막의 덩어리를 형성하는 단계와, 금속 실리사이드막의 덩어리를 900∼1,100℃ 온도에서 250초 내지 350초 동안 제 2열처리하여 일부분이 반도체층 내에 매립되고 타부분이 상기 반도체층의 표면위로 노출되어 소정간격으로 이격된 형상을 가진 금속 실리사이드막의 클러스터를 형성하는 단계와, 금속실리사이드막의 클러스터에 의해 노출된 반도체층을 등방성식각하여 반도체층의 표면에 오목한 형태의 반구형 그레인을 형성하는 단계와, 금속 실리사이드막의 클러스터를 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 상부에 측벽에 스페이서(120)가 형성된 캐패시터용 콘택홀이 구비된 절연막(110)이 형성된 반도체 기판(100) 상에, 상기 콘택홀을 통하여 기판(100)과 콘택하는 스토리지 전극(130)을 절연막(110) 상에 형성한다. 여기서, 스토리지 전극(130)은 실린더형이고, 폴리실리콘막으로 이루이진다.
그런 다음, 도 2b에 도시된 바와 같이, 스토리지 전극(130)의 표면에 반구형 그레인(130A)을 형성하여 표면적을 증대시킨 후, 반구형 그레인(130A)이 구비된 스토리지 전극(130) 상에 유전막(미도시) 및 플레이트 전극(미도시)을 형성한다.
여기서, 반구형 그레인(130A)은 종래와 같이 스토리지 전극(130) 표면에서 돌출된 볼록한 형상이 아니라 표면 내부로 리세스(recess)된 오목한 형상으로 형성되는데 하기와 같은 두가지 방법으로 형성할 수 있다.
먼저, 도 3a 내지 도 3f는 상기와 같은 반구형 그레인을 형성하기 위한 제 1 방법을 설명하기 위한 단면도이다.
도 3a에 도시된 바와 같이, 폴리실리콘막으로 이루어진 스토리지 전극(130) 상부에 티타늄(Ti) 또는 코발트(Co)와 같은 실리사이드 형성용 금속막(131)을 스퍼터링 방식으로 증착하고, 열처리를 진행한다. 이때, 열처리는 500 내지 1,100℃의 온도 영역에서 급속열처리 (Rapid thermal annealing; RTA)로 단계적으로 진행한다.
즉, 급속열처리는 도 3b에 도시된 바와 같이, 금속막(131)의 금속과 폴리실리콘막의 실리콘을 확산시키는 제 1 단계와, 도 3c에 도시된 바와 같이, 실리콘과 금속을 반응시켜 금속 실리사이드막(132)을 형성하는 제 2 단계와, 도 3d에 도시된 바와 같이, 금속 실리사이드막(132)의 덩어리(132A; agglomeration)를 형성하는 제 3 단계와, 도 3e에 도시된 바와 같이, 금속 실리사이드막의 클러스터(132B)를 형성하는 제 4 단계로 진행한다. 여기서, 클러스터(132B)는 그의 일부는 스토리지 전극(130) 내에 매립되고 그의 다른 부분은 스토리지 전극(130)의 표면 위로 노출되어, 소정 간격으로 이격되어 형성된다. 또한, 클러스터(132B)의 크기는 약 40 내지 50nm, 바람직하게 45nm가 되도록 형성한다.
바람직하게, 제 1 단계는 500 내지 600℃의 온도에서 15 내지 25초 동안, 더욱 바람직하게 500℃의 온도에서 20초 동안 진행하고, 제 2 단계는 500 내지 600℃의 온도에서 15 내지 25초 동안, 더욱 바람직하게 500℃의 온도에서 20초 동안 질소(N2), 아르곤(Ar)과 같은 불활성 기체 분위기에서 진행한다. 또한, 제 3 단계는 800 내지 1,000℃에서 25 내지 35초 동안, 더욱 바람직하게 900℃의 온도에서 30초 동안 진행하고, 제 4 단계는 900 내지 1,100℃에서 250 내지 350초 동안, 더욱 바람직하게 1,000℃의 온도에서 300초 동안 진행한다.
그리고 나서, 금속 실리사이드막의 클러스터(132B)를 습식식각으로 제거하여, 도 2f에 도시된 바와 같이, 그의 표면이 오목한 형태의 반구형 그레인(130A)을 갖는 스토리지 전극(130)을 완성한다.
다음으로, 도 4a 내지 도 4f는 상기한 반구형 그레인을 형성하기 위한 제 2 방법을 설명하기 위한 단면도로서, 상기 제 1 방법에서와 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.
도 4a에 도시된 바와 같이, 폴리실리콘막으로 이루어진 스토리지 전극(130) 상부에 금속 실리사이드막(132)을 증착한다. 바람직하게, 금속 실리사이드막(132)의 금속은 티타늄 또는 코발트와 같은 실리사이드용 금속이다. 그런 다음 금속 실리사이드막(132)을 800 내지 1,100℃의 온도 영역에서 RTA로 단계적으로 열처리한다.
즉, RTA는 도 4b에 도시된 바와 같이, 금속 실리사이드막(132)의 덩어리(132A)를 형성하는 제 1 단계와, 도 4c에 도시된 바와 같이, 금속 실리사이드막의 클러스터(132B)를 형성하는 제 2 단계로 진행한다. 여기서, 클러스터(132B)는 제 1 방법에서와는 달리 스토리지 전극(130)의 표면 상에서 소정 간격으로 이격되어 형성된다. 또한, 클러스터(132B)의 크기는 약 40 내지 50nm, 바람직하게 45nm가 되도록 형성한다.
바람직하게, 제 1 단계는 800 내지 1,000℃에서 25 내지 35초 동안, 더욱 바람직하게 900℃의 온도에서 30초 동안 진행하고, 제 2 단계는 900 내지 1,100℃에서 250 내지 350초 동안, 더욱 바람직하게 1,000℃의 온도에서 300초 동안 진행한다. 이때, 클러스터(31B)의 크기는 약 40 내지 50nm, 바람직하게 45nm가 되도록 진행한다.
도 4d를 참조하면, 금속 실리사이드막의 클러스터(132B)에 의해 노출된 폴리실리콘막(30)을 습식식각으로 식각한다. 바람직하게, 습식식각은 HNO3＋HF＋CH3COOH를 이용하여 진행한다. 즉, 습식식각에 의해 노출된 스토리지 전극(130)의 표면에서부터 등방성 식각(isotropic etch)이 시작되어, 도 4e에 도시된 바와 같이, 스토리지 전극(130)의 표면에 반구형 그레인(130A)이 형성된다. 그리고 나서, 클러스터 (132B)를 제거하여, 도 3f에 도시된 바와 같이, 그의 표면이 오목한 형태의 반구형 그레인(130A)을 갖는 스토리지 전극(130)을 완성한다.
상기한 본 발명에 의하면, 종래와 같은 원가이외의 별도의 비용이 요구되는 HSG 형성기술을 사용는 것 없이 상기와 같은 방법으로 폴리실리콘막 표면에 반구형 그레인을 형성함으로써, 제조비용을 절감시킬 수 있다.
또한, 반구형 그레인이 종래와 같이 표면에서 돌출된 볼록한 형상이 아닌 표면 내부로 리세스(recess)된 오목한 형상으로 형성되기 때문에, 고집적화에 따른 캐패시터의 노드 사이의 간격을 충분히 확보할 수 있으므로, 캐패시터 사이의 브리지 발생이 방지됨으로써, 소자의 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 버어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (14)
- 실리콘을 포함하는 반도체층 상에 실리사이드 형성용 금속막을 증착하는 단계와,상기 금속막을 500∼600℃온도에서 15초 내지 25초 동안 제 1열처리하여 상기 금속막의 금속성분과 반도체층의 실리콘 성분을 확산시키는 단계와,상기 확산된 결과물을 500∼600℃온도에서 15초 내지 25초 동안 제 2열처리하여 상기 실리콘 성분과 상기 금속 성분을 반응시키어 금속실리사이드막을 형성하는 단계와,상기 금속실리사이드막을 800∼1,000℃ 온도에서 25초 내지 35초 동안 제 3열처리하여 상기 금속 실리사이드막의 덩어리를 형성하는 단계와,상기 금속 실리사이드막의 덩어리를 900∼1,100℃ 온도에서 250초 내지 350초 동안 제 4열처리하여 일부분이 상기 반도체층 내에 매립되고 타부분이 상기 반도체층의 표면위로 노출되어 소정간격으로 이격된 형상을 가진 상기 금속 실리사이드막의 클러스터를 형성하는 단계와,상기 금속 실리사이드막의 클러스터를 제거하여 상기 반도체층 표면에 오목한 형태의 반구형 그레인을 가진 캐패시터의 스토리지전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 금속막은 티타늄막 또는 코발트막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항3는 삭제 되었습니다.
- 청구항4는 삭제 되었습니다.
- 청구항5는 삭제 되었습니다.
- 제 1 항에 있어서, 상기 금속 실리사이드막의 클러스터는 약 40 내지 50nm의 크기를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항7는 삭제 되었습니다.
- 실리콘을 포함하는 반도체층 상에 금속 실리사이드막을 형성하는 단계와,상기 금속실리사이드막을 800∼1,000℃ 온도에서 25초 내지 35초 동안 제 1열처리하여 상기 금속 실리사이드막의 덩어리를 형성하는 단계와,상기 금속 실리사이드막의 덩어리를 900∼1,100℃ 온도에서 250초 내지 350초 동안 제 2열처리하여 일부분이 상기 반도체층 내에 매립되고 타부분이 상기 반도체층의 표면위로 노출되어 소정간격으로 이격된 형상을 가진 상기 금속 실리사이드막의 클러스터를 형성하는 단계와,상기 금속실리사이드막의 클러스터에 의해 노출된 반도체층을 등방성식각하여 상기 반도체층의 표면에 오목한 형태의 반구형 그레인을 형성하는 단계와,상기 금속 실리사이드막의 클러스터를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서, 상기 금속 실리사이드막의 금속은 티타늄 또는 코발트인 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항10는 삭제 되었습니다.
- 청구항11는 삭제 되었습니다.
- 제 8 항에 있어서, 상기 금속 실리사이드막의 클러스터는 40 내지 50nm의 크기를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항13는 삭제 되었습니다.
- 청구항14는 삭제 되었습니다.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023768A KR100333379B1 (ko) | 1999-06-23 | 1999-06-23 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023768A KR100333379B1 (ko) | 1999-06-23 | 1999-06-23 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003471A KR20010003471A (ko) | 2001-01-15 |
| KR100333379B1 true KR100333379B1 (ko) | 2002-04-18 |
Family
ID=19594639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990023768A KR100333379B1 (ko) | 1999-06-23 | 1999-06-23 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333379B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464648B1 (ko) * | 2002-03-13 | 2005-01-03 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| KR100622756B1 (ko) * | 2002-12-30 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110752A (en) * | 1991-07-10 | 1992-05-05 | Industrial Technology Research Institute | Roughened polysilicon surface capacitor electrode plate for high denity dram |
| JPH0689984A (ja) * | 1992-01-27 | 1994-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09260609A (ja) * | 1996-03-26 | 1997-10-03 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
-
1999
- 1999-06-23 KR KR1019990023768A patent/KR100333379B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110752A (en) * | 1991-07-10 | 1992-05-05 | Industrial Technology Research Institute | Roughened polysilicon surface capacitor electrode plate for high denity dram |
| JPH0689984A (ja) * | 1992-01-27 | 1994-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09260609A (ja) * | 1996-03-26 | 1997-10-03 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003471A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658824B2 (ja) | 半導体装置の製造方法 | |
| JP2839076B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020001375A (ko) | 커패시터 제조 방법 | |
| US5583070A (en) | Process to form rugged polycrystalline silicon surfaces | |
| US6395615B2 (en) | Selective silicon formation for semiconductor devices | |
| KR100329769B1 (ko) | 티타늄폴리사이드게이트전극형성방법 | |
| US5492848A (en) | Stacked capacitor process using silicon nodules | |
| US6274470B1 (en) | Method for fabricating a semiconductor device having a metallic silicide layer | |
| JPH11150237A (ja) | 半導体装置の製造方法及び半導体チップ | |
| KR100333379B1 (ko) | 반도체 소자의 제조방법 | |
| US6548339B2 (en) | Methods of forming memory circuitry, and method of forming dynamic random access memory (DRAM) circuitry | |
| US6022775A (en) | High effective area capacitor for high density DRAM circuits using silicide agglomeration | |
| US6849498B2 (en) | Method of manufacturing semiconductor capacitor | |
| KR100318459B1 (ko) | 티타늄폴리사이드게이트전극형성방법 | |
| JP2917894B2 (ja) | 半導体装置の製造方法 | |
| US6177310B1 (en) | Method for forming capacitor of memory cell | |
| KR100653979B1 (ko) | 캐패시터의 하부전극 형성방법 | |
| JPH08293580A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| KR100505413B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100451516B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100301814B1 (ko) | 반도체 메모리 소자의 커패시턴스 증가 방법 | |
| JPH1197641A (ja) | 半導体記憶装置の製造方法 | |
| KR100252874B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020053570A (ko) | 커패시터의 하부전극 및 그 제조 방법 | |
| KR19990060865A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |