KR19980053082A - 반도체 소자의 캐패시터 제조방법 - Google Patents

반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR19980053082A
KR19980053082A KR1019960072132A KR19960072132A KR19980053082A KR 19980053082 A KR19980053082 A KR 19980053082A KR 1019960072132 A KR1019960072132 A KR 1019960072132A KR 19960072132 A KR19960072132 A KR 19960072132A KR 19980053082 A KR19980053082 A KR 19980053082A
Authority
KR
South Korea
Prior art keywords
film
forming
polycrystalline silicon
semiconductor device
tin
Prior art date
Application number
KR1019960072132A
Other languages
English (en)
Inventor
백용구
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960072132A priority Critical patent/KR19980053082A/ko
Publication of KR19980053082A publication Critical patent/KR19980053082A/ko

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판 상부에 하부절연막을 형성하는 공정과, 상기 하부절연막을 식각하여 콘택홀을 형성하는 공정과 상기 콘택홀에 접속되는 제 1 다결정 실리콘막을 형성하는 공정과, 상기 제 1 다결정 실리콘막을 식각하여 저장전극을 형성하는 공정과, 상기 구조의 전표면에 급속 열처리에 의한 질화공정으로 질화막을 형성하는 공정과, 상기 질화막 상부에 Ta2O5막을 형성하는 공정과, 상기 Ta2O5막 상부에 TiN막을 형성하는 공정과, 상기 TiN막 상부에 제 2 다결정 실리콘막을 형성한는 공정으로 이루어져, 고유전 특성의 캐패시터 절연막으로 Ta2O5막을 사용시 안정된 TiN막 및 인(P)이 도핑된 다결정 실리콘막의 2중 플레이트전극을 형성함으로써 전기적 특성을 개선시켜 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자의 캐패시터 제조방법
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는 소정 형태의 적층구조로 저장전극을 형성한 다음 고유전 특성의 캐패시터 절연막으로 Ta2O5막 형성시 안전된 TiN막을 형성함으로써 반도체 소자의 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 고유전 특성의 Ta2O5막을 절연막으로 이용하여 캐패시터를 제조하는 경우 누설전류 등의 전기적 특성이 저하되고 후속 공정의 고온 열처리 공정에서 열화되는 것을 방지하기 위해 TiN막 및 다결정 실리콘막으로 형성된 2중 전극 구조의 사용이 불가피하다.
그리고, TiN막의 증착 공정은 Ti 타겟(Target)과 N2가스를 이용하여 증착하는 물리기상증착법(Physical Vapor Deposition 이하, PVD)이 널리 사용되고 있으나, 초고집적 소자에서 저장전극이 좁은 디자인룰 조건에서는 입체 구조를 가져야 함에 따라 저장전극을 완전하게 피복하기에는 어려웠다.
또한, Ti 성분을 갖고 있는 반응원료를 이용하여 고온에서 기상 증착하는 유기금속화학기상증착법(Metal Oxide Chemical Vapor Deposition 이하, MOCVD)으로 양호한 피복 특성을 얻을 수 있으나, 반응원료에서 오는 카본이나 습기 성분의 오염요소가 증착되는 TiN막내에 포함되어 있어, 증착반응 직후 대기중에 노출시키게 되면 습기가 흡수되어 플레이트 전극으로서의 전기적 특성에 열화되는 문제점이 있다.
이에 , 본 발명은 상기한 문제점을 해결하기 위한 것으로 고유전 특성의 캐패시터 절연막으로 Ta2O5막을 사용시 반도체 기판상에 소정 형태의 적층구조로 콘택홀을 갖춘 저장전극을 형성하여 급속한 열처리에 의한 질화막(Rapid Thermal Nitridation 이하, RTN) 공정으로 전표면에 Si3N4막을 형성하고 화학기상증착법으로 Ta2O5막을 증착하여 열처리한 다음, TiN 막과 인(P)이 도핑된 다결정 실리콘막의 플레이트 전극을 형성 후, N2나 NH3가스를 이용한 플라즈마 식각공정에 의해 TiN 막내의 오염 성분을 줄이면서 질소성분을 증가시켜 고온 진공 열처리하여 안정된 TiN 막을 형성하여 신뢰성 있는 캐패시터의 특성을 얻을 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조공정도.
*도면의 주요부분에 대한 부호의 설명*
10 : 반도체 기판12 : 하부절연막
14 : 콘택홀16 : 저장전극
18 : Ta2O5막20 : TiN막
22 : 제 2 다결정 실리콘막
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은
반도체 기판 상부에 하부절연막을 형성하는 공정과, 상기 하부절연막을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀에 접속되는 제 1 다결정 실리콘막을 형성하는 공정과, 상기 제 1 다결정 실리콘막을 식각하여 저장전극을 형성하는 공정과, 상기 구조의 전표면에 급속 열처리에 의한 질화공정으로 질화막을 형성하는 공정과, 상기 질화막 상부에 Ta2O5막을 형성하는 공정과, 상기 Ta2O5막 상부에 TiN막을 형성하는 공정과, 상기 TiN막 상부에 제 2 다결정 실리콘막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조공정도이다.
먼저, 반도체 기판(10) 상부에 하부절연막(12)으로 소자분리를 위한 필드산화막(도시 안됨), 게이트산화막(도시 안됨)을 형성하고, 게이트전극(도시 안됨)과 소오스/드레인 전극(도시 안됨)으로 구성되는 모스 전계효과를 트랜지스터(도시 안됨)를 형성한다.
다음, 상기 하부절연막(12)을 식각하여 저장전극 콘택홀(14)을 형성하고, 상기 구조의 전표면에 인이나 보론 등과 같은 불순물이 도핑된 다결정 실리콘막(도시 안됨)을 형성하여 저장전극 콘택홀(14)에 접속되도록 한 후, 그 상부에 진성 다결정 실리콘막(도시 안됨)과 도핑된 다결정 실리콘막(도시 안됨)을 반복 적층한다.
그 다음, 사이 도핑된 다결정 실리콘막과 진성 다결정 실리콘막을 패턴닝하여 전하저장 전극(16)으로 예정된 부분만 남도록 하여, 상기 다결정 실리콘막 패턴을 습식 식각으로 측면이 굴곡지게 식각하여 저장전극(16)을 형성한다.
여기서, 상기 저장전극(16) 구조로는 원통형 적층구조, 핀형 적층구조, 트렌치형 적층구조 등이 사용될 수 있다.(도 1a 참조)
다음, 상기 저장전극(16)의 표면에 형성되는 저유전막인 산화막(도시 안됨)형성을 억제하기 위해 급속 열처리에 의한 질화(Rapid Themal Nitridation, 이하 RTN)공정으로 질화막(도시 안됨)을 10 ~ 20Å 두께 정도로 형성한다.
그 다음, 상기 질화막 상부에 화학기상증착(CVD) 방법으로 80 ~ 100Å 두께의 Ta2O5막(18)을 형성한 다음, 저유전율의 산화막형성을 억제하기 위해 800℃온도/O2분위기/30초 동안 열처리한다.(도 1b 참조)
다음, TDEAT(Tetra Kis(Di methy1 anomi) - Ti, Ti[N(C2H5)2]4), TDMAT(Tetra Kis(Di Ethy1 anomi)-Ti,(Ti[N(CH3)2]4,) 또는 TiCl의 반응원료를 이용하여 상기 Ta2O5막(18)상에 질소 소스로써 N2또는 NH3을 이용하여 400℃ 온도 이상에서 LPCVD(low pressure CVD 이하, 저압화학기상증착법) 혹은 PECVD(plasma enhanced CVD 이하, 플라즈마화학기상증착법)으로 TiN막(20)을 형성한다.
여기서, 상기 TiN막(20)를 안정화시키기 위해 TiN막(20)내의 오염성분을 줄이면서 질소성분을 증가시킨 후, 진공상태에서 800℃ 온도, NH3분위기로 고온 열처리할 수 잇는 반응로에서 고온 진공열처리를 행한다.(도 1c 참조)
그 다음, 상기 TiN막(20) 상부에 외부에서의 O2나 습기(moisture)가 흡수되는 것을 방지하기 위해 진공상태에서 불순물 인이 도핑된 제 2 다결정 실리콘막(22)을 일정 두께 형성하여 2중 전극 구조의 플레이트전극을 형성함으로써 반도체 소자의 고직접화에 충분한 정전용량을 갖는 캐패시터 공정을 완료한다.(도 1d 참조)
상기한 바와 같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 고유전 특성의 캐패시터 절연막으로 Ta2O5막을 사용시 안정된 TiN막 및 인(P)이 도핑된 다결정 실리콘막의 2중 플레이트전극을 형성함으로써 전기적 특성을 개선시켜 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (7)

  1. 반도체 기판 상부에 하부절연막을 형성하는 공정과,
    상기 하부절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀에 접속되는 제 1 다결정 실리콘막을 형성하는 공정과,
    상기 제 1 다결정 실리콘막을 식각하여 저장전극을 형성하는 공정과,
    상기 구조의 전표면에 급속 열처리에 의한 질화공정으로 질화막을 형성하는 공정과,
    상기 질화막 상부에 Ta2O5막을 형서하는 공정과,
    상기 Ta2O5막 상부에 TiN막을 형성하는 공정과,
    상기 TiN막 상부에 제 2 다결정 실리콘막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  2. 청구항 1에 있어서,
    상기 Ta2O5막은 80 ~ 100Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  3. 청구항 1에 있어서,
    상기 TiN막은 TDEAT(Ti[N(C2H5)2]4, TDMAT(Ti[N(CH3)2]4,) 또는 TiCl로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  4. 청구항 1에 있어서,
    상기 TiN막은 800℃ 이상의 고온에서 N2분위기 또는 NH3분위기로 저압에서 열처리된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  5. 청구항 1에 있어서,
    상기 TiN막은 LPCVD 또는 PECVD로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  6. 청구항 1에 있어서,
    상기 저장전극은 원통형 적층구조, 핀형 적층구조, 트렌치형 적층구조로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  7. 청구항 1에 있어서,
    상기 제 2 다결정 실리콘막은 불순물 인(P)이 도핑되어 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
KR1019960072132A 1996-12-26 1996-12-26 반도체 소자의 캐패시터 제조방법 KR19980053082A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960072132A KR19980053082A (ko) 1996-12-26 1996-12-26 반도체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072132A KR19980053082A (ko) 1996-12-26 1996-12-26 반도체 소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR19980053082A true KR19980053082A (ko) 1998-09-25

Family

ID=66381590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072132A KR19980053082A (ko) 1996-12-26 1996-12-26 반도체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR19980053082A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331261B1 (ko) * 1998-12-30 2002-08-22 주식회사 하이닉스반도체 반도체장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021655A (ko) * 1993-12-02 1995-07-26 가네꼬 하사시 반도체 장치 제조 방법
US5438012A (en) * 1992-08-06 1995-08-01 Nec Corporation Method of fabricating capacitor element in super-LSI
JPH07221201A (ja) * 1994-01-27 1995-08-18 Nec Corp 半導体装置の製造方法および半導体装置の製造装置
KR980012500A (ko) * 1996-07-23 1998-04-30 김광호 반도체장치의 커패시터 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438012A (en) * 1992-08-06 1995-08-01 Nec Corporation Method of fabricating capacitor element in super-LSI
KR950021655A (ko) * 1993-12-02 1995-07-26 가네꼬 하사시 반도체 장치 제조 방법
JPH07221201A (ja) * 1994-01-27 1995-08-18 Nec Corp 半導体装置の製造方法および半導体装置の製造装置
KR980012500A (ko) * 1996-07-23 1998-04-30 김광호 반도체장치의 커패시터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331261B1 (ko) * 1998-12-30 2002-08-22 주식회사 하이닉스반도체 반도체장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100282413B1 (ko) 아산화질소 가스를 이용한 박막 형성 방법
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
JPH06177324A (ja) 電圧係数の小さいキャパシタを含むｉｃチップとその製造法
KR100290782B1 (ko) 반도체 소자의 제조방법
US20020028578A1 (en) Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process
KR20000001625A (ko) 2중층 스페이서를 갖는 모스 트랜지스터 형성방법
US6545370B1 (en) Composite silicon nitride sidewall spacers for reduced nickel silicide bridging
KR19980053082A (ko) 반도체 소자의 캐패시터 제조방법
KR100308501B1 (ko) 반도체소자의 캐패시터 형성방법
KR20020002739A (ko) 반도체 소자의 제조 방법
KR100327588B1 (ko) 반도체 소자의 텅스텐 게이트 전극 형성방법
KR20020016312A (ko) 텅스텐 게이트 형성방법
KR100365739B1 (ko) 캐패시터의텅스텐상부전극형성방법
KR20010008590A (ko) 반도체장치의 게이트전극 제조방법
KR100271715B1 (ko) 반도체소자의 캐패시터 형성방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100355602B1 (ko) 반도체소자의 캐패시터 형성방법
KR100309131B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100331261B1 (ko) 반도체장치의 제조 방법
KR100315037B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100384848B1 (ko) 반도체소자 제조 방법
KR20020050521A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR100419879B1 (ko) 반도체 소자의 제조방법
KR100384844B1 (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application