JPH09142845A - Bi系強誘電体薄膜及びその形成方法 - Google Patents

Bi系強誘電体薄膜及びその形成方法

Info

Publication number
JPH09142845A
JPH09142845A JP7310815A JP31081595A JPH09142845A JP H09142845 A JPH09142845 A JP H09142845A JP 7310815 A JP7310815 A JP 7310815A JP 31081595 A JP31081595 A JP 31081595A JP H09142845 A JPH09142845 A JP H09142845A
Authority
JP
Japan
Prior art keywords
thin film
layer
film
forming
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7310815A
Other languages
English (en)
Other versions
JP3180642B2 (ja
Inventor
Tsutomu Atsugi
勉 厚木
Masa Yonezawa
政 米澤
Katsumi Ogi
勝実 小木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP31081595A priority Critical patent/JP3180642B2/ja
Priority to US08/749,398 priority patent/US5833745A/en
Publication of JPH09142845A publication Critical patent/JPH09142845A/ja
Application granted granted Critical
Publication of JP3180642B2 publication Critical patent/JP3180642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 高温プロセスを必要とすることなく、残留分
極値が大きく、膜疲労がない良好なBi系誘電体薄膜を
提供する。 【解決手段】 厚さ5〜50nmのBi2 (Tam Nb
1-m28 (0≦m≦1)下地層上に、[{Sr1-n
(Pb及び/又はBa)nX Bi1-X ]Bi2(TaY
Nb1-Y2Z (0≦n≦0.3,0.4≦X≦
1,0≦Y≦1)主層を形成する。 【効果】 下地層がバッファー層として作用し、成膜前
の熱処理を必要とすることなく、成膜乾燥後の仮焼成な
いし結晶化温度を800℃もの高温にすることなく、7
00℃程度の焼成で、十分に高い残留分極を得ることが
可能となる。基板に熱的な影響を及ぼすことなく、強誘
電性で残留分極が大きく膜疲労の少ない強誘電体薄膜を
得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体メモリや光
スイッチ等に用いられるBi系強誘電体薄膜及びその形
成方法に関する。
【0002】
【従来の技術】従来、Sr,Bi,Taを含む誘電体組
成としてはSrBi2 Ta29 が知られている。この
材料は薄膜化した際に、PZTに見られるような分極反
転を繰り返すと分極が小さくなるという膜疲労が少ない
ことから、半導体メモリに組み込むことによって、その
ヒステリシス特性を利用した不揮発性メモリへ応用する
ことが考えられている。
【0003】このSrBi2 Ta29 の分極値は、バ
ルクの分極値でPr=5,8μC/cm2 である。将
来、強誘電体材料が高集積化された時に必要とされる残
留分極値は256Mbで2Pr=15μC/cm2 以上
といわれており、従って、膜疲労がより一層低減された
薄膜を得るためにはこの材料の残留分極値の改善が望ま
れる。
【0004】このSrBi2 Ta29 薄膜の形成方法
として、PCT公開公報WO94/10702には、組
成比をSr:Bi:Ta=1:2.4:2として前駆体
溶液を調製した後、成膜、乾燥、仮焼を繰り返して結晶
化を行うことが記載されている。ここで20%のBi過
剰分は結晶化熱処理時に拡散或いは蒸発するBi分を補
うためである。使用する基板(例えば、Pt/Ti/S
iO2 /Si基板など)は、成膜前に成膜終了プロセス
までにかける最高温度かそれ以上で一度焼成を行ってい
る。また、上記特性を満たす電気特性を得るための仮焼
温度は700℃位である。
【0005】
【発明が解決しようとする課題】WO94/10702
にあっては、成膜前の基板熱処理の温度と、成膜乾燥後
の仮焼温度が高く(即ち、良好な電気特性を得るには、
いずれも700〜800℃程度)、このため、基板への
熱的ダメージは相当に大きい。例えば、Pt/Ti/S
iO2 、又はPt/Ta/SiO2 基板を800℃で焼
成した場合には、表面の金属光沢が失われ、TaやTi
が析出すると共に、酸化により表面が荒れる現象が発生
する。
【0006】本発明は、上記従来の問題点を解決し、高
温プロセスを必要とすることなく、残留分極値が大き
く、膜疲労がない良好なBi系誘電体薄膜を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】本発明のBi系強誘電体
薄膜は、組成がBi2 (Tam Nb1-m28 (ただ
し、0≦m≦1)で表される、厚さ5〜50nmの下地
層と、該下地層上に形成された、組成が(SrX Bi
1-X )Bi2 (TaY Nb1-Y2Z (ただし、0.
4≦X≦1,0≦Y≦1,Zは各金属元素に付随した酸
素の数の合計)で表される主層とを備えてなることを特
徴とする。
【0008】(SrX Bi1-X )Bi2 (TaY Nb
1-Y2Z (ただし、0.4≦X≦1,0≦Y≦1,
Zは各金属元素に付随した酸素の数の合計)で表される
Bi系強誘電体薄膜を形成するに当り、下地層として、
Bi2 (Tam Nb1-m28 (ただし、0≦m≦
1)層を形成することにより、この下地層がバッファー
層として作用し、成膜前の熱処理を必要とすることな
く、更には成膜乾燥後の仮焼成ないし結晶化温度を80
0℃もの高温にすることなく、700℃程度の焼成で、
十分に高い残留分極を得ることが可能となる。
【0009】このBi2 (Tam Nb1-m28 下地
層の厚さが50nmを超えるとバッファー層としての作
用よりも下地層自体の特性が強くなり、Bi系強誘電体
薄膜の残留分極が小さくなる。
【0010】なお、本来、Sr−Bi−Ta系の化学量
論比はSr:Bi:Ta=1:2:2であるが、本発明
において、Srを1より小さく0.4以上とすることに
より、強誘電性を向上させ、残留分極が大きく、膜疲労
の少ない強誘電体膜とすることができる。
【0011】Biは少ないと良好な特性が得られない
が、多くしすぎると膜がリーキーで電気特性がとれな
い。
【0012】TaとNbは任意の割合で変化でき、Ta
のNb置換で残留分極を若干大きくすることができる
が、Nbが多くなると残留分極の増加と、抗電界の増加
につながる。
【0013】更に、Srの一部をBaで置き換えること
により、抗電界つまりは動作電圧を小さくする作用があ
るが、Pbとの合計でSrに対して0.3以上になると
残留分極も低下してしまう。SrのPb置換の場合は、
残留分極を大きくする作用があるが、抗電界も大きくし
てしまう他に、Pb系では膜疲労の問題が発生するため
に、これもBaとの合計でSrに対し0.3以下が好ま
しい。
【0014】これら下地層及び主層上に、更に、Bi2
(Tam Nb1-m28 (ただし、0≦m≦1)で表
される、厚さ5〜50nmの上層を形成しても良い。
【0015】
【発明の実施の形態】以下に本発明を詳細に説明する。
【0016】本発明のBi系強誘電体薄膜において、B
2 (Tam Nb1-m28 下地層の厚さが5nm未
満では、この下地層を設けたことによる本発明の改善効
果が十分でなく、50nmを超えると残留分極の低下が
みられることから、下地層の厚さは5〜50nmとす
る。
【0017】この下地層において、mは0〜1の範囲で
任意に設定できるが、坑電界の面から好ましくは、1.
0≦m≦0.7である。
【0018】本発明のBi系強誘電体薄膜は、このよう
なBi2 (Tam Nb1-m28下地層を第1層と
し、第2層以降に(SrX Bi1-X )Bi2 (TaY
1-Y2Z 主層を形成したものである。
【0019】主層の組成において、Xが0.4未満であ
ると残留分極が著しく低下する。特に、Taの一部又は
全部をNbで置換することにより残留分極を大きくする
ことができる。この置換割合を示すYは、1.0≦Y≦
0.7であることが好ましい。
【0020】なお、(SrX Bi1-X )Bi2 (TaY
Nb1-Y2Z 主層は、Srの一部をPb及び/又は
Baで置換して、[{Sr1-n (Pb及び/又はBa)
nX Bi1-X ]Bi2 (TaY Nb1-Y2Z 層と
しても良い。Srの一部をBaで置き換えることによ
り、抗電界つまりは動作電圧を小さくする作用がある
が、Pbとの合計でSrに対して0.3以上になると残
留分極も低下してしまう。SrのPb置換の場合は、残
留分極を大きくする作用があるが、抗電界も大きくして
しまう他に、Pb系では膜疲労の問題が発生するため、
これもBaとの合計でSrに対し0.3以下が好まし
い。従って、n≦0.3とする。
【0021】このような本発明のBi系強誘電体薄膜
は、基板上にBi2 (Tam Nb1-m28 下地層を
形成した後(SrX Bi1-X )Bi2 (TaY Nb
1-Y2 Z 又は[{Sr1-n (Pb及び/又はBa)
nX Bi1-X ]Bi2 (TaY Nb1-Y2Z 主層
を形成することにより容易に得ることができる。(Sr
X Bi1-X )Bi2 (TaY Nb1-Y2Z 又は
[{Sr1-n (Pb及び/又はBa)nX Bi1-X
Bi2 (TaY Nb1-Y2Z 主層の膜厚は一般に1
0nm〜1μm、特に80〜800nmとするのが好ま
しい。この膜厚が10nm未満では薄すぎるため絶縁性
を得にくく、1μmを超えると粒成長が激しく表面が粗
れるため、10nm〜1μmの範囲とするのが好まし
い。
【0022】なお、主層の上に更にBi2 (Tam Nb
1-m28 下地層と同様の層を形成しても良い。この
場合、上層となるBi2 (Tam Nb1-m28 層の
厚さは5〜50nm程度とするのが好ましい。この上層
を形成することにより、表面層の欠陥を補うことで多少
の電気特性の改善が見られるが、この上層の厚さが50
nmを超えると良好な電気特性が得られない。
【0023】本発明のBi系強誘電体薄膜を形成するに
は、例えば、下地層の金属組成比が得られるように有機
溶媒中に金属の有機化合物又は無機化合物を混合するこ
とにより調製した下地層形成用組成物と、主層の金属組
成比が得られるように有機溶媒中に金属の有機化合物又
は無機化合物を混合することにより調製した上層形成用
組成物とを用い、まず、基板上に下地層形成用組成物を
塗布、乾燥及び仮焼成する工程を、所定の膜厚の下地層
が形成されるまで繰り返す。その後、主層形成用組成物
を下地層上に塗布、乾燥及び仮焼成する工程を、所定の
膜厚の主層が形成されるまで繰り返す。この主層上に更
にBi2 (Tam Nb1-m28 層を形成する場合に
は、同様の工程で成膜を行う。その後、焼成して結晶化
させることにより本発明のBi系強誘電体薄膜を得る。
【0024】なお、この薄膜形成用組成物に用いられる
有機溶媒としては、酢酸エチル、酢酸プロピル、酢酸ブ
チル、酢酸イソアミル等の酢酸エステル類、エタノー
ル、プロパノール、ブタノール、2−メトキシエタノー
ル等のアルコール類が挙げられる。
【0025】また、Sr化合物としては、オクチル酸ス
トロンチウム、n−ヘキサン酸ストロンチウム、2−エ
チル酪酸ストロンチウム、i−吉草酸ストロンチウム等
のストロンチウムのカルボン酸塩や、ストロンチウムエ
トキシド、ストロンチウムプロポキシド、ストロンチウ
ム2−メトキシエトキシド等のストロンチウムアルコキ
シド類等が、Bi化合物としては、オクチル酸ビスマ
ス、n−ヘキサン酸ビスマス、2−エチル酪酸ビスマ
ス、i−吉草酸ビスマス等のビスマスのカルボン酸塩等
の有機Bi化合物、硝酸ビスマス等の無機Bi化合物
が、Ta化合物としては、タンタルエトキシド、タンタ
ルプロポキシド、タンタルブトキシド、タンタル2−メ
トキシエトキシド等のタンタルのアルコキシドやオクチ
ル酸タンタル、n−ヘキサン酸タンタル、2−エチル酪
酸タンタル、i−吉草酸タンタル等のタンタルのカルボ
ン酸塩等、また、Nb化合物としては、ニオブエトキシ
ド、ニオブプロポキシド、ニオブブトキシド、ニオブ−
2−メトキシエトキシド等のアルコキシドや、オクチル
酸ニオブ、n−ヘキサン酸ニオブ、2−エチル酪酸ニオ
ブ、i−吉草酸ニオブ等のカルボン酸塩等が挙げられ
る。また、Ba化合物としては、オクチル酸バリウム、
n−ヘキサン酸バリウム、2−エチル酪酸バリウム、i
−吉草酸バリウム等のカルボン酸塩や、バリウムエトキ
シド、バリウムプロポキシド、バリウム−2−メトキシ
エトキシド等のアルコキシド等が挙げられる。Pb化合
物としては、オクチル酸鉛、n−ヘキサン酸鉛、2−エ
チル酪酸鉛、i−吉草酸鉛、酢酸鉛等のカルボン酸塩
や、鉛エトキシド、鉛プロポキシド、鉛ブトキシド等の
アルコキシド等が挙げられる。
【0026】これらの金属化合物は、組成物中の酸化物
換算の合計濃度が5〜15重量%となるように、前記有
機溶媒に混合される。
【0027】また、基板としては、Pt/Ti/SiO
2 /Si基板、Pt/Ta/SiO2 /Si基板、Pt
/SiO2 /Si基板、Ir/IrO2 /Si基板、P
t/TiN/SiO2 /Si基板、Pt/Ir/SiO
2 /Si基板、(Pt−Ir合金)/IrO2 /Si基
板、Pt/Ir/IrO2 /Si基板等を用いることが
できる。
【0028】本発明の方法によれば、これらの基板は熱
処理を行うことなく、成膜に供することができる。
【0029】基板への薄膜形成用組成物の塗布方法とし
てはスピンコート法、ディップコート法、噴霧法等を採
用することができ、前述の如く、所定の膜厚の、下地層
及び主層、必要に応じて更に上層が得られるように、各
々、繰り返し塗布、乾燥及び仮焼成を行う。本発明にお
いては、この仮焼成は、200〜600℃、特に200
〜400℃の低温で1〜30分程度行えば良い。
【0030】各薄膜形成用組成物を、基板上に、所望の
膜厚に塗布、乾燥及び仮焼成した後は、本焼成を行って
結晶化させる。本発明においては、この本焼成は、酸化
雰囲気中にて、700〜900℃、特に750〜800
℃で20分〜2時間行う。これにより、残留分極値が大
きく、膜疲労の少ない、高誘電特性のBi系強誘電体薄
膜を、高温プロセスを必要とすることなく、容易に形成
することができる。
【0031】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
【0032】なお、以下の実施例及び比較例において、
薄膜形成用組成物の有機溶媒としては、酢酸イソアミル
を用い、Ta化合物としてはタンタルエトキシドを、N
b化合物としてはニオブエトキシドを、Bi化合物とし
てはオクチル酸ビスマスを、また、Sr化合物としては
オクチル酸ストロンチウムを、Ba化合物としてはオク
チル酸バリウムを、Pb化合物としてはオクチル酸鉛を
それぞれ用い、各化合物は、組成物中の酸化物換算の合
計濃度が10重量%となるように所定の組成比で混合し
た。
【0033】実施例1〜16,比較例1〜47 表1〜4に示す組成の薄膜形成用組成物を調製し、各々
表5〜8に示す組成及び厚さの下地層及び主層、更に必
要により上層が形成されたBi系強誘電体薄膜を製造し
た。
【0034】即ち、まず、Pt/Ta/SiO2 /Si
基板上に、下地層形成用組成物のスピンコート法による
塗布、乾燥及び仮焼を繰り返し行った後(ただし、比較
例の一部では、下地層形成せず。)、スピンコート法に
よる主層形成用組成物の塗布、乾燥及び仮焼を繰り返し
行った。上層を形成する場合には、更に、スピンコート
法による上層形成用組成物の塗布、乾燥及び仮焼を繰り
返し行った。なお、仮焼は空気中にて400℃で10分
間行った。その後、酸素雰囲気中にて、表5〜8に示す
温度で焼成して結晶化を行った。
【0035】得られたBi系強誘電体薄膜上に、真空蒸
着法により上部電極として金を蒸着し、その後、結晶化
温度と同一温度で10分間アニール処理を行って試料と
した。
【0036】各試料の残留分極、抗電界及び膜疲労特性
(1010回反転後の残留分極の初期値に対する割合
(%))を調べ、結果を表5〜8に示した。
【0037】表5〜8より、本発明のBi系強誘電体薄
膜は、残留分極及び抗電界が大きく、膜疲労が少ないこ
とが明らかである。
【0038】
【表1】
【0039】
【表2】
【0040】
【表3】
【0041】
【表4】
【0042】
【表5】
【0043】
【表6】
【0044】
【表7】
【0045】
【表8】
【0046】
【発明の効果】以上詳述した通り、本発明Bi系強誘電
体薄膜及びその形成方法によれば、多数回の高温プロセ
スを必要とすることなく、従って基板に熱的な影響を及
ぼすことなく、強誘電性で残留分極が大きく、膜疲労の
少ない強誘電体薄膜を得ることができる。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 組成がBi2 (Tam Nb1-m28
    (ただし、0≦m≦1)で表される、厚さ5〜50nm
    の下地層と、該下地層上に形成された、組成が(SrX
    Bi1-X )Bi2 (TaY Nb1-Y2Z (ただし、
    0.4≦X≦1,0≦Y≦1,Zは各金属元素に付随し
    た酸素の数の合計)で表される主層とを備えてなるBi
    系強誘電体薄膜。
  2. 【請求項2】 組成がBi2 (Tam Nb1-m28
    (ただし、0≦m≦1)で表される、厚さ5〜50nm
    の下地層と、該下地層上に形成された、組成が[{Sr
    1-n (Pb及び/又はBa)nX Bi1-X ]Bi2
    (TaY Nb1-Y2Z (ただし、0<n≦0.3,
    0.4≦X≦1,0≦Y≦1,Zは各金属元素に付随し
    た酸素の数の合計)で表される主層とを備えてなるBi
    系強誘電体薄膜。
  3. 【請求項3】 請求項1又は2において、主層上に、B
    2 (Tam Nb1-m28 (ただし、0≦m≦1)
    で表される、厚さ5〜50nmの上層が形成されている
    ことを特徴とするBi系強誘電体薄膜。
  4. 【請求項4】 基板上に、組成がBi2 (Tam Nb
    1-m28 (ただし、0≦m≦1)で表される、厚さ
    5〜50nmの下地層を形成した後、該下地層上に、組
    成が(SrX Bi1-X )Bi2 (TaY Nb1-Y2
    Z (ただし、0.4≦X≦1,0≦Y≦1,Zは各金属
    元素に付随した酸素の数の合計)で表される主層を形成
    することを特徴とするBi系強誘電体薄膜の形成方法。
  5. 【請求項5】 基板上に、組成がBi2 (Tam Nb
    1-m28 (ただし、0≦m≦1)で表される、厚さ
    5〜50nmの下地層を形成した後、該下地層上に、組
    成が[{Sr1-n (Pb及び/又はBa)nX Bi
    1-X ]Bi2 (TaY Nb1-Y2Z (ただし、0<
    n≦0.3,0.4≦X≦1,0≦Y≦1,Zは各金属
    元素に付随した酸素の数の合計)で表される主層を形成
    することを特徴とするBi系強誘電体薄膜の形成方法。
  6. 【請求項6】 請求項4又は5において、主層を形成し
    た後、更に、主層上にBi2 (Tam Nb1-m28
    (ただし、0≦m≦1)で表される、厚さ5〜50nm
    の上層を形成することを特徴とするBi系強誘電体薄膜
    の形成方法。
JP31081595A 1995-11-15 1995-11-29 Bi系強誘電体薄膜及びその形成方法 Expired - Fee Related JP3180642B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31081595A JP3180642B2 (ja) 1995-11-29 1995-11-29 Bi系強誘電体薄膜及びその形成方法
US08/749,398 US5833745A (en) 1995-11-15 1996-11-15 Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31081595A JP3180642B2 (ja) 1995-11-29 1995-11-29 Bi系強誘電体薄膜及びその形成方法

Publications (2)

Publication Number Publication Date
JPH09142845A true JPH09142845A (ja) 1997-06-03
JP3180642B2 JP3180642B2 (ja) 2001-06-25

Family

ID=18009754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31081595A Expired - Fee Related JP3180642B2 (ja) 1995-11-15 1995-11-29 Bi系強誘電体薄膜及びその形成方法

Country Status (1)

Country Link
JP (1) JP3180642B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910120A2 (en) * 1997-10-15 1999-04-21 Nec Corporation Method of producing a ferroelectric thin film containing bismuth

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU746655B2 (en) 1999-12-24 2002-05-02 Nichiha Co., Ltd External wall construction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910120A2 (en) * 1997-10-15 1999-04-21 Nec Corporation Method of producing a ferroelectric thin film containing bismuth
EP0910120A3 (en) * 1997-10-15 2000-02-02 Nec Corporation Method of producing a ferroelectric thin film containing bismuth
US6194227B1 (en) 1997-10-15 2001-02-27 Symetrix Corporation Method of producing a bismuth layer structured ferroelectric thin film
KR100478748B1 (ko) * 1997-10-15 2005-09-12 닛뽕덴끼 가부시끼가이샤 비스무스층구조의강유전성박막형성방법

Also Published As

Publication number Publication date
JP3180642B2 (ja) 2001-06-25

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US7205056B2 (en) Ceramic film and method of manufacturing the same, ferroelectric capacitor, semiconductor device, and other element
US7138013B2 (en) Ceramic film and method of manufacturing the same, semiconductor device, and piezoelectric device
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JP2877618B2 (ja) 強誘電体膜の形成方法
US5293075A (en) Semiconductor device with PZT/PLZT film and lead-containing electrode
US5833745A (en) Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
JPH11163273A (ja) 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
JP3180642B2 (ja) Bi系強誘電体薄膜及びその形成方法
KR100381498B1 (ko) 비스무스계유전체박막및그의형성방법및그박막형성용조성물
JP3106913B2 (ja) Bi系強誘電体薄膜形成用組成物並びにBi系強誘電体薄膜及びその製造方法
JP3223772B2 (ja) Bi系強誘電体薄膜形成用組成物、薄膜形成方法及びBi系強誘電体薄膜
JP3120696B2 (ja) Sr−Bi−Ta−O系誘電体、誘電体薄膜、薄膜形成用組成物及び薄膜形成方法
JP2000031411A (ja) 強誘電体薄膜の製造方法
JP2001213624A (ja) 強誘電体薄膜用原料溶液および強誘電体薄膜の作製方法
JP4074894B2 (ja) 強誘電体メモリ及びその製造方法
JP3405050B2 (ja) 誘電体薄膜及びその形成方法
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JPH09501019A (ja) ガリウム砒素基板上の薄膜キャパシタおよびその作製方法
JP2000252444A (ja) 薄膜キャパシタ
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
JP2001298165A (ja) タンタル酸ストロンチウム・ビスマスを主成分とする誘電体を備えた記憶キャパシタの製造方法
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees