KR100869339B1 - 비스무스계 강유전체막의 형성 방법 - Google Patents

비스무스계 강유전체막의 형성 방법 Download PDF

Info

Publication number
KR100869339B1
KR100869339B1 KR1020020030306A KR20020030306A KR100869339B1 KR 100869339 B1 KR100869339 B1 KR 100869339B1 KR 1020020030306 A KR1020020030306 A KR 1020020030306A KR 20020030306 A KR20020030306 A KR 20020030306A KR 100869339 B1 KR100869339 B1 KR 100869339B1
Authority
KR
South Korea
Prior art keywords
ferroelectric film
bismuth
film
heat treatment
plasma
Prior art date
Application number
KR1020020030306A
Other languages
English (en)
Other versions
KR20030092594A (ko
Inventor
김남경
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020030306A priority Critical patent/KR100869339B1/ko
Publication of KR20030092594A publication Critical patent/KR20030092594A/ko
Application granted granted Critical
Publication of KR100869339B1 publication Critical patent/KR100869339B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 유기물 제거와 핵생성이 동시에 이루어지는 급속열처리 과정에 따른 페로브스카이트 핵생성의 불충분 및 막질 저하를 억제하는데 적합한 비스무스계 강유전체막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 비스무스계 강유전체막의 형성 방법은 기판상에 비스무스를 함유한 강유전체막을 코팅하는 단계, 상기 코팅된 강유전체막을 플라즈마상태에서 베이크하는 단계, 상기 베이크된 강유전체막을 급속열처리하는 단계, 및 상기 급속열처리된 강유전체막을 로열처리하는 단계를 포함하고, 상기 베이크하는 단계는 아르곤 플라즈마와 수소 가스를 이용한 제1 베이크 단계를 포함하며, 상기 제1 베이크 단계후, N2O 또는 O2 플라즈마를 이용한 제2 베이크 단계를 더 포함한다.
비스무스, 강유전체, BLT, BTO, 분극, 급속열처리, 베이크, 로열처리

Description

비스무스계 강유전체막의 형성 방법{Method for forming Bismuth-base ferroelectric layer}
도 1은 종래기술에 따른 BLT 박막의 형성 방법을 도시한 공정 흐름도,
도 2는 본 발명의 제1 실시예에 따른 BLT 박막의 형성 방법을 도시한 공정 흐름도,
도 3은 본 발명의 제2 실시예에 따른 BLT 박막의 형성 방법을 도시한 공정 흐름도,
도 4a 내지 도 4d는 본 발명의 제3 실시예에 따른 메모리소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
41 : 반도체기판 42 : 소자분리막
43 : 게이트산화막 44 : 워드라인
45a, 45b : 소스/드레인영역 46 : 제1 층간절연막
47 : 비트라인콘택 48 : 비트라인
49 : 제2 층간절연막 50 : 폴리실리콘플러그
51 : 티타늄실리사이드 52 : 티타늄나이트라이드
53a : 하부전극 54a,54b,54c,54d : 비스무스계 강유전체막
55a : 상부전극
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 비스무스계 강유전체막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random AccessMemory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용하는 것이다.
FeRAM의 축전물질로는 SrBi2Ta2O9(이하 'SBT'라 약칭함)와 Pb(Zr,Ti)O3 (이하 'PZT'라 약칭함)와 같은 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
한편, SBT의 우수한 신뢰성과 PZT의 낮은 결정화 온도 및 높은 분극 특성 등 각각의 장점을 고루 갖춘 새로운 강유전체 물질로서 BLT(Bi4-xLaxTi3O12 )와 BTO(Bi4Ti3O12)가 있다.
비스무스계 강유전체막인 BLT, BTO 박막은 강한 비등방성(anisotropy)의 분극 특성을 갖는데, c축으로는 약 4μC/cm2으로 매우 작은 반면에, a축으로는 약 50μC/cm2의 분극값을 갖는다. 따라서, 분극값이 증가된 BLT 또는 BTO 박막을 얻기 위해서는 c축 배향성은 억제하고 a축 배향성은 증가시켜야 한다.
도 1은 종래기술에 따른 BLT막의 형성 방법을 도시한 공정 흐름도이다.
도 1을 참조하면, BLT막 형성은, 코팅(coating) 과정(11), 베이크(bake) 과정(12), 급속열처리(Rapid Thermal Annealing; RTA) 과정(13) 및 로열처리( Furnace Annealing; FA) 과정(14)을 순차적으로 실시하여 형성한다.
먼저 액체 상태의 케미컬을 코팅과정(11)을 통해 형성한 후, 초기 액상으로 형성된 BLT 박막이 베이크과정(12)을 통해 고체화되며, 후속 급속열처리 과정(13) 을 통해 핵생성이 이루어지고 로열처리 과정(14)을 통해 결정립 성장이 이루어진다.
도 1에서, 베이크 과정(12a,12b)은 두번에 걸쳐 이루어지는데, 액상 케미컬에 함유된 용매와 금속(Bi, La, Ti)과 결합된 저온 유기물을 제거하는 과정이며, 급속열처리 과정(13)은 금속과 강한 결합을 이루고 있는 유기물을 제거함과 동시에 산소와 결합이 이루어져 페로브스카이트(perovskite) 핵생성을 수행하는 과정이다.
그러나, 상술한 종래기술에서는 급속열처리 과정 수행시, 유기물 제거와 핵생성이 동시에 이루어지기 때문에 페로브스카이트 핵생성이 충분하지 않으며, 후속 로열처리 과정 수행시 결정립 성장이 이루어진다고 해도 막이 다공성(porous)을 나타내어 막질이 저하되는 문제가 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 유기물 제거와 핵생성이 동시에 이루어지는 급속열처리 과정에 따른 페로브스카이트 핵생성의 불충분 및 막질 저하를 억제하는데 적합한 비스무스계 강유전체막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 비스무스계 강유전체막의 형성 방법은 기판상에 비스무스를 함유한 강유전체막을 코팅하는 단계, 상기 코팅된 강유전체막을 플라즈마상태에서 베이크하는 단계, 상기 베이크된 강유전체막을 급속열처리하는 단계, 및 상기 급속열처리된 강유전체막을 로열처리하는 단계를 포함하는 것을 특징으로 하고, 상기 베이크하는 단계는 아르곤 플라즈마와 수소 가스를 이용한 제1 베이크 단계를 포함하되, 상기 제1 베이크 단계는 50W∼2kW의 파워를 인가하고, 200℃∼500℃를 유지하며, 압력은 0.1mtorr∼10torr를 유지하는 것을 특징으로 하며, 상기 제1 베이크 단계후, N2O 또는 O2 플라즈마를 이용한 제2 베이크 단계를 더 포함하되, 상기 제2 베이크 단계는 50W∼2kW의 파워를 인가하고, 200℃∼600℃의 온도와 0.1mtorr∼10torr의 압력하에서 이루어짐을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 하부전극상에 비스무스를 함유한 강유전체막을 코팅하는 단계, 상기 코팅된 강유전체막을 플라즈마상태에서 베이크하는 단계, 상기 베이크된 강유전체막을 급속열처리하는 단계, 상기 급속열처리된 강유전체막상에 상부전극을 형성하는 단계, 및 상기 급속열처리된 강유전체막을 로열처리하는 단계를 포함함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 BLT 박막의 형성 방법을 도시한 공정 흐름도이다.
도 2를 참조하면, 먼저 기판상에 BLT 막을 코팅하는 BLT막 코팅 과정(21)을 수행한다.
BLT막 코팅 과정(21)에서, Bi[OCOC7H15]3(Bismuth 2-ethylhexanoate), La[OCOC7H15]3(Lanthanum 2-ethylhexanoate), Ti[OCOC7H15 ]4(Titanium 2-ethylhexanoate)와 같은 금속유기소스를 C7H15COOH(2-ethylhexanoic acid) 및 C8H18(octane) 용매에 용해시킨 후 CH3COO(CH2)3CH 3 (n-butyl acetate) 희석액으로 희석시켜 농도를 조절하여 금속유기 용액을 형성하고 금속유기증착법(MOD) 또는 LSMCD(Liquid Source Mist Chemical Deposition)법으로 BLT 박막을 코팅한다.
또한, Bi[OC3H7]3(Bismuth iso-propoxide), La[CH3COO]3 (Lanthanum acetate), Ti[OC2H5]4(Titanium ethoxide)와 같은 금속유기소스를 CH3OC 2H4OH(2-methoxyethanol) 용매에 용해시켜 금속유기 용액을 형성하고 졸-겔(Sol-gel) 또는 LSMCD법으로 BLT 박막을 코팅할 수도 있다.
그리고, Bi[CH3COO]3(Bismuth acetate)를 피리딘(pyridine)에 용해시키고, La[CH3COO]3(Lanthanum acetate)와 Ti[OC2H5]4(Titanium ethoxide)를 CH3COOH(acetic acid)에 용해시킨 후 두 용액을 혼합하여 금속유기용액을 형성하고 졸겔(sol-gel)법 또는 LSMCD법으로 BLT막을 코팅할 수도 있다.
다른 방법으로, BLT막 코팅을 스핀온(spin-on)법으로 수행할 수 있다.
이와 같이 BLT 박막을 코팅한 후에는, 액상의 BLT막을 고체화시키는 베이크 과정(22)을 수행한다. 이때, 베이크 과정(22)은 100℃∼200℃ 온도에서 1분∼10분간 1차로 베이크하고, 200℃∼350℃ 온도에서 1분∼10분간 2차로 베이크한다.
한편, 2단계의 베이크 과정(22)은 플라즈마 상태에서 수행되는데, 플라즈마활성화 에너지를 이용하여 막내 용매 및 금속과 약하게 결합된 유기물은 물론 강하게 결합된 유기물까지 제거한다.
예컨대, 유기물 제거를 위해 수소가스(H2)와 아르곤(Ar) 플라즈마 처리 과정을 수행하는데, 50W∼2kW의 파워를 인가하여 아르곤 플라즈마를 발생시킨 후 수소 가스를 유입시켜 아르곤 플라즈마를 활성화시킨다. 이때, 온도는 200℃∼500℃를 유지하고, 압력은 0.1mtorr∼10torr를 유지한다.
플라즈마상태에서의 2단계 베이크 과정(22)을 수행한 후, 핵생성 및 성장을 위한 급속열처리 과정(23)을 수행한다. 이때, 급속열처리 과정(23)은 400℃∼800℃의 온도에서 한 번의 열처리 과정을 수행하거나, 또는 저온(400℃∼500℃) 및 고온(500℃∼800℃)의 두 번의 열처리 과정을 수행한다.
예컨대, 한번의 열처리 과정을 수행하는 경우, 30℃∼300℃/분 이상의 승온속도로 400℃∼800℃까지 가열하여 수행하되, N2O, O2, N2O+O2 또는 O2+N2 와 같은 산화분위기에서 수행한다.
두 번의 열처리 과정을 수행하는 경우, 30℃∼300℃/분 이상의 승온속도로 400℃∼500℃까지 가열하여 1차로 열처리하고, 30℃∼300℃/분 이상의 승온속도로 500℃∼800℃까지 가열하여 2차로 열처리한다. 이때, 분위기가스로는 N2O, O2, N2O+O2, 또는 O2+N2 를 이용한다.
상술한 바에 따르면, 베이크 과정(22)에서 약한 결합의 유기물과 강한 결합의 유기물을 모두 제거하였기 때문에 급속열처리 과정(23)시 유기물에 제약받지 않고 충분히 페로브스카이트 핵을 생성시킬 수 있다.
급속열처리 과정(23)을 수행한 후, 결정화를 위한 로열처리 과정(24)을 수행하여 결정립계를 성장시킨다.
이때, 로열처리 과정(24)은, 600℃∼700℃의 온도에서 이루어지고, N2O, O2, N2O+O2, 또는 O2+N2의 산화 분위기가스 또는 N2, Ar, He 또는 Ne의 환원성가스 분위기에서 이루어진다.
도 3은 본 발명의 제2 실시예에 따른 BLT 박막의 형성 방법을 도시한 공정 흐름도이다.
도 3을 참조하면, 먼저 기판상에 BLT 막을 코팅하는 BLT막 코팅 과정(31)을 수행한다.
BLT막 코팅 과정(31)에서, Bi[OCOC7H15]3, La[OCOC7H15 ]3, Ti[OCOC7H15]4와 같은 금속유기소스를 C7H15COOH 및 C8H18 용매에 용해시킨 후 CH3COO(CH2)3CH3 희석액으로 희석시켜 농도를 조절하여 금속유기 용액을 형성하고 금속유기증착법(MOD) 또는 LSMCD법으로 BLT 박막을 코팅한다.
또한, Bi[OC3H7]3, La[CH3COO]3, Ti[OC2H 5]4와 같은 금속유기소스를 CH3OC2H4OH 용매에 용해시켜 금속유기 용액을 형성하고 졸-겔 또는 LSMCD법으로 BLT 박막을 코팅할 수도 있다.
그리고, Bi[CH3COO]3를 피리딘에 용해시키고, La[CH3COO]3와 Ti[OC2H5]4를 CH3COOH에 용해시킨 후 두 용액을 혼합하여 금속유기용액을 형성하고 졸겔법 또는 LSMCD법으로 BLT막을 코팅할 수도 있다.
다른 방법으로, BLT막 코팅을 스핀온법으로 수행할 수 있다.
이와 같이 BLT 박막을 코팅한 후에는, 액상의 BLT막을 고체화시키는 베이크과정(32)을 수행한다. 이때, 베이크 과정(32)은 100℃∼200℃ 온도에서 1분∼10분간 1차로 베이크하고, 200℃∼350℃ 온도에서 1분∼10분간 2차로 베이크한다.
한편, 2단계의 베이크 과정(32)은 플라즈마 상태에서 수행되는데, 플라즈마활성화 에너지를 이용하여 유기물 제거 및 핵생성을 동시에 진행한다. 예컨대, 막내 용매 및 금속과 약하게 결합된 유기물은 물론 강하게 결합된 유기물까지 제거하기 위해 수소가스(H2)와 아르곤(Ar) 플라즈마 처리 과정(32a)을 수행하고, 연속해서 핵생성을 위해 N2O 또는 O2 플라즈마 처리 과정(32b)을 수행한다.
먼저 수소가스(H2)와 아르곤(Ar) 플라즈마 처리 과정(32a)은, 50W∼2kW의 파워를 인가하여 아르곤 플라즈마를 발생시킨 후 수소 가스를 유입시켜 아르곤 플라즈마를 활성화시키되, 200℃∼500℃의 온도와 0.1mtorr∼10torr의 압력하에서 진행된다.
연속해서 N2O 또는 O2 플라즈마 처리 과정(32b)은 50W∼2kW의 파워를 인가하여 N2O 또는 O2 플라즈마를 발생시키고, 이러한 플라즈마를 통해 코팅된 BLT막내 금속(Bi, La, Ti)을 산화시키므로써 페로브스카이트 핵을 생성 및 성장시키되, 200℃∼600℃의 온도와 0.1mtorr∼10torr의 압력하에서 진행된다.
유기물 제거, 핵생성 및 핵성장을 이룬 2단계 베이크 과정(32)을 수행한 후, 급속열처리 과정(33)을 수행한다. 이때, 급속열처리 과정(33)은 400℃∼800℃의 온도에서 한 번의 열처리 과정을 수행하거나, 또는 저온(400℃∼500℃) 및 고온(500℃∼800℃)의 두 번의 열처리 과정을 수행한다.
예컨대, 한번의 열처리 과정을 수행하는 경우, 30℃∼300℃/분 이상의 승온속도로 400℃∼800℃까지 가열하여 수행하되, N2O, O2, N2O+O2 또는 O2+N2 와 같은 산화분위기에서 수행한다.
두 번의 열처리 과정을 수행하는 경우, 30℃∼300℃/분 이상의 승온속도로 400℃∼500℃까지 가열하여 1차로 열처리하고, 30℃∼300℃/분 이상의 승온속도로 500℃∼800℃까지 가열하여 2차로 열처리한다. 이때, 분위기가스로는 N2O, O2, N2O+O2, 또는 O2+N2 를 이용한다.
상술한 바에 따르면, 베이크 과정(32)에서 핵생성 및 성장이 이루어져 있으므로 급속열처리 과정(33)에서는 핵성장이 더욱 증가함과 동시에 결정립계 또한 더욱 증가한다. 즉, 핵성장이 충분히 이루어진다.
급속열처리 과정(33)을 수행한 후, 결정화를 위한 로열처리 과정(34)을 수행하여 결정립계를 성장시킨다.
이때, 로열처리 과정(34)은, 600℃∼700℃의 온도에서 이루어지고, N2O, O2, N2O+O2, 또는 O2+N2의 산화 분위기가스 또는 N2, Ar, He 또는 Ne의 환원성가스 분위기에서 이루어진다.
상술한 제2 실시예는 제1 실시예와 달리 베이크 과정 수행시 유기물 제거, 핵생성 및 핵성장을 모두 수행한다.
한편, BLT 막외에도 비스무스계 강유전체막인 BTO의 경우에도 제1 및 제2 실시예의 적용이 가능하다.
전술한 바와 같이, 제1 실시예 및 제2 실시예에 따르면, 베이크 과정 수행시 강한 결합의 유기물까지 제거, 핵생성 및 핵성장을 이루므로써 급속열처리 과정 수행시 핵생성을 충분히 구현할 수 있다.
도 4a 내지 도 4d는 본 발명의 제3 실시예에 따른 메모리소자의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체기판(41)에 소자간 분리를 위한 소자분리막(42)을 형성하여 활성영역을 정의하고, 반도체기판(41)의 활성영역상에 게이트산화막(43)과 워드라인(44)을 차례로 형성한다.
다음으로, 워드라인(44) 양측의 반도체기판(41)에 불순물을 이온주입하여 트랜지스터의 소스/드레인영역(45a, 45b)을 형성한다. 한편, 도면에 도시되지 않았지 만, 워드라인의 양측벽에 스페이서를 형성할 수 있고, 이에 따라 LDD(Lightly Doped Drain) 구조의 소스/드레인영역을 형성할 수 있다. 즉, 워드라인을 마스크로 저농도 불순물을 이온주입하여 LDD 영역을 형성한 후, 워드라인의 양측벽에 스페이서를 형성하고, 워드라인과 스페이서를 마스크로 고농도 불순물을 이온주입하여 LDD 영역에 접하는 소스/드레인영역을 형성한다.
다음으로, 트랜지스터가 형성된 반도체기판(41)상에 제1 층간절연막(46)을 증착 및 평탄화한 후, 콘택마스크(도시 생략)로 제1 층간절연막(46)을 식각하여 일측 소스/드레인영역(45a)을 노출시키는 비트라인콘택홀을 형성하고, 비트라인콘택홀에 매립되는 비트라인콘택(47)을 형성한다. 여기서, 비트라인콘택(47)은 텅스텐(W)을 증착한 후 에치백이나 화학적기계적연마를 통해 형성할 수 있다.
다음으로, 전면에 비트라인용 도전막을 증착한 후 패터닝하여 비트라인콘택에 연결되는 비트라인(48)을 형성하고, 비트라인(48)을 포함한 전면에 제2 층간절연막(49)을 증착한 후 평탄화한다.
다음으로, 스토리지노드콘택마스크(도시 생략)로 제2 층간절연막(49)과 제1 층간절연막(46)을 동시에 식각하여 타측 소스/드레인영역(45b)을 노출시키는 스토리지노드콘택홀을 형성한 후, 스토리지노드콘택홀에 폴리실리콘플러그(50), 티타늄실리사이드(51) 및 티타늄나이트라이드(52)의 순서로 적층된 스토리지노드콘택을 매립시킨다. 여기서, 티타늄실리사이드(51)는 폴리실리콘플러그(50)와 하부전극간 오믹콘택을 형성해주며, 티타늄나이트라이드(52)는 폴리실리콘플러그(50)와 하부전극간 상호확산을 방지하는 확산방지막이다.
다음으로, 스토리지노드콘택이 매립된 제2 층간절연막(49)상에 하부전극을 형성하기 위한 제1 도전막(53)을 형성한 후, 제1 도전막(53)상에 비스무스계 강유전체막(54a)으로서 BLT 또는 BTO을 코팅하고 베이크 과정을 수행한다.
이때, 코팅 과정은 금속유기증착법(MOD), LSMCD법, 졸겔법 또는 스핀온법으로 이루어지고, 베이크 과정은 막내 용매 및 금속과 약하게 결합된 유기물은 물론 강하게 결합된 유기물까지 제거하는 수소가스(H2)와 아르곤(Ar) 플라즈마 처리 과정을 수행히거나, 또는 유기물 제거, 핵생성 및 핵성장을 동시에 구현하기 위해 수소가스(H2)와 아르곤(Ar) 플라즈마 처리 과정과 N2O 또는 O2 플라즈마 처리 과정을 수행한다. 한편, 베이크 과정은 100℃∼200℃ 온도에서 1분∼10분간 1차로 베이크한 후, 200℃∼350℃ 온도에서 1분∼10분간 2차로 베이크하는 두번의 베이크 과정을 통해 수행된다.
도 4b에 도시된 바와 같이, 베이크 과정이 이루어진 비스무스계 강유전체막(44b)의 핵성장을 증대시키기 위한 급속열처리 과정을 수행한다. 이때, 급속열처리 과정은, 400℃∼800℃의 온도에서 한 번의 열처리 과정을 수행하거나, 또는 저온(400℃∼500℃) 및 고온(500℃∼800℃)의 두 번의 열처리 과정을 수행한다.
도 4c에 도시된 바와 같이, 급속열처리된 비스무스계 강유전체막(54c)상에 상부전극을 형성하기 위한 제2 도전막(55)을 형성한 후, 비스무스계 강유전체막(54c)의 결정화를 위한 로열처리 과정을 수행한다.
이때, 로열처리 과정은 600℃∼700℃의 온도에서 N2O, O2, N2O+O2 , 또는 O2+N2의 산화분위기로 이루어진다.
도 4d에 도시된 바와 같이, 제2 도전막(55)을 식각하여 캐패시터의 상부전극(55a)을 형성한 후, 비스무스계 강유전체막(54c)과 제1 도전막(53)을 동시에 식각하여 제1 도전막으로 된 하부전극(53a)을 형성한다. 이때, 상부전극(55a)과 하부전극(53a) 사이에 잔류하는 비스무스계 강유전체막(54d)은 캐패시터의 유전막으로 작용한다.
전술한 제3 실시예에서, 하부전극용 제1 도전막과 상부전극용 제2 도전막은 Pt, IrO2, Ir, Ru, RuO2, TiN, W, WN 및 WSi로 이루어진 그룹중에서 선택된 하나이다.
상술한 바와 같이, 비스무스계 강유전체막의 핵생성을 위한 급속열처리 과정전에 수행되는 베이크 과정을 플라즈마 상태에서 실시하므로써 분극값을 증가시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 비스무스계 강유전체막의 분극값을 증가시키므로써 비스무스계 강유전체막을 유전막으로 이용하는 캐패시터의 전기적 특성을 개선시킬 수 있는 효과가 있다.

Claims (13)

  1. 삭제
  2. 기판상에 비스무스를 함유한 강유전체막을 코팅하는 단계;
    상기 코팅된 강유전체막을 플라즈마상태에서 베이크하는 단계;
    상기 베이크된 강유전체막을 급속열처리하는 단계; 및
    상기 급속열처리된 강유전체막을 로열처리하는 단계를 포함하고,
    상기 베이크하는 단계는,
    아르곤 플라즈마와 수소 가스를 이용한 제1 베이크 단계를 포함하는 비스무스계 강유전체막의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제1 베이크 단계는,
    50W∼2kW의 파워를 인가하고, 200℃∼500℃를 유지하며, 압력은 0.1mtorr∼10torr를 유지하는 것을 특징으로 하는 비스무스계 강유전체막의 형성 방법.
  4. 제 2 항에 있어서,
    상기 제1 베이크 단계후,
    N2O 또는 O2 플라즈마를 이용한 제2 베이크 단계를 더 포함함을 특징으로 하는 비스무스계 강유전체막의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제2 베이크 단계는,
    50W∼2kW의 파워를 인가하고, 200℃∼600℃의 온도와 0.1mtorr∼10torr의 압력하에서 이루어짐을 특징으로 하는 비스무스계 강유전체막의 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 하부전극상에 비스무스를 함유한 강유전체막을 코팅하는 단계;
    상기 코팅된 강유전체막을 플라즈마상태에서 베이크하는 단계;
    상기 베이크된 강유전체막을 급속열처리하는 단계;
    상기 급속열처리된 강유전체막상에 상부전극을 형성하는 단계; 및
    상기 급속열처리된 강유전체막을 로열처리하는 단계를 포함하고,
    상기 베이크하는 단계는,
    아르곤 플라즈마와 수소 가스를 이용한 제1 베이크 단계를 포함하는 캐패시터의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제1 베이크 단계는,
    50W∼2kW의 파워를 인가하고, 200℃∼500℃를 유지하며, 압력은 0.1mtorr∼10torr를 유지하는 것을 특징으로 하는 캐패시터의 제조 방법.
  12. 제 10 항에 있어서,
    상기 제1 베이크 단계후,
    N2O 또는 O2 플라즈마를 이용한 제2 베이크 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제2 베이크 단계는,
    50W∼2kW의 파워를 인가하고, 200℃∼600℃의 온도와 0.1mtorr∼10torr의 압력하에서 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
KR1020020030306A 2002-05-30 2002-05-30 비스무스계 강유전체막의 형성 방법 KR100869339B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020030306A KR100869339B1 (ko) 2002-05-30 2002-05-30 비스무스계 강유전체막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020030306A KR100869339B1 (ko) 2002-05-30 2002-05-30 비스무스계 강유전체막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20030092594A KR20030092594A (ko) 2003-12-06
KR100869339B1 true KR100869339B1 (ko) 2008-11-19

Family

ID=32385165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020030306A KR100869339B1 (ko) 2002-05-30 2002-05-30 비스무스계 강유전체막의 형성 방법

Country Status (1)

Country Link
KR (1) KR100869339B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006055A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 캐패시터 형성방법
KR20000003484A (ko) * 1998-06-29 2000-01-15 김영환 반도체 장치의 캐패시터 형성 방법
JP2000332209A (ja) * 1999-05-21 2000-11-30 Oki Electric Ind Co Ltd Ｂｉ系強誘電体素子の製造方法
JP2001338834A (ja) * 2000-05-26 2001-12-07 Sharp Corp 誘電体キャパシタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006055A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 캐패시터 형성방법
KR20000003484A (ko) * 1998-06-29 2000-01-15 김영환 반도체 장치의 캐패시터 형성 방법
JP2000332209A (ja) * 1999-05-21 2000-11-30 Oki Electric Ind Co Ltd Ｂｉ系強誘電体素子の製造方法
JP2001338834A (ja) * 2000-05-26 2001-12-07 Sharp Corp 誘電体キャパシタの製造方法

Also Published As

Publication number Publication date
KR20030092594A (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100324591B1 (ko) 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100476375B1 (ko) 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법
KR20020002559A (ko) 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
KR100869339B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100471400B1 (ko) 비스무스계 강유전체막의 형성 방법
JP4289843B2 (ja) 半導体素子のキャパシタ製造方法
KR100513796B1 (ko) 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100436054B1 (ko) 강유전체캐패시터제조방법
KR100384846B1 (ko) 캐패시터의 제조 방법
JP2007184442A (ja) 強誘電体キャパシタ
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100362185B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100333662B1 (ko) 강유전체 캐패시터 제조 방법
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
KR100470159B1 (ko) 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법
KR101016950B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
JP2011129719A (ja) 半導体装置およびその製造方法
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR20030054054A (ko) 강유전체 메모리소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee