JP2005150262A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 上端部が強誘電体キャパシタを構成する下部電極の下にある拡散防止膜と接続するコンタクトプラグ内に発生するボイドを抑制し、強誘電体キャパシタの電気特性の劣化を防止する。
【解決手段】 半導体基板１１上に堆積された層間絶縁膜１７と、層間絶縁膜１７中に形成されたコンタクトホールと、コンタクトホールに充填剤を埋め込み形成されるコンタクトプラグ２２と、コンタクトプラグ２２上を被覆して層間絶縁膜１７上に形成された導電性の拡散防止膜２３と、拡散防止膜２３上に下方より順に形成された下部電極２４、絶縁性金属酸化物からなる容量絶縁膜２５および上部電極２６とを備えた半導体装置であって、コンタクトホールの側壁にサイドウォール１９が形成され、コンタクトプラグ２２がサイドウォール１９の内側に形成されている。
【選択図】 図１

Description

この発明は、強誘電体膜または高誘電率膜等の絶縁性金属酸化物からなる容量絶縁膜を有する容量素子を備えた半導体装置およびその製造方法に関する。

近年、電子機器におけるデジタル技術の進展に伴い、大容量のデータを処理し且つ保存する傾向が促進されるなか、電子機器に対して要求される機能が一段と高度化し、電子機器に使用される半導体装置及び該半導体装置を構成する半導体素子の微細化が急速に進んでいる。これに伴い、例えばダイナミックＲＡＭ装置の高集積化を実現するために、従来の珪素酸化物または珪素窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究され、また開発されている。

さらに、従来にはない低動作電圧で且つ高速な書き込み及び読み出し動作が可能な不揮発性ＲＡＭ装置の実用化を目指して、自発分極特性を持つ強誘電体膜に関する研究及び開発が盛んに行なわれている。これら高誘電体または強誘電体を容量絶縁膜に用いた半導体装置において、記憶容量がメガビット級の高集積メモリ素子には、従来のプレーナー型メモリセルに代わり、スタック型のメモリセルが用いられるようになってきている。

以下、絶縁性金属酸化物からなる容量絶縁膜を有する容量素子を備えた従来の半導体装置及びその製造方法について図４（ａ）〜（ｃ）を参照しながら説明する。

まず、図４（ａ）に示すように、半導体基板１０１上にゲート絶縁膜１０３を介してゲート電極１０４を形成した後、半導体基板１０１の表面部にソース領域１０５及びドレイン領域１０６を形成することにより、電界効果型トランジスタを形成する。１０２は素子分離層である。その後、半導体基板１０１の表面に電界効果型トランジスタを覆うように層間絶縁膜１０７を堆積した後、層間絶縁膜１０７にコンタクトホールを形成し、該コンタクトホールにバリアメタル層１０８を形成した後に、該バリアメタル層１０８の上にタングステン層１０９を形成して、コンタクトホールをタングステンで埋め込むことにより、ドレイン領域１０５と接続するコンタクトプラグ１１０を形成する。

次に、図４（ｂ）示すように、層間絶縁膜１０７の上に全面に亘って、窒化チタン膜と、下層のイリジウム膜と上層の酸化イリジウム膜との積層膜１１３を堆積した後、窒化チタン膜１１２及び積層膜１１３をパターンニングすることにより、窒化チタン膜からなる拡散防止膜１１２と積層膜からなる容量下部電極１１３とを形成する。

次に、図４（ｃ）示すように、容量下部電極１１３を覆うように、絶縁性金属酸化物からなる容量絶縁膜１１４を形成し、その後、該容量絶縁膜を覆うように容量上部電極１１５を形成する。

このようにすると、電界効果型トランジスタと強誘電体キャパシタとからなるスタック型メモリセルが得られる。

上記従来の半導体装置は以下のような特徴を有している。まず、コンタクトプラグ１１０と容量下部電極１１３との間に、窒化チタンからなる導電性水素バリア層として働く拡散防止膜１１２が介在しているため、製造時に発生する水素がコンタクトプラグ１１０から拡散し、容量絶縁膜１１４を構成する絶縁性金属酸化物を還元し、容量素子としての電気特性を劣化させるという問題を回避することができる。

また、容量下部電極１１３を下層のイリジウム膜と上層の酸化イリジウム膜との積層膜１１３により形成しているため、容量絶縁膜１１４を構成する絶縁性金属酸化物の結晶性を向上させるために行なわれる酸素雰囲気中の熱処理工程において、酸素雰囲気中の酸素が容量下部電極１１３中を拡散して拡散防止膜１１２に到達したり、または容量絶縁膜１１４を構成する絶縁性金属酸化物中の酸素が容量下部電極１１３中を拡散して拡散防止膜１１２に到達したりする事態を防止し、拡散防止膜１１２を構成する窒化チタンが酸化されて高抵抗層が形成されてしまうという問題を回避できる。

しかしながら、ＣＶＤ法により、ドレイン領域１０５と接続するコンタクトホール内のバリアメタル層１１２の上にタングステン層１０９を形成し、コンタクトホール内にタングステンを埋め込む際、タングステン層１０９にボイド１１１が形成される。このようなボイド１１１の存在は、以下に挙げるように２つの問題がある。

第１に、層間絶縁膜１０７とコンタクトプラグ１１０の上に形成される窒化チタンからなる拡散防止膜１１２において、コンタクトプラグ１１０のボイド１１１直上にある拡散防止膜１１２の部分では窒化チタンの結晶性が低下し、水素に対するバリア性が劣化するという問題を有している。

第２に、コンタクトプラグ１１０の上端部の表面は、ボイド１１１の影響で凹所が形成され、非平坦を発生する。該非平坦の表面に形成する強誘電体キャパシタにおいて、強誘電体キャパシタを構成してい容量絶縁膜１１４の結晶性、粒子サイズ、膜の厚さ及び組成の均一さを低下させ、容量素子としての電気特性のばらつきを大きくさせるという問題を有している。

そこで、上記２つの問題を解決する従来例の半導体装置及びその製造方法（例えば、特許文献１）について、図３（ａ）及び（ｄ）を参照しながら説明する。

図３（ａ）において、コンタクトホール内のタングステン層１０９におけるボイド１１１、及びコンタクトプラグ１１０の表面にある凹所を埋め込むため、ＣＶＤ法により導電材料としてＴｉＮ層を堆積させ、図３（ｂ）に示すように、該ボイド１１１、及び該凹所にＴｉＮ層１１６を充填させる。次に、図３（ｃ）に示すように、ＣＭＰにより、層間絶縁膜１０７上のＴｉＮ層１１６、及びコンタクトホールの上端部のＴｉＮ層１１６を研磨し、平坦化することでコンタクトプラグ１１０を形成し、次いで、図３（ｄ）導電性の拡散バリア層１１７が形成される。
特開２００１−２１７４００号公報

しかしながら、従来の半導体装置において、コンタクトホール内のタングステン層１０９にあるボイドの大きさ及び形状は、均一ではなく、それぞれ異なっている。従って、ＣＶＤ法によるＴｉＮでボイド１１１を埋め込む際、タングステン層１０９に存在する全てのボイド１１１に対して、ＴｉＮを完全に充填できないという問題が発生する。

また、ＴｉＮ層１１６を厚く堆積させることで、ボイド１１１を完全に充填させる手段もあるが、この場合、ＴｉＮ層１１６を厚く堆積させるほど堆積時間が長時間化し、量産性を低下させるという問題が発生する。

したがって、この発明の目的は、上記課題に鑑みてなされたものであり、上端部が強誘電体キャパシタを構成する下部電極の下にある拡散防止膜と接続するコンタクトプラグ内に発生するボイドを抑制し、強誘電体キャパシタの電気特性の劣化を防止するもので、具体的にはコンタクトホール内にタングステンを充填し、コンタクトプラグを形成する工程において、タングステン層に発生するボイドを防止することができる半導体装置およびその製造方法を提供することである。

上記目的を達成するために、この発明の請求項１記載の半導体装置は、半導体基板上に堆積された層間絶縁膜と、前記層間絶縁膜中に形成されたコンタクトホールと、前記コンタクトホールに充填剤を埋め込み形成されるコンタクトプラグと、前記コンタクトプラグ上を被覆して前記層間絶縁膜上に形成された導電性の拡散防止膜と、前記拡散防止膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量絶縁膜および上部電極とを備えた半導体装置であって、前記コンタクトホールの側壁にサイドウォールが形成され、前記コンタクトプラグが前記サイドウォールの内側に形成されている。

請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記サイドウォールは、窒化珪素または酸化珪素からなる。

請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記容量絶縁膜は、ビスマス層状ペロブスカイト構造を有する強誘電体、チタン酸ジルコン鉛、チタン酸バリウムストロンチウムまたは五酸化タンタルのうちいずれか１つからなる。

請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記拡散防止膜は、チタン、タンタル、タングステン、アルミニウム若しくはこれらの合金、またはチタン、タンタル、タングステン、アルミニウム若しくはこれらの合金の窒化物からなる膜を有する単層膜または積層膜からなる。

請求項５記載の半導体装置の製造方法は、半導体基板上に層間絶縁膜を堆積する工程と、前記層間絶縁膜中にコンタクトホールを形成する工程と、前記コンタクトホール内と前記層間絶縁膜の上に全面に亘って窒化珪素膜または酸化珪素膜を堆積した後、前記窒化珪素膜または前記酸化珪素膜をエッチバックすることにより、前記コンタクトホールの側面に窒化珪素または酸化珪素からなるサイドウォールを形成する工程と、前記サイドウォールが形成された前記コンタクトホール内面にバリアメタル層を形成する工程と、前記バリアメタル層の上にＣＶＤ法によって導電材料を前記サイドウォールが形成された前記コンタクトホール内に埋め込んで、コンタクトプラグを形成する工程と、前記層間絶縁膜の上に、前記コンタクトプラグを被覆するように導電性の拡散防止膜を形成する工程と、前記拡散防止膜の上に容量素子の下部電極を形成する工程と、前記下部電極の上に絶縁性金属酸化物からなる容量素子の容量絶縁膜を形成する工程と、前記容量絶縁膜の上に容量素子の上部電極を形成する工程とを含む。

この発明の請求項１記載の半導体装置によれば、コンタクトホールの側壁にサイドウォールが形成され、コンタクトプラグがサイドウォールの内側に形成されているので、サイドウォールによりコンタクトホールの上端部の開口が下端部に対して大きくなっていることで、コンタクトホールに充填剤を埋め込んでもボイドは発生しない。

このため、層間絶縁膜とコンタクトプラグを被覆して形成される拡散防止膜において、コンタクトプラグ直上の拡散防止膜の部分で生じる結晶性低下による水素バリア性の劣化という問題を防止できる。

また、コンタクトプラグの上端部の表面は、ボイドが発生しないため、凹所が形成されず、非平坦になることを防止できる。このため、コンタクトプラグと層間絶縁膜の上に形成される強誘電体キャパシタにおいて、強誘電体キャパシタを構成する容量絶縁膜の結晶性、粒子サイズ、膜の厚さ及び組成はより均一になり、容量素子としての電気特性の劣化を低減できる。

請求項２では、サイドウォールは、窒化珪素または酸化珪素からなるので、コンタクトホールおよび層間絶縁膜上に窒化珪素または酸化珪素を堆積した後、エッチバックを行うことでコンタクトホールの側壁にサイドウォールを形成することができる。

請求項３では、容量絶縁膜は、ビスマス層状ペロブスカイト構造を有する強誘電体、チタン酸ジルコン鉛、チタン酸バリウムストロンチウムまたは五酸化タンタルのうちいずれか１つからなるので、データ記憶用の容量素子を構成することができる。

請求項４では、拡散防止膜は、チタン、タンタル、タングステン、アルミニウム若しくはこれらの合金、またはチタン、タンタル、タングステン、アルミニウム若しくはこれらの合金の窒化物からなる膜を有する単層膜または積層膜からなるので、膜質が緻密であって拡散が防止する機能が高いとともに層間絶縁膜との密着性に優れている。

この発明の請求項５記載の半導体装置の製造方法によれば、コンタクトホール内と層間絶縁膜の上に全面に亘って窒化珪素膜または酸化珪素膜を堆積した後、窒化珪素膜または酸化珪素膜をエッチバックすることにより、コンタクトホールの側面に窒化珪素または酸化珪素からなるサイドウォールを形成する工程と、サイドウォールが形成されたコンタクトホール内面にバリアメタル層を形成する工程と、バリアメタル層の上にＣＶＤ法によって導電材料をサイドウォールが形成されたコンタクトホール内に埋め込んで、コンタクトプラグを形成する工程とを行うので、コンタクトホールの側壁に、サイドウォールが設けられ、該コンタクトホールの上端部の開口が下端部に対して大きくなり、該コンタクトホールにタングステン層を埋め込んでもボイドは発生しない。このため、層間絶縁膜とコンタクトプラグを被覆して形成される拡散防止膜において、コンタクトプラグ直上の拡散防止膜の部分で生じる結晶性低下による水素バリア性の劣化という問題を防止できる。

また、コンタクトプラグの上端部の表面は、ボイドが発生しないため、凹所が形成されず、非平坦になることを防止できる。このため、コンタクトプラグと層間絶縁膜の上に形成される強誘電体キャパシタにおいて、強誘電体キャパシタを構成する容量絶縁膜の結晶性、粒子サイズ、膜の厚さ及び組成はより均一になり、容量素子としての電気特性の劣化を低減できる。

この発明の実施形態を図１および図２に基づいて説明する。図１は本発明の実施形態に係る半導体装置の断面図である。

図１に示すように、半導体基板１１の上にはドレイン領域１５及びソース領域１６が形成され、半導体基板１１におけるドレイン領域１５とソース領域１６との間にはゲート絶縁膜１３を介してゲート電極１４が形成されており、これらソース領域１５、ドレイン領域１６及びゲート電極１４によって電界効果型トランジスタが構成されている。１２は素子分離層である。半導体基板１１の上には電界効果型トランジスタを覆うように層間絶縁膜１７が形成され、該層間絶縁膜１７には、ドレイン領域１５と接続するコンタクトホールが形成され、該コンタクトホール内には充填剤としてバリアメタル層２０、次いで、タングステン膜２１が形成され、コンタクトプラグ２２が形成されている。本実施形態の特徴として、該コンタクトホールの側壁には、窒化珪素からなるサイドウォール１９が設けられ、コンタクトプラグ２２がサイドウォール１９の内側に形成されている
また、コンタクトプラグ２２上を被覆して層間絶縁膜１７の上には、窒化チタン膜からなる拡散防止膜２３が設けられており、該拡散防止膜２３はコンタクトプラグ２２を被覆して形成されている。また、拡散防止膜２３の上には、下層のイリジウム膜と上層の酸化イリジウム膜との積層膜からなる容量下部電極２４が設けられている。該容量下部電極２４の上には、該容量下部電極２４を覆うように絶縁性金属酸化物としてビスマス層状ペロブスカイト構造を有するＳｒＢｉ₂（Ｔａ_1-XＮｂ_X）Ｏ₉等の強誘電体からなる容量絶縁膜２５が設けられており、該容量絶縁膜２５の上には容量上部電極２６が設けられている。

以上説明した容量下部電極２４、容量絶縁膜２５及び容量上部電極２６によってデータ記憶用の容量素子が構成されていると共に、該容量素子と前述の電界効果型トランジスタによってメモリセルが構成されている。

以下に上記のように構成した半導体装置の製造方法について説明する。図２（ａ）〜（ｅ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

まず、図２（ａ）に示すように、半導体基板１１の上にゲート絶縁膜１３を介してゲート電極１４を形成した後、半導体基板１１の上部にドレイン領域１５及びソース領域１６を形成して、これらドレイン領域１５、ソース領域１６及びゲート電極１４からなる電界効果型トランジスタを形成する。次に、半導体基板１１の上に全面に亘って酸化珪素からなる層間絶縁膜１７を形成した後、該層間絶縁膜１７にコンタクトホール１８を形成する。

次に、図２（ｂ）に示すように、コンタクトホール１８及び層間絶縁膜１７の上に全面に亘ってＣＶＤ法により、窒化珪素を堆積した後、該窒化珪素に対して、エッチバックを行なって、図２（ｃ）に示すように、該コンタクトホール１８の側壁にサイドウォール１９を形成し、コンタクトホール１８の下端部の開口を上端部に対して大きくする。そして、図２（ｄ）に示すように、コンタクトホール１８にバリアメタル層２０を形成した後、ＣＶＤ法により、コンタクトホール１８にタングステン膜２１を埋め込むことにより、下端部がドレイン領域１５と接続するコンタクトプラグ２２を形成する。

次に、層間絶縁膜１７の上に全面に亘って、窒化チタン膜、イリジウム膜及び酸化イリジウム膜を順次堆積した後、これらの膜をパターンニングすることにより、図２（ｅ）に示すように、窒化チタン膜からなるコンタクトプラグ２２の上端部と接続する拡散防止膜２３を形成すると共に、該拡散防止膜２３の上にイリジウム膜及び酸化イリジウム膜からなる容量下部電極２４を形成する。次いで、例えばスパッタリング法または有機ＣＶＤ法により、該容量下部電極２４の上に全面に亘って、ビスマス層状ペロブスカイト構造を有するＳｒＢｉ₂（Ｔａ_1-XＮｂ_X）Ｏ₉等の強誘電体からなる容量絶縁膜２５を形成する。次に、スパッタ法により、該容量絶縁膜２５の上に、白金膜からなる容量上部電極２６を堆積すると、本実施形態に係る半導体装置が得られる。

本実施形態に係る半導体装置及びその製造方法によると、下端部が電界効果型トランジスタのドレイン領域１５と接続し、上端部が拡散防止膜２３と接続するコンタクトホール１８の側壁にサイドウォール１９が設けられ、該コンタクトホール１８の上端部の開口が下端部に対して大きくなり、該コンタクトホール１８にタングステン層２１を埋め込んでもボイドは発生しない。このため、層間絶縁膜１７とコンタクトプラグ２２の上に形成される窒化チタンからなる拡散防止膜２３において、コンタクトプラグ２２直上の拡散防止膜２３の部分で生じる結晶性の低下による水素バリア性の劣化という問題を防止できる。また、コンタクトプラグ２２の上端部の表面は、ボイドがないために、凹所が形成されず、非平坦になることを防止でき、コンタクトプラグ２２と層間絶縁膜１７の上に形成される強誘電体キャパシタにおいて、強誘電体キャパシタを構成する容量絶縁膜２５の結晶性、粒子サイズ、膜の厚さ及び組成はより均一なり、容量素子としての電気特性の劣化を低減できる。

また、本実施形態においては、コンタクトホール１８の下端部を電界効果型トランジスタのドレイン領域に接続するように形成したが、これに代えて、下層配線層に接続するように形成してもよい。

また、本実施形態においては、コンタクトホール１８の側壁に形成するサイドウォール１９を窒化珪素により形成したが、これに代えて、酸化珪素を用いても同様の効果が得られる。

また、本実施形態においては、コンタクトホール１８の側壁にサイドウォール１９およびバリアメタル層２０を形成した後、タングステン層２１を埋め込んで、コンタクトプラグ２２を形成したが、これに代えて、酸化珪素を用いても同様の効果が得られる。

また、本実施形態において、拡散防止膜２３を窒化チタンにより形成したが、これの代えて、チタン、タンタル、タングステン、アルミニウム若しくはこれらの合金、または、チタン、タンタル、タングステン、アルミニウム若しくはこれらの合金の窒化物からなる膜を有する単層膜又は積層膜により形成してもよい。ここで挙げた膜は、いずれも、膜質が緻密であって拡散が防止する機能が高いと共に層間絶縁膜１７との密着性に優れている。

また、本実施形態においては、容量上部電極２６を白金膜により形成したが、これに代えて、イリジウム、ルテニウム、ロジウム若しくはこれらの酸化物からなる膜の単層膜または積層膜により形成してもよい。

また、本実施形態においては、容量絶縁膜２５をＳｒＢｉ₂（Ｔａ_1-XＮｂ_X）Ｏ₉等の強誘電体により形成したが、これに代えて、他のビスマス層状プロベスカイト構造を有する強誘電体、チタン酸バリウムストロンチウムまたは五酸化タンタル等の絶縁性金属酸化物により形成してもよい。

さらに、半導体基板１１としては、ＧａＡｓ等の半導体基板、導電性領域が形成された半導体基板、またはドレイン領域若しくはソース領域およびゲート電極からなるトランジスタが形成されている半導体基板を用いてよい。

本発明に係る半導体装置およびその製造方法は、コンタクトホールにタングステン層を埋め込んでもボイドが発生せず、コンタクトプラグ直上の拡散防止膜の部分で生じる結晶性低下による水素バリア性の劣化を防止し、コンタクトプラグと層間絶縁膜の上に形成される強誘電体キャパシタの容量絶縁膜の結晶性、粒子サイズ、膜の厚さ及び組成の均一性が向上し、容量素子としての電気特性の劣化を低減できるものであり、強誘電体膜または高誘電率膜等の絶縁性金属酸化物からなる容量絶縁膜を有する容量素子を備えた半導体装置およびその製造方法に有効である。

本発明の実施形態に係る半導体装置の断面構造図である。 （ａ）〜（ｅ）は本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。 （ａ）〜（ｃ）は従来の半導体装置の製造方法を示す工程断面図である。

符号の説明

１１，１０１ シリコン基板
１２，１０２ 素子分離層
１３，１０３ ゲート酸化膜
１４，１０４ ゲート電極
１５，１０５ ドレイン領域
１６，１０６ ソース領域
１７，１０７ 層間絶縁膜
１８ コンタクトホール
１９ サイドウォール
２０，１０８ バリアメタル層
２１，１０９ タングステン層
２２，１１０ コンタクトプラグ
２３，１１２ 拡散防止膜
２４，１１３ 容量下部電極
２５，１１４ 容量絶縁膜
２６，１１５ 容量上部電極
１１１ ボイド
１１６ ＴｉＮ層
１１７ 拡散バリア層

Claims (5)

1. 半導体基板上に堆積された層間絶縁膜と、前記層間絶縁膜中に形成されたコンタクトホールと、前記コンタクトホールに充填剤を埋め込み形成されるコンタクトプラグと、前記コンタクトプラグ上を被覆して前記層間絶縁膜上に形成された導電性の拡散防止膜と、前記拡散防止膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量絶縁膜および上部電極とを備えた半導体装置であって、前記コンタクトホールの側壁にサイドウォールが形成され、前記コンタクトプラグが前記サイドウォールの内側に形成されていることを特徴とする半導体装置。
2. 前記サイドウォールは、窒化珪素または酸化珪素からなる請求項１記載の半導体装置。
3. 前記容量絶縁膜は、ビスマス層状ペロブスカイト構造を有する強誘電体、チタン酸ジルコン鉛、チタン酸バリウムストロンチウムまたは五酸化タンタルのうちいずれか１つからなる請求項１記載の半導体装置。
4. 前記拡散防止膜は、チタン、タンタル、タングステン、アルミニウム若しくはこれらの合金、またはチタン、タンタル、タングステン、アルミニウム若しくはこれらの合金の窒化物からなる膜を有する単層膜または積層膜からなる請求項１記載の半導体装置。
5. 半導体基板上に層間絶縁膜を堆積する工程と、
   前記層間絶縁膜中にコンタクトホールを形成する工程と、
   前記コンタクトホール内と前記層間絶縁膜の上に全面に亘って窒化珪素膜または酸化珪素膜を堆積した後、前記窒化珪素膜または前記酸化珪素膜をエッチバックすることにより、前記コンタクトホールの側面に窒化珪素または酸化珪素からなるサイドウォールを形成する工程と、
   前記サイドウォールが形成された前記コンタクトホール内面にバリアメタル層を形成する工程と、
   前記バリアメタル層の上にＣＶＤ法によって導電材料を前記サイドウォールが形成された前記コンタクトホール内に埋め込んで、コンタクトプラグを形成する工程と、
   前記層間絶縁膜の上に、前記コンタクトプラグを被覆するように導電性の拡散防止膜を形成する工程と、
   前記拡散防止膜の上に容量素子の下部電極を形成する工程と、
   前記下部電極の上に絶縁性金属酸化物からなる容量素子の容量絶縁膜を形成する工程と、
   前記容量絶縁膜の上に容量素子の上部電極を形成する工程とを含む半導体装置の製造方法。

Images