JP2010512648A - 珪化コバルトを含んだトランジスタゲート、そのトランジスタゲートを含んだ半導体装置構造、前駆構造、および製造方法 - Google Patents
珪化コバルトを含んだトランジスタゲート、そのトランジスタゲートを含んだ半導体装置構造、前駆構造、および製造方法 Download PDFInfo
- Publication number
- JP2010512648A JP2010512648A JP2009540447A JP2009540447A JP2010512648A JP 2010512648 A JP2010512648 A JP 2010512648A JP 2009540447 A JP2009540447 A JP 2009540447A JP 2009540447 A JP2009540447 A JP 2009540447A JP 2010512648 A JP2010512648 A JP 2010512648A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cobalt
- annealing
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000010941 cobalt Substances 0.000 title claims abstract description 52
- 229910017052 cobalt Inorganic materials 0.000 title claims abstract description 52
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 46
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000002243 precursor Substances 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000000463 material Substances 0.000 claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 20
- 229910052715 tantalum Inorganic materials 0.000 claims description 16
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910019001 CoSi Inorganic materials 0.000 claims 3
- 230000008569 process Effects 0.000 abstract description 46
- 239000010410 layer Substances 0.000 description 91
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本出願は、2006年12月08日出願のUnited States Patent Application Serial No. 11/636,192, 表題 "TRANSISTOR GATES INCLUDING COBALT SILICIDE, SEMICONDUCTOR DEVICE STRUCTURES INCLUDING THE TRANSISTOR GATES, PRECURSOR STRUCTURES, AND METHODS OF FABRICATION" の出願日の利益を請求するものである。
本発明は、種々の実施形態において、トランジスタのゲートを製造する方法に概して関し、より具体的には、珪化コバルトを含んだ導電性素子を有するゲートと関連する構造とを製造するための方法に関する。特に本発明の実施形態は、珪化コバルトでできたフィーチャ(特徴的構造)を製造する前に、高温工程(トランジスタの迫り上げ式ソースドレイン領域の製造など)を完了させておくという、方法および関連する構造に関する。
Claims (45)
- メモリ装置のトランジスタゲートを製造する方法であって、
前記トランジスタゲートの導電性要素の少なくとも一部を、珪化コバルトから製造するステップ
を含む、方法。 - 製造する前記ステップが、約900℃以上の温度を用いる工程のすべての後に行われる
ことを特徴とする、請求項1記載の方法。 - 製造する前記ステップが、
前記トランジスタゲートの側壁スペーサー同士のあいだから、犠牲材料を除去するステップと、
前記犠牲材料を、珪化コバルトで置き換えるステップと
を含む、請求項1記載の方法。 - 除去するステップが、
前記側壁スペーサー同士のあいだに、珪素を露出させるステップ
を含む、請求項3記載の方法。 - 置き換えるステップが、
前記側壁スペーサー同士のあいだに、コバルトを導入するステップ
を含む、請求項4記載の方法。 - 置き換えるステップがさらに、
前記コバルトおよび前記珪素を焼き鈍すステップ
を含む、請求項5記載の方法。 - 焼き鈍すステップが、
珪化コバルトが形成される第一の焼き鈍し
を含む、請求項6記載の方法。 - さらに
前記コバルトに被せるキャップを設置するステップ
を含む、請求項7記載の方法。 - 前記キャップを設置するステップが、
チタンもしくは窒化チタンを含んだキャップを、前記コバルトに被せるように設置するステップ
を含む、請求項8記載の方法。 - 前記第一の焼き鈍しが、前記キャップを設置してから行われる
ことを特徴とする、請求項8記載の方法。 - さらに
前記第一の焼き鈍しの後に、前記キャップを取り除くステップ
を含む、請求項10記載の方法。 - さらに
第二の焼き鈍しとして前記コバルトおよび前記珪素をさらに焼き鈍して、二珪化コバルトを形成するステップ
を含む、請求項11記載の方法。 - 前記第二の焼き鈍しが、前記キャップを除去した後に行われる、請求項12記載の方法。
- 焼き鈍すステップが、
二珪化コバルトを形成する第二の焼き鈍し
をも含む
ことを特徴とする、請求項7記載の方法。 - 半導体基板の上にゲート酸化物を形成するステップと、
前記ゲート酸化物の上に、導電性材料を含んだひとつ以上の層を堆積するステップと、
導電性材料を含んだ前記ひとつ以上の層の上に、珪素を堆積するステップと、
導電性材料を含んだ前記ひとつ以上の層の上に、犠牲層を堆積するステップと、
前記犠牲層の一部と、前記珪素の一部と、導電性材料を含んだ前記ひとつ以上の層の一部とを除去することで、ひとつ以上のゲート積層を形成するステップと、
前記ひとつ以上のゲート積層の外側端に接して、側壁スペーサーを形成するステップと、
前記ひとつ以上のゲート積層の各側面の側壁スペーサーに隣接させて、活性装置領域を注入するステップと、
前記活性装置領域の上に、誘電体層を形成するステップと、
前記犠牲層の残留部位を除去するステップと、
前記側壁スペーサー同士のあいだに、珪化コバルトを導入するステップと、
前記珪化コバルトの上に、ゲートキャップを形成するステップと
を含む、請求項1記載の方法。 - 導電性材料を含んだひとつ以上の層を堆積するステップが、
前記ゲート酸化物の上に、ポリシリコンと珪化タンタルのうち少なくとも一方を含んだ層を、形成するステップ
を含む
ことを特徴とする、請求項15記載の方法。 - 形成するステップが、
前記ゲート酸化物の上の、ポリシリコンを含んだ層、および、前記ポリシリコンを含んだ層の上の、珪化タンタルを含んだ層、を形成するステップ
を含む
ことを特徴とする、請求項16記載の方法。 - 前記珪化タンタルを含んだ層を形成するステップが、
厚さ約200Åから約300Åの珪化タンタルを含んだ層を形成するステップ
を含む
ことを特徴とする、請求項17記載の方法。 - さらに
前記珪化タンタルを含んだ層に、窒素化学種を注入するステップ
を含むことを特徴とする、請求項17記載の方法。 - 注入するステップが、前記犠牲層の残留部位を除去した後に、前記珪素を通して行われる
ことを特徴とする、請求項19記載の方法。 - 珪素を堆積するステップが、
非晶質珪素を含んだ層を形成するステップ
を含む
ことを特徴とする、請求項15記載の方法。 - 珪素を堆積するステップが、
珪素を含み、かつ厚さが約300Åから約600Åの範囲である、薄層を設置するステップ
を含む
ことを特徴とする、請求項15記載の方法。 - 前記犠牲層を堆積するステップが、
厚さ約1000Åの犠牲層を堆積するステップ
を含む
ことを特徴とする、請求項15記載の方法。 - 活性装置領域を設置するステップが、
珪素をエピタキシャルに堆積するステップ
を含む
ことを特徴とする、請求項15記載の方法。 - さらに
前記誘電体層を平坦化して、前記犠牲層の前記残留部位を露出させるステップ
を含む、請求項15記載の方法。 - さらに
前記犠牲層を堆積するに先立って、前記珪素の上に、酸化物薄層を形成するステップ
を含む、請求項15記載の方法。 - 前記酸化物薄層を形成するステップが、
厚さ約30Åの酸化物薄層を形成するステップ
を含む
ことを特徴とする、請求項26記載の方法。 - さらに
前記犠牲層の前記残留部位を除去した後に、前記酸化物薄層を除去するステップ
を含む、請求項26記載の方法。 - 前記側壁スペーサー同士のあいだに珪化コバルトを導入するステップが、
前記珪素に接触させてコバルトを含んだ薄層を設置するステップと、
前記コバルトおよび前記珪素を焼き鈍すステップと
を含む
ことを特徴とする、請求項15記載の方法。 - さらに
前記コバルトを含んだ薄層の上に、チタンもしくは窒化チタンを含んだ薄層を設置するステップ
を含む、請求項29記載の方法。 - 焼き鈍すステップが、
チタンもしくは窒化チタンを含んだ前記薄層を設置してから、第一の焼き鈍しを行うステップ
を含み、
前記第一の焼き鈍しが、CoSiを形成する
ことを特徴とする、請求項30記載の方法。 - さらに
前記第一の焼き鈍しの後に、チタンもしくは窒化チタンを含んだ前記薄層を除去するステップ
を含む、請求項31記載の方法。 - さらに
チタンもしくは窒化チタンを含んだ前記薄層を除去した後に、第二の焼き鈍しを行うステップ
を含み、
前記第二の焼き鈍しが、CoSi2を形成する
ことを特徴とする、請求項32記載の方法。 - 前記第二の焼き鈍しを行うステップにより、CoSi2を含みかつ厚さが約300Åから約600Åである層を得る
ことを特徴とする、請求項33記載の方法。 - 珪化コバルトを含んだ導電性要素を含むトランジスタゲートを具えた一個以上のトランジスタを含むことを特徴とする、半導体装置。
- 前記一個以上のトランジスタが、前記トランジスタゲートの対向する側部に隣接した迫り上げ式ソースドレイン領域を含む、請求項35記載の半導体装置。
- 前記導電性要素が、前記珪化コバルトの下方に珪化タンタルをも含む、請求項35記載の半導体装置。
- 前記珪化タンタルの厚さが、約200Åから約300Åの範囲である、請求項37記載の半導体装置。
- 前記珪化コバルトの厚さが、約300Åから約600Åの範囲である、請求項37記載の半導体装置。
- 前記導電性要素が、前記珪化タンタルの下に、導電性添加を施されたポリシリコンをも含む、請求項37記載の半導体装置。
- ダイナミックランダムアクセスメモリ
を含む、請求項35記載の半導体装置。 - NANDフラッシュメモリ装置
を含む、請求項35記載の半導体装置。 - 半導体装置構造の中途トランジスタ構造であって、
部分的に形成されたトランジスタゲート
を含み、
前記部分的に形成されたトランジスタゲートが、
側壁スペーサーの対と、
前記側壁スペーサー同士の下部のあいだに在る、部分的に形成された導電性要素と、
前記側壁スペーサー同士の上部のあいだにて、前記部分的に形成された導電性要素の上に在る、犠牲材料もしくは間隙と
を含む
ことを特徴とする、中途トランジスタ構造。 - さらに
前記部分的に形成されたトランジスタゲートが上に在る、ゲート酸化物
を含む、請求項43記載の中途トランジスタ構造。 - さらに
前記トランジスタゲートの第一の側に隣接する、迫り上げ式ソースと、
前記トランジスタゲートの第二の側に隣接する、迫り上げ式ドレインと
を含む、請求項44記載の中途トランジスタ構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/636,192 | 2006-12-08 | ||
US11/636,192 US8652912B2 (en) | 2006-12-08 | 2006-12-08 | Methods of fabricating a transistor gate including cobalt silicide |
PCT/US2007/086487 WO2008073776A2 (en) | 2006-12-08 | 2007-12-05 | Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046036A Division JP2014146816A (ja) | 2006-12-08 | 2014-03-10 | 珪化コバルトを含むトランジスタゲートを有する半導体デバイス、及び、メモリデバイスのトランジスタゲートを製造する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010512648A true JP2010512648A (ja) | 2010-04-22 |
Family
ID=39156098
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009540447A Pending JP2010512648A (ja) | 2006-12-08 | 2007-12-05 | 珪化コバルトを含んだトランジスタゲート、そのトランジスタゲートを含んだ半導体装置構造、前駆構造、および製造方法 |
JP2014046036A Pending JP2014146816A (ja) | 2006-12-08 | 2014-03-10 | 珪化コバルトを含むトランジスタゲートを有する半導体デバイス、及び、メモリデバイスのトランジスタゲートを製造する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046036A Pending JP2014146816A (ja) | 2006-12-08 | 2014-03-10 | 珪化コバルトを含むトランジスタゲートを有する半導体デバイス、及び、メモリデバイスのトランジスタゲートを製造する方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8652912B2 (ja) |
JP (2) | JP2010512648A (ja) |
TW (3) | TWI582841B (ja) |
WO (1) | WO2008073776A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8652912B2 (en) | 2006-12-08 | 2014-02-18 | Micron Technology, Inc. | Methods of fabricating a transistor gate including cobalt silicide |
US8114750B2 (en) * | 2008-04-17 | 2012-02-14 | International Business Machines Corporation | Lateral diffusion field effect transistor with drain region self-aligned to gate electrode |
KR20110106688A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
KR101718794B1 (ko) * | 2010-12-16 | 2017-03-23 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9209098B2 (en) | 2011-05-19 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | HVMOS reliability evaluation using bulk resistances as indices |
US9761483B1 (en) * | 2016-03-07 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices, FinFET devices and methods of forming the same |
US10395981B2 (en) * | 2017-10-25 | 2019-08-27 | Globalfoundries Inc. | Semiconductor device including a leveling dielectric fill material |
JP2020043163A (ja) | 2018-09-07 | 2020-03-19 | キオクシア株式会社 | 半導体装置 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174527A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH1174219A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2001077323A (ja) * | 1999-07-02 | 2001-03-23 | Toshiba Corp | 半導体装置の製造方法 |
JP2001168059A (ja) * | 1999-12-03 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
JP2002203919A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 半導体装置、及び、不揮発性メモリの製造方法 |
JP2004152973A (ja) * | 2002-10-30 | 2004-05-27 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004200550A (ja) * | 2002-12-20 | 2004-07-15 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004273559A (ja) * | 2003-03-05 | 2004-09-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2004273556A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004349471A (ja) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2005109491A1 (en) * | 2004-05-06 | 2005-11-17 | Micron Technology, Inc. | Methods of forming electrical connections for semiconductor constructions |
JP2005328079A (ja) * | 2005-07-11 | 2005-11-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006148064A (ja) * | 2004-10-18 | 2006-06-08 | Renesas Technology Corp | 半導体装置及びその製造方法、並びにメモリ回路 |
JP2006310884A (ja) | 2001-01-18 | 2006-11-09 | Toshiba Corp | Nandゲート回路及びダイナミック回路 |
JP2006319365A (ja) * | 2006-07-20 | 2006-11-24 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03138983A (ja) | 1989-10-24 | 1991-06-13 | Casio Comput Co Ltd | 薄膜トランジスタメモリの製造方法 |
US6060387A (en) * | 1995-11-20 | 2000-05-09 | Compaq Computer Corporation | Transistor fabrication process in which a contact metallization is formed with different silicide thickness over gate interconnect material and transistor source/drain regions |
US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
US6054355A (en) * | 1997-06-30 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device which includes forming a dummy gate |
US6291868B1 (en) * | 1998-02-26 | 2001-09-18 | Micron Technology, Inc. | Forming a conductive structure in a semiconductor device |
US6392302B1 (en) * | 1998-11-20 | 2002-05-21 | Micron Technology, Inc. | Polycide structure and method for forming polycide structure |
US6737716B1 (en) * | 1999-01-29 | 2004-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US6524904B1 (en) * | 1999-04-20 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
US7391087B2 (en) | 1999-12-30 | 2008-06-24 | Intel Corporation | MOS transistor structure and method of fabrication |
KR20010066122A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체 소자의 폴리사이드 듀얼 게이트 형성 방법 |
TW448508B (en) | 2000-02-03 | 2001-08-01 | Taiwan Semiconductor Mfg | Self-aligned cobalt silicide process for preventing the bridge connection between the gate and doped region of substrate |
TW461047B (en) * | 2000-03-09 | 2001-10-21 | Winbond Electronics Corp | Manufacturing method of embedded DRAM |
US6642592B2 (en) * | 2000-07-22 | 2003-11-04 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating same |
US6388327B1 (en) * | 2001-01-09 | 2002-05-14 | International Business Machines Corporation | Capping layer for improved silicide formation in narrow semiconductor structures |
TWI288472B (en) * | 2001-01-18 | 2007-10-11 | Toshiba Corp | Semiconductor device and method of fabricating the same |
TW531795B (en) | 2002-02-27 | 2003-05-11 | Taiwan Semiconductor Mfg | Self-aligned metal silicide process using cobalt silicide |
US6570214B1 (en) * | 2002-03-01 | 2003-05-27 | Ching-Yuan Wu | Scalable stack-gate flash memory cell and its contactless memory array |
KR100432888B1 (ko) * | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US6995081B2 (en) * | 2002-08-28 | 2006-02-07 | Micron Technology, Inc. | Systems and methods for forming tantalum silicide layers |
KR100499159B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널을 갖는 반도체장치 및 그 제조방법 |
FR2853134B1 (fr) * | 2003-03-25 | 2005-07-01 | St Microelectronics Sa | Procede de fabrication d'un transistor a grille metallique, et transistor correspondant |
US6872606B2 (en) * | 2003-04-03 | 2005-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with raised segment |
KR100481185B1 (ko) * | 2003-07-10 | 2005-04-07 | 삼성전자주식회사 | 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법 |
DE10345374B4 (de) * | 2003-09-30 | 2006-08-10 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung |
US7067379B2 (en) * | 2004-01-08 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide gate transistors and method of manufacture |
US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
US7030012B2 (en) | 2004-03-10 | 2006-04-18 | International Business Machines Corporation | Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM |
JP4640918B2 (ja) * | 2004-03-11 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP2005294799A (ja) * | 2004-03-12 | 2005-10-20 | Toshiba Corp | 半導体装置およびその製造方法 |
TWI252539B (en) * | 2004-03-12 | 2006-04-01 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
US7498641B2 (en) * | 2004-05-28 | 2009-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Partial replacement silicide gate |
US7705405B2 (en) * | 2004-07-06 | 2010-04-27 | International Business Machines Corporation | Methods for the formation of fully silicided metal gates |
TWI235462B (en) * | 2004-07-21 | 2005-07-01 | Powerchip Semiconductor Corp | Nonvolatile memory and manufacturing method thereof |
US7148097B2 (en) * | 2005-03-07 | 2006-12-12 | Texas Instruments Incorporated | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors |
JP2006324527A (ja) | 2005-05-19 | 2006-11-30 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US8338887B2 (en) * | 2005-07-06 | 2012-12-25 | Infineon Technologies Ag | Buried gate transistor |
US8652912B2 (en) | 2006-12-08 | 2014-02-18 | Micron Technology, Inc. | Methods of fabricating a transistor gate including cobalt silicide |
TWI422017B (zh) * | 2011-04-18 | 2014-01-01 | Powerchip Technology Corp | 非揮發性記憶體元件及其製造方法 |
-
2006
- 2006-12-08 US US11/636,192 patent/US8652912B2/en active Active
-
2007
- 2007-12-05 WO PCT/US2007/086487 patent/WO2008073776A2/en active Application Filing
- 2007-12-05 JP JP2009540447A patent/JP2010512648A/ja active Pending
- 2007-12-07 TW TW104133084A patent/TWI582841B/zh active
- 2007-12-07 TW TW096146873A patent/TW200832528A/zh unknown
- 2007-12-07 TW TW102115754A patent/TWI517222B/zh active
-
2014
- 2014-02-18 US US14/182,794 patent/US9882015B2/en active Active
- 2014-03-10 JP JP2014046036A patent/JP2014146816A/ja active Pending
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174527A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH1174219A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2001077323A (ja) * | 1999-07-02 | 2001-03-23 | Toshiba Corp | 半導体装置の製造方法 |
JP2001168059A (ja) * | 1999-12-03 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
JP2002203919A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 半導体装置、及び、不揮発性メモリの製造方法 |
JP2006310884A (ja) | 2001-01-18 | 2006-11-09 | Toshiba Corp | Nandゲート回路及びダイナミック回路 |
JP2004152973A (ja) * | 2002-10-30 | 2004-05-27 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004200550A (ja) * | 2002-12-20 | 2004-07-15 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004273556A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004273559A (ja) * | 2003-03-05 | 2004-09-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2004349471A (ja) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2005109491A1 (en) * | 2004-05-06 | 2005-11-17 | Micron Technology, Inc. | Methods of forming electrical connections for semiconductor constructions |
JP2007536740A (ja) * | 2004-05-06 | 2007-12-13 | マイクロン テクノロジー,インコーポレイテッド | 半導体構成のための電気的接続を形成する方法 |
JP2006148064A (ja) * | 2004-10-18 | 2006-06-08 | Renesas Technology Corp | 半導体装置及びその製造方法、並びにメモリ回路 |
JP2005328079A (ja) * | 2005-07-11 | 2005-11-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006319365A (ja) * | 2006-07-20 | 2006-11-24 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200832528A (en) | 2008-08-01 |
TW201603129A (zh) | 2016-01-16 |
US20140159172A1 (en) | 2014-06-12 |
TW201338023A (zh) | 2013-09-16 |
US8652912B2 (en) | 2014-02-18 |
WO2008073776A3 (en) | 2008-09-12 |
US20080135903A1 (en) | 2008-06-12 |
WO2008073776B1 (en) | 2008-12-11 |
WO2008073776A2 (en) | 2008-06-19 |
TWI582841B (zh) | 2017-05-11 |
US9882015B2 (en) | 2018-01-30 |
TWI517222B (zh) | 2016-01-11 |
JP2014146816A (ja) | 2014-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI300974B (en) | Method for forming a semiconductor device | |
US9852953B2 (en) | CMOS fabrication | |
KR100469129B1 (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
US9882015B2 (en) | Transistors, semiconductor devices, and electronic devices including transistor gates with conductive elements including cobalt silicide | |
US20110183507A1 (en) | Peripheral Gate Stacks and Recessed Array Gates | |
US7122410B2 (en) | Polysilicon line having a metal silicide region enabling linewidth scaling including forming a second metal silicide region on the substrate | |
US6461959B1 (en) | Method of fabrication of a contact plug in an embedded memory | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
US7897500B2 (en) | Methods for forming silicide conductors using substrate masking | |
JP3963629B2 (ja) | 半導体装置及びその製造方法 | |
US6090673A (en) | Device contact structure and method for fabricating same | |
JP4981288B2 (ja) | 半導体装置のシリサイド膜の形成方法 | |
US20060286756A1 (en) | Semiconductor process and method for reducing parasitic capacitance | |
US6238977B1 (en) | Method for fabricating a nonvolatile memory including implanting the source region, forming the first spacers, implanting the drain regions, forming the second spacers, and forming a source line on the source and second spacers | |
KR100713927B1 (ko) | 반도체 소자의 제조방법 | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4331276B2 (ja) | 半導体装置の製造方法 | |
US7109555B1 (en) | Method for providing short channel effect control using a silicide VSS line | |
JP2004327702A (ja) | 半導体集積回路及びその製造方法 | |
JP2009231318A (ja) | 半導体装置およびその製造方法 | |
KR100945498B1 (ko) | 반도체소자의 게이트 형성방법 | |
KR100430557B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
KR20030050671A (ko) | 반도체소자의 제조 방법 | |
KR20090103330A (ko) | 플래시 메모리 소자의 제조 방법 | |
KR20080062022A (ko) | 플래쉬 기억 소자의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121205 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130426 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130507 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131028 |