JP2001168059A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001168059A
JP2001168059A JP34434099A JP34434099A JP2001168059A JP 2001168059 A JP2001168059 A JP 2001168059A JP 34434099 A JP34434099 A JP 34434099A JP 34434099 A JP34434099 A JP 34434099A JP 2001168059 A JP2001168059 A JP 2001168059A
Authority
JP
Japan
Prior art keywords
layer
film
cosi
silicon
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34434099A
Other languages
English (en)
Other versions
JP3554514B2 (ja
Inventor
Shin Hashimoto
伸 橋本
Kyoko Egashira
恭子 江頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP34434099A priority Critical patent/JP3554514B2/ja
Priority to US09/726,654 priority patent/US6562716B2/en
Publication of JP2001168059A publication Critical patent/JP2001168059A/ja
Application granted granted Critical
Publication of JP3554514B2 publication Critical patent/JP3554514B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 コバルトシリサイドを形成しても、シリコン
層の表面位置が基板深さ方向に大きく移動しないように
する。 【解決手段】 シリコン基板１００上に、ゲート電極と
なるポリシリコン膜１０３、サイドウォール１０４及び
ソース領域又はドレイン領域となる不純物拡散層１０５
を形成する。次に、ポリシリコン膜１０３をエッチバッ
クして凹部１０７を形成した後、コバルト膜１０８を堆
積する。次に、例えば５００℃の第１の熱処理を行なっ
て、ポリシリコン膜１０３の表面部及び不純物拡散層１
０５の表面部にＣｏＳｉ層１１０を形成した後、シリコ
ン基板１００の上に全面に亘ってシリコン膜１１１を堆
積する。次に、例えば８００℃の第２の熱処理を行なっ
て、ポリシリコン膜１０３の表面部及び不純物拡散層１
０５の表面部にＣｏＳｉ2層１１２を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に形
成されているシリコン層の表面部、例えば、ポリシリコ
ン膜からなるゲート電極の表面部又はシリコン基板上に
形成されている不純物拡散層の表面部にコバルトシリサ
イド層を形成する技術に関する。
【０００２】
【従来の技術】近年の半導体素子の微細化に伴って半導
体集積回路装置においては、種々の問題が発生し、例え
ば、コンタクト抵抗又は不純物拡散層抵抗の増加に伴っ
て、信号の遅延時間が増大するという問題、及び、アラ
イメントずれにより、不純物拡散層と接続するコンタク
トとゲート電極とが導通してしまうという問題などが挙
げられる。
【０００３】前者の問題を解決する方法として、例えば
特開平７−８６５５９号公報に示されるように、ＭＯＳ
型トランジスタにおけるゲート電極、又はソース領域又
はドレイン領域となる不純物拡散層の表面部にコバルト
シリサイド層を形成するサリサイドプロセスが提案され
ている。
【０００４】以下、第１の従来例として、特開平７−８
６５５９号公報に示されているサリサイドプロセスにつ
いて説明する。すなわち、シリコン基板上に、ポリシリ
コン膜からなるゲート電極、及びソース領域又はドレイ
ン領域となる不純物拡散層を形成した後、シリコン基板
上に全面に亘ってコバルト膜及びチタン膜を順次堆積
し、その後、熱処理を施して、コバルト膜及びチタン膜
と、ポリシリコン膜又は不純物拡散層とを反応させるこ
とにより、ゲート電極及び不純物拡散層の表面部にコバ
ルトシリサイド層を形成する。尚、コバルト膜の上にチ
タン膜を堆積する理由は、コバルトシリサイド層の表面
エネルギーを下げることにより、コバルトシリサイド層
の表面部における凝集を防止するためである。
【０００５】このように、ゲート電極及び不純物拡散層
の表面部にコバルトシリサイド層を形成すると、コンタ
クト抵抗及び不純物拡散層抵抗の増加を抑制できるの
で、半導体集積回路装置の高速化を図ることができる。
【０００６】また、後者の問題を解決するためには、自
己整合コンタクト（ＳＡＣ）が提案されている。すなわ
ち、半導体素子の微細化に対応するため、ゲート電極の
上面及び側面にシリコン酸化膜からなる絶縁膜を形成し
ておいてから該絶縁膜の上に全面に亘ってライナー膜を
堆積した後、ライナー膜の上にシリコン酸化膜からなる
層間絶縁膜を堆積し、その後、層間絶縁膜にソース領域
又はドレイン領域となる不純物拡散層と接続するコンタ
クトホールを形成する。この方法によると、コンタクト
ホールが部分的にゲート電極の上に形成されても、ゲー
ト電極の上に絶縁膜が存在しているので、コンタクトホ
ールに埋め込まれる金属膜とゲート電極とが導通するこ
とはない。
【０００７】ところが、自己整合コンタクトを実現する
ためには、ゲート電極の上に絶縁膜及びライナー膜を堆
積しなければならないため、自己整合コンタクトを形成
するときには、ゲート電極の表面部をシリサイド化でき
ないという問題がある。
【０００８】そこで、特開平９−２８９２４９号公報に
おいては、自己整合コンタクトとサリサイドプロセスと
の調整を図る方法が提案されている。
【０００９】以下、第２の従来例として、特開平９−２
８９２４９号公報に示されているサリサイドプロセスに
ついて説明する。すなわち、ゲート電極の上面に第１の
オフセット酸化膜を形成した後、ゲート電極及び第１の
オフセット酸化膜の側面にサイドウォールを形成し、そ
の後、第１のオフセット酸化膜を除去してゲート電極を
露出させると共にサイドウォールの内側に凹部を形成す
る。次に、全面に亘ってコバルト膜を堆積した後、熱処
理を施して、ゲート電極及び不純物拡散層の表面部にコ
バルトシリサイド層を形成する。次に、ゲート電極上の
コバルトシリサイド層の上に凹部が埋め込まれるように
第２のオフセット酸化膜を形成した後、全面に亘ってラ
イナー膜及び層間絶縁膜を順次堆積し、その後、層間絶
縁膜にソース領域又はドレイン領域となる不純物拡散層
と接続するコンタクトホールを形成する。
【００１０】
【発明が解決しようとする課題】しかしながら、第１の
従来例に係るサリサイドプロセスによると、コバルト膜
を構成するＣｏ原子と、ゲート電極となるポリシリコン
膜又はソース領域若しくはドレイン領域となるシリコン
基板の不純物拡散層（以下、ポリシリコン膜と不純物拡
散層とをまとめてシリコン層と称する。）を構成するＳ
ｉ原子とが反応してコバルトシリサイド層が形成される
過程において、シリコン層の表面位置（上面位置）が基
板深さ方向に大きく下がるという第１の問題が発生す
る。これは、コバルト膜を構成するＣｏ原子と、シリコ
ン層とを構成するＳｉ原子とが反応してコバルトシリサ
イド層が形成される際に、シリコン層のＳｉ原子が多量
に消費されるので、シリコン層の表面位置が基板深さ方
向に大きく移動してしまうからである。
【００１１】このため、コバルトシリサイド層が形成さ
れた後のシリコン層の厚さを確保しようとすると、コバ
ルトシリサイド層を形成する前のシリコン層の厚さを大
きくしなければならないので、浅いｐｎ接合が得られな
くなって微細化を実現できなくなってしまうという問題
がある。一方、浅いｐｎ接合を得ようとすると、シリコ
ン層の表面位置が基板深さ方向に下がり、シリコン層の
厚さが低減してしまう結果、接合リークが発生してしま
うという問題がある。
【００１２】また、第２の従来例に係るサリサイドプロ
セスによると、ゲート電極の表面部にシリサイド層を形
成することと、ソース領域及びドレイン領域に自己整合
コンタクトを形成することとの両立を図ることはでき
る。しかしながら、第１のオフセット酸化膜及びサイド
ウォールを形成した後、第１のオフセット酸化膜を除去
してサイドウォールの内側に凹部を形成し、次に、コバ
ルトシリサイド層を形成した後、第２のオフセット酸化
膜を形成し、その後、ライナー膜及び層間絶縁膜を堆積
するため、工程数が極めて多くなるという問題がある。
【００１３】前記に鑑み、本発明は、コバルトシリサイ
ドを形成しても、シリコン層の表面位置が基板深さ方向
に大きく移動しないようにすることを第１の目的とし、
工程数の増加を招くことなくシリサイド層の形成と自己
整合コンタクトの形成との両立を図ることを第２の目的
とする。
【００１４】
【課題を解決するための手段】（第１の解決原理）前記
の第１の目的を達成するため、本件発明者らは、コバル
ト膜を構成するＣｏ原子と、シリコン層とを構成するＳ
ｉ原子とが反応してコバルトシリサイド層が形成される
メカニズムについて検討を行なった結果、以下に説明す
る第１の解決原理を見出した。
【００１５】Ｃｏ原子とＳｉ原子とが反応してコバルト
シリサイド（正確には、モノコバルトダイシリサイドで
あるが、以下の説明においては便宜上、コバルトシリサ
イドと称する。）が形成されるメカニズムは、熱力学的
に考えると、Ｃｏ2Ｓｉ（ダイコバルトモノシリサイ
ド）→ＣｏＳｉ（モノコバルトモノシリサイド）→Ｃｏ
Ｓｉ2 （モノコバルトダイシリサイド）の反応が進むこ
とである。
【００１６】また、コバルト膜、シリコン層、Ｃｏ2Ｓ
ｉ層、ＣｏＳｉ層及びＣｏＳｉ2層のモル体積（ｃｍ3
／ｍｏｌ）は、それぞれ、６．６２、１２．０４、１
３．１、１９．７及び２３．３である。
【００１７】シリコン層の上にコバルト膜を堆積した
後、温度を順次上げている急速熱処理（ＲＴＡ）を施す
と、例えば４００℃の温度下においては、２Ｃｏ＋Ｓｉ
→Ｃｏ 2Ｓｉ に示す第１の反応が起きる。第１の反応が
起きる過程においては、第１の反応に寄与するコバルト
膜の体積を１とすると、第１の反応に寄与するシリコン
層の体積は０．９１であり、得られるＣｏ2Ｓｉ 層の体
積は１．４９である。
【００１８】次に、例えば５００℃の温度下において
は、Ｃｏ2Ｓｉ＋Ｓｉ→２ＣｏＳｉ に示す第２の反応が
起きる。第２の反応が起きる過程においては、前述した
第１の反応に寄与するコバルト膜の体積を１としたとき
には、第２の反応に寄与するＣｏ2Ｓｉ 層の体積は１．
４９であり、第２の反応に寄与するシリコン層の体積は
０．９１であり、得られるＣｏＳｉ層の体積は１．９８
である。
【００１９】次に、例えば８００℃の温度下において
は、ＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2 に示す第３の反応が起
きる。第３の反応が起きる過程においては、前述した第
１の反応に寄与するコバルト膜の体積を１としたときに
は、第３の反応に寄与するＣｏＳｉ層の体積は１．９８
であり、第３の反応に寄与するシリコン膜の体積は１．
８２であり、得られるＣｏＳｉ2 層の体積は３．５４で
ある。
【００２０】以上の説明から分かるように、第１の反応
に寄与するコバルト膜の体積を１とすると、第１の反応
では０．９１の体積のシリコン層が消費され、第２の反
応では０．９１の体積のシリコン層が消費され、第３の
反応では１．８２の体積のシリコン層が消費される。
【００２１】図９（ａ）〜（ｄ）は、Ｃｏ原子とＳｉ原
子とが反応してＣｏＳｉ2 が生成される過程におけるコ
バルト膜とシリコン層との界面の位置（シリコン層の表
面の高さ位置）を示しており、図９（ａ）は第１の反応
が起きる前の状態を示し、図９（ｂ）は第１の反応が起
きた後の状態を示し、図９（ｃ）は第２の反応が起きた
後の状態を示し、図９（ｄ）は第３の反応が起きた後の
状態を示しており、図９（ａ）〜（ｄ）においては、Ｃ
ｏ原子とＳｉ原子とが反応する前のシリコン層の界面位
置を０に設定している。
【００２２】図９（ａ）〜（ｄ）から分かるように、第
１の反応が起きた後には、シリコン層の界面位置は０．
９１下がり、第２の反応が起きた後には、シリコン層の
界面位置は１．８２下がり、第３の反応が起きた後に
は、シリコン層の界面位置は３．５４下がっている。
【００２３】本件発明者らは、以上の反応メカニズムを
検討した結果、Ｃｏ原子とＳｉ原子とが反応してＣｏＳ
ｉ2 が形成される途中の段階、つまりＣｏ2Ｓｉ又はＣ
ｏＳｉが形成された段階で、Ｃｏ2Ｓｉ層又はＣｏＳｉ
層の表面にシリコン膜を堆積しておいてから熱処理を行
なってＣｏＳｉ2 層を形成すれば、Ｃｏ2Ｓｉ 層又はＣ
ｏＳｉ層のＣｏ原子がシリコン膜のＳｉ原子と反応する
ので、基板側のシリコン層のＳｉ原子の消費を抑制する
ことができるという知見を得たものである。以下、この
ようにすると、シリコン層の界面位置が基板深さ方向に
移動する事態を抑制できる理由について説明する。尚、
Ｃｏ2Ｓｉ →ＣｏＳｉ→ＣｏＳｉ2 の反応は熱処理時の
温度の上昇に基づいて進行するので、熱処理時の温度を
制御することにより、Ｃｏ2Ｓｉ又はＣｏＳｉが形成さ
れた段階で反応を停止することは可能である。 （１）以下、Ｃｏ2Ｓｉ層が形成された段階で、Ｃｏ2Ｓ
ｉ層の表面にＳｉ膜を堆積し、しかる後、高温の熱処理
を行なってＣｏＳｉ2 を形成するときの反応メカニズム
について説明する。
【００２４】図１（ａ）〜（ｄ）は、Ｃｏ原子とＳｉ原
子とが反応してＣｏＳｉ2 が生成される過程におけるシ
リコン層の界面位置を示しており、図１（ａ）はコバル
ト膜を堆積したときの状態を示し、図１（ｂ）はＣｏ2
Ｓｉ 層が形成されたときの状態を示し、図１（ｃ）は
Ｃｏ2Ｓｉ 層の上にシリコン膜を堆積したときの状態を
示し、図１（ｄ）はＣｏＳｉ2 層が形成されたときの状
態を示している。図１（ａ）〜（ｄ）においては、Ｃｏ
原子とＳｉ原子とが反応する前のシリコン層の界面位置
を０に設定していると共に、コバルト膜の表面高さを
１．００に設定している。尚、コバルト膜、シリコン膜
（シリコン層）、Ｃｏ2Ｓｉ層及びＣｏＳｉ2層のモル体
積（ｃｍ3 ／ｍｏｌ）は前述のとおりである。
【００２５】まず、図１（ａ）に示すように、シリコン
層の上にコバルト膜を堆積した後、例えば４００℃の第
１の熱処理を施すと、Ｓｉ原子とＣｏ原子とが反応し
て、図１（ｂ）に示すようにＣｏ2Ｓｉ 層が形成され
る。この場合、コバルト膜の体積を１とすると、従来と
同様、得られるＣｏ2Ｓｉ 層の体積は１．４９である
（前述の第１の反応を参照）。従って、図１（ａ）と図
１（ｂ）との対比から分かるように、Ｃｏ2Ｓｉ 層が形
成されたときには、シリコン層の界面位置は０．９１下
がっていると共に、Ｃｏ2Ｓｉ 層の表面高さは０．５８
である。
【００２６】次に、例えばＣＶＤ法により、図１（ｃ）
に示すように、Ｃｏ2Ｓｉ 層の上に２．７３の高さを有
するシリコン膜を堆積した後、例えば８００℃の第２の
熱処理を施すと、図１（ｄ）に示すようにＣｏＳｉ2 層
が形成される。このときの反応式はＣｏ2Ｓｉ ＋３Ｓｉ
→２ＣｏＳｉ2 であるから、体積が１．４９のＣｏ2Ｓ
ｉ層と、体積が２．７３のシリコン膜とが反応して、
３．５４の体積のＣｏＳｉ2 層が得られる。つまり、シ
リコン層の界面位置は−０．９１のままであると共に、
ＣｏＳｉ2 層の表面高さは３．２１である。尚、シリコ
ン膜の体積（膜厚）は必ずしも２．７３でなくてもよい
が、シリコン膜の膜厚が２．７３以上であると、Ｃｏ2
Ｓｉ ＋３Ｓｉ→２ＣｏＳｉ2 の反応が過不足なく起き
るので好ましい。
【００２７】図１（ｄ）と図９（ｄ）との対比から分か
るように、シリコン層の界面位置は従来に比べて２．６
３上がっていると共に、ＣｏＳｉ2 層の表面高さも従来
に比べて大きく上がっている。 （２）以下、ＣｏＳｉ層が形成された段階で、ＣｏＳｉ
層の表面にＳｉ膜を堆積し、しかる後、高温の熱処理を
行なってＣｏＳｉ2 を形成するときの反応メカニズムに
ついて説明する。
【００２８】図２（ａ）〜（ｄ）は、Ｃｏ原子とＳｉ原
子とが反応してＣｏＳｉ2 が生成される過程におけるシ
リコン層の界面位置を示しており、図２（ａ）はコバル
ト膜を堆積したときの状態を示し、図２（ｂ）はＣｏＳ
ｉ層が形成されたときの状態を示し、図２（ｃ）はＣｏ
Ｓｉ層の上にシリコン膜を堆積したときの状態を示し、
図２（ｄ）はＣｏＳｉ2 層が形成されたときの状態を示
している。図２（ａ）〜（ｄ）においては、Ｃｏ原子と
Ｓｉ原子とが反応する前のシリコン層の界面位置を０に
設定していると共に、コバルト膜の表面高さを１．００
に設定している。尚、コバルト膜、シリコン膜（シリコ
ン層）、ＣｏＳｉ層及びＣｏＳｉ2 層のモル体積（ｃｍ
3 ／ｍｏｌ）は前述のとおりである。
【００２９】まず、図２（ａ）に示すように、シリコン
層の上にコバルト膜を堆積した後、例えば５００℃の第
１の熱処理を施すと、Ｓｉ原子とＣｏ原子とが反応し
て、図２（ｂ）に示すようにＣｏＳｉ層が形成される。
この場合、コバルト膜の体積を１とすると、従来と同
様、得られるＣｏＳｉ層の体積は１．９８である（前述
の第２の反応を参照）。従って、図２（ａ）と図２
（ｂ）との対比から分かるように、ＣｏＳｉ層が形成さ
れたときには、シリコン層の界面位置は１．８２下がっ
ていると共に、ＣｏＳｉ層の表面高さは０．１６であ
る。
【００３０】次に、例えばＣＶＤ法により、図２（ｃ）
に示すように、ＣｏＳｉ層の上に１．８２の高さを有す
るシリコン膜を堆積した後、例えば８００℃の第２の熱
処理を施すと、図２（ｄ）に示すようにＣｏＳｉ2 層が
形成される。このときの反応式は、ＣｏＳｉ＋Ｓｉ→Ｃ
ｏＳｉ2 であるから、体積が１．９８のＣｏＳｉ層と、
体積が１．８２のシリコン膜とが反応して、３．５４の
体積のＣｏＳｉ2 層が得られる。つまり、シリコン層の
界面位置は−１．８２のままであると共に、ＣｏＳｉ2
層の表面高さは１．７２である。尚、シリコン膜の膜厚
は必ずしも１．８２でなくてもよいが、シリコン膜の膜
厚が１．８２以上であると、ＣｏＳｉ＋Ｓｉ→ＣｏＳｉ
2 の反応が過不足なく起きるので好ましい。
【００３１】図２（ｄ）と図９（ｄ）との対比から分か
るように、シリコン層の界面位置は従来に比べて１．７
２上がっていると共に、ＣｏＳｉ2 層の表面高さも従来
に比べて大きく上がっている。 （３）ここで、図１（ｃ）又は図２（ｃ）に示すよう
に、ＣＶＤ法によりシリコン膜を堆積した後に、第２の
熱処理を施してＣｏＳｉ2 層を形成する際には、基板側
のシリコン層のＳｉ原子が殆ど消費されずに、堆積され
たシリコン膜のＳｉ原子がもっぱら消費される理由につ
いて説明する。
【００３２】基板側のシリコン層は単結晶であるのに対
して、ＣＶＤ法に堆積されたシリコン膜は多結晶又はア
モルファスである。つまり、基板側のシリコン層にはダ
ングリングボンド（未結合手）が殆どないのに対して、
ＣＶＤ法に堆積されたシリコン膜は、デフェクトリッチ
（欠陥リッチ）であって、ダングリングボンドが多い。
このため、Ｃｏ原子が堆積されたシリコン膜のＳｉ原子
と結合する反応速度は、Ｃｏ原子が基板側のシリコン層
のＳｉ原子と結合する反応速度に比べて比較できないぐ
らいに速いので、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層を構成す
るＣｏ原子の大部分は、堆積されたシリコン膜のＳｉ原
子と結合する。従って、基板側のシリコン層のＳｉ原子
は殆ど消費されないので、シリコン層の界面位置は殆ど
変化しないのである。 （４）ところで、第１の従来例に係るサリサイドプロセ
スによると、コバルト膜を構成するＣｏ原子とシリコン
層を構成するＳｉ原子とが反応してコバルトシリサイド
層が形成される過程においては、熱処理の温度が順次上
昇していく。このため、Ｃｏ2Ｓｉ 層、ＣｏＳｉ層及び
ＣｏＳｉ2 層の表面エネルギーが、シリサイド層とシリ
コン層との界面での界面エネルギーよりも高くなってい
き、これに伴って、反応過程においてＣｏ2Ｓｉ層、Ｃ
ｏＳｉ層及びＣｏＳｉ2 層の表面が凝集するので、最終
的に形成されるＣｏＳｉ2 層の表面に亀裂又は凹凸が形
成されてしまう。ＣｏＳｉ2 層の表面に亀裂又は凹凸が
形成されると、コバルトシリサイド層に断線が発生し易
くなるという問題がある。
【００３３】ところが、前述のように、Ｃｏ2Ｓｉ 層又
はＣｏＳｉ層の上にシリコン膜を堆積してから第２の熱
処理を行なってＣｏＳｉ2 層を形成すると、ＣｏＳｉ2
層の表面に亀裂及び凹凸が形成され難くなる。すなわ
ち、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の上にシリコン膜を堆
積してから第２の熱処理つまり例えば８００℃の高温の
熱処理を行なうと、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の表面
が高温反応時に露出せず、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層
の表面部はシリコンリッチであるので、Ｃｏ2Ｓｉ 層又
はＣｏＳｉ層の表面エネルギーは従来よりも低くなる。
このため、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の表面において
凝集が起こり難くなるので、亀裂及び凹凸の少ないＣｏ
Ｓｉ2 層を得ることができる。
【００３４】第１の半導体装置の製造方法は、前述の第
１の解決原理を具体化する発明であって、半導体基板上
に形成されているシリコン層の上にコバルト膜を堆積す
る工程と、半導体基板に対して相対的に低い温度の第１
の熱処理を施して、コバルト膜とシリコン層とを反応さ
せることにより、シリコン層の少なくとも表面部にＣｏ
2Ｓｉ 層又はＣｏＳｉ層を形成する工程と、Ｃｏ2Ｓｉ
層又はＣｏＳｉ層の上にシリコン膜を堆積する工程と、
半導体基板に対して相対的に高い温度の第２の熱処理を
施して、シリコン膜とＣｏ2Ｓｉ 層又はＣｏＳｉ層とを
反応させて、シリコン層の少なくとも表面部にＣｏＳｉ
2 層を形成する工程とを備えている。
【００３５】第１の半導体装置の製造方法によると、Ｃ
ｏ2Ｓｉ 層又はＣｏＳｉ層の上にシリコン膜を堆積した
後、相対的に高い温度の第２の熱処理を施すため、Ｃｏ
2Ｓｉ 層又はＣｏＳｉ層のＣｏ原子の大部分はシリコン
膜のＳｉ原子と反応するので、シリコン層の界面位置が
下方に殆ど移動することなくＣｏＳｉ2 層を形成するこ
とができる。
【００３６】また、相対的に高い温度の第２の熱処理を
施す際には、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の上にはシリ
コン膜が堆積されているため、Ｃｏ2Ｓｉ 層又はＣｏＳ
ｉ層の表面部は高温反応時に露出しておらずシリコンリ
ッチであるから、Ｃｏ2Ｓｉ層又はＣｏＳｉ層の表面エ
ネルギーは従来よりも低くなる。このため、Ｃｏ2Ｓｉ
層又はＣｏＳｉ層の表面において凝集が起こり難いの
で、亀裂及び凹凸の少ないＣｏＳｉ2 層を得ることがで
きる。
【００３７】第１の半導体装置の製造方法において、シ
リコン膜は、該シリコン膜のＳｉ原子とＣｏ2Ｓｉ 層又
はＣｏＳｉ層のＣｏ原子とが過不足なく反応するような
膜厚を有していることが好ましい。
【００３８】このようにすると、シリコン層の界面位置
が下方に移動する事態を確実に防止することができる。
【００３９】シリコン膜が、該シリコン膜のＳｉ原子と
Ｃｏ2Ｓｉ 層又はＣｏＳｉ層のＣｏ原子とが過不足なく
反応するような膜厚を有している場合には、シリコン層
は、電界効果型トランジスタのソース領域又はドレイン
領域となる不純物拡散層であり、ＣｏＳｉ2 層は不純物
拡散層の表面部に形成された電極であることが好まし
い。
【００４０】このようにすると、電界効果型トランジス
タのソース領域又はドレイン領域となる不純物拡散層の
Ｓｉ原子がコバルト膜のＣｏ原子と殆ど反応しないた
め、不純物拡散層の深さが基板側に殆ど移動しないの
で、エレベーテッド・ソース・ドレイン構造（Elevated
Source-Drain 、いわゆる積み上げ型ソース・ドレイン
構造）を有するＭＯＳトランジスタ型を形成することが
できる。このため、寄生抵抗の増加を回避するべくソー
ス領域又はドレイン領域となる不純物拡散層の表面部に
コバルトシリサイド層を形成することと、短チャネル効
果を防止するべく不純物拡散層の浅いｐｎ接合を得るこ
ととの両立を、接合リーク電流の増加を招くことなく且
つ新たな工程を追加することなく、実現することができ
る。
【００４１】また、シリコン膜が、該シリコン膜のＳｉ
原子とＣｏ2Ｓｉ 層又はＣｏＳｉ層のＣｏ原子とが過不
足なく反応するような膜厚を有している場合には、シリ
コン層は、パターン化されたポリシリコン膜であり、Ｃ
ｏＳｉ2 層とポリシリコン膜とは、一体となって電界効
果型トランジスタのゲート電極を構成していることが好
ましい。
【００４２】このようにすると、亀裂及び凹凸の少ない
ＣｏＳｉ2 層を形成することができるため、ＣｏＳｉ2
層とポリシリコン膜との積層体からなるゲート電極の低
抵抗化を図ることができる。
【００４３】また、シリコン膜が、該シリコン膜のＳｉ
原子とＣｏ2Ｓｉ 層又はＣｏＳｉ層のＣｏ原子とが過不
足なく反応するような膜厚を有している場合には、シリ
コン層は、電界効果型トランジスタのソース領域又はド
レイン領域となる不純物拡散層と、パターン化されたポ
リシリコン膜とであり、ＣｏＳｉ2 層は、不純物拡散層
の表面部に形成された電極であると共に、単独で前記電
界効果型トランジスタのゲート電極を構成していること
が好ましい。
【００４４】このようにすると、ソース領域又はドレイ
ン領域となる不純物拡散層の表面高さが基板側に殆ど移
動しないため、エレベーテッド・ソース・ドレイン構造
（Elを有すると共に、コバルトシリサイドからなるゲー
ト電極を有するＭＯＳトランジスタ型を形成することが
できる。
【００４５】（第２の解決原理）前記の第２の目的を達
成するため、本件発明者らは、第２の従来例に係るサリ
サイドプロセスについて検討を加えた結果、以下に説明
する第２の解決原理を見出した。すなわち、第２の解決
原理は、ゲート電極の上面に第１のオフセット酸化膜を
形成した後、ゲート電極及び第１のオフセット酸化膜の
側面にサイドウォールを形成し、その後、第１のオフセ
ット酸化膜を除去することにより、ゲート電極の上面及
びサイドウォールの内側に凹部を形成する代わりに、ゲ
ート電極の側面にサイドウォールを形成した後、ゲート
電極の表面部を除去することにより、ゲート電極の上面
及びサイドウォールの内側に凹部を形成すると、第１の
オフセット膜を堆積する工程が不要になること、及び、
ゲート電極上のコバルトシリサイド層の上に第２のオフ
セット酸化膜を形成することなくライナー膜を堆積する
と、凹部の内壁面に沿ってエッチングストッパーを堆積
できるので、第２のオフセット酸化膜を堆積することな
く自己整合コンタクトを実現できるというものである。
【００４６】第２の半導体装置の製造方法は、前述の第
２の解決原理を具体化する発明であって、シリコン基板
上にゲート電極となるパターン化されたポリシリコン膜
を形成した後、シリコン基板の表面部におけるポリシリ
コン膜の両側にソース領域又はドレイン領域となる不純
物拡散層を形成すると共にシリコン基板上におけるポリ
シリコン膜の側面に絶縁膜からなるサイドウォールを形
成する工程と、ポリシリコン膜の表面部を除去すること
により、ポリシリコン膜の上で且つサイドウォールの内
側に凹部を形成する工程と、ポリシリコン膜及び不純物
拡散層の各表面部にコバルトシリサイド層を形成する工
程と、ポリシリコン膜のコバルトシリサイド層の上面、
サイドウォールの内壁面及び外壁面、並びに不純物拡散
層のコバルトシリサイド層の上面に沿ってライナー膜を
形成する工程と、ライナー膜の上に層間絶縁膜を堆積す
る工程と、層間絶縁膜及びライナー膜に対して選択的に
エッチングを行なって、不純物拡散層のコバルトシリサ
イド層を露出させるコンタクトホールを形成する工程と
を備えている。
【００４７】第２の半導体装置の製造方法によると、ポ
リシリコン膜のコバルトシリサイド層の上面、サイドウ
ォールの内壁面及び外壁面、並びに不純物拡散層のコバ
ルトシリサイド層の上面に沿ってライナー膜を形成した
後、該ライナー膜の上に層間絶縁膜を堆積するため、層
間絶縁膜に形成されるコンタクトホールとゲート電極と
の間にエッチングストッパーが介在している。このた
め、コンタクトホールが位置ずれを起こしても、ゲート
電極とコンタクトホールに埋め込まれる導電膜とが接続
する事態を回避できるので、自己整合コンタクトを実現
することができる。
【００４８】また、ゲート電極となるポリシリコン膜の
表面部を除去することにより、ポリシリコン膜の上で且
つサイドウォールの内側に凹部を形成するため、第２の
従来例では必要であった第１のオフセット酸化膜が不要
になると共に、ポリシリコン膜のコバルトシリサイド層
の上面、サイドウォールの内壁面及び外壁面、並びに不
純物拡散層上のコバルトシリサイド層の上面に沿ってラ
イナー膜を形成するため、第２の従来例では必要であっ
た第２のオフセット酸化膜が不要になるので、自己整合
コンタクトを工程数を削減しつつ実現することができ
る。
【００４９】第２の半導体装置の製造方法において、不
純物拡散層は、ポリシリコン膜をマスクとして低濃度の
不純物をイオン注入した後、ポリシリコン膜及びサイド
ウォールをマスクとして高濃度の不純物をイオン注入す
ることにより形成されたＬＤＤ構造を有していることが
好ましい。
【００５０】このようにすると、ＬＤＤ構造を形成する
ためのサイドウォールを、ポリシリコン膜のコバルトシ
リサイド層の上面、サイドウォールの内壁面及び外壁
面、並びに不純物拡散層のコバルトシリサイド層の上面
に沿って延びるライナー膜の形成に利用できるので、工
程数の増加を伴うことなく、自己整合コンタクトを実現
できる。
【００５１】第２の半導体装置の製造方法において、コ
バルトシリサイド層を形成する工程は、ポリシリコン膜
及び不純物拡散層の上にコバルト膜を堆積する工程と、
シリコン基板に対して相対的に低い温度の第１の熱処理
を施して、コバルト膜とポリシリコン膜及び不純物拡散
層とを反応させることにより、ポリシリコン膜及び不純
物拡散層の各表面部にＣｏ2Ｓｉ 層又はＣｏＳｉ層を形
成する工程と、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の上にシリ
コン膜を堆積する工程と、シリコン基板に対して相対的
に高い温度の第２の熱処理を施して、前記シリコン膜と
前記Ｃｏ2Ｓｉ 層又はＣｏＳｉ層とを反応させて、ポリ
シリコン膜及び不純物拡散層の各表面部にＣｏＳｉ2 層
を形成する工程とを含むことが好ましい。
【００５２】このようにすると、第１の半導体装置の製
造方法と同様、シリコン層の界面位置が下方に殆ど移動
することなくＣｏＳｉ2 層を形成することができると共
に、亀裂及び凹凸の少ないＣｏＳｉ2 層を得ることがで
きる。
【００５３】本発明に係る半導体装置は、シリコン基板
上に形成されており、ソース領域又はドレイン領域とな
る不純物拡散層と、不純物拡散層の表面部に形成された
コバルトシリサイド層とを備え、コバルトシリサイド層
は、その上面がシリコン基板の上面よりも高い位置にな
るように形成されていると共に、その上面の投影面積が
その下面の面積よりも大きくなるような形状を有してい
る。
【００５４】本発明の半導体装置によると、ソース領域
又はドレイン領域となる不純物拡散層の表面部に形成さ
れているコバルトシリサイド層の上面の位置は、シリコ
ン基板の上面よりも高いため、エレベーテッド・ソース
・ドレイン構造を有している。このため、寄生抵抗の増
加を回避するべくソース領域又はドレイン領域となる不
純物拡散層の表面部にコバルトシリサイド層を形成する
ことと、短チャネル効果を防止するべく不純物拡散層の
浅いｐｎ接合を得ることとの両立を図ることができる。
【００５５】また、コバルトシリサイド層の上面の面積
は、その下面の面積よりも大きいため、コバルトシリサ
イド層と接続されるコンタクトホールが若干位置ずれし
ても、コバルトシリサイド層とコンタクトホールに埋め
込まれる導電膜との接触面積が低減する事態を防止する
ことができる。
【００５６】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法につい
て、図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）、図５
（ａ）〜（ｃ）、図６（ａ）〜（ｃ）及び図７（ａ）、
（ｂ）を参照しながら説明する。尚、第１の実施形態
は、［課題を解決するための手段］の項で説明した第１
の解決原理及び第２の解決原理の両方を具体化するもの
である。
【００５７】まず、図３（ａ）に示すように、シリコン
基板１００の表面部に素子分離領域１０１を形成した
後、シリコン基板１００の上における素子分離領域１０
１で囲まれた領域にゲート絶縁膜１０２を介して、ゲー
ト電極となるパターン化されたポリシリコン膜１０３を
形成する。尚、素子分離領域１０１の上には、抵抗体と
なるポリシリコン膜が形成されている。次に、ポリシリ
コン膜１０３をマスクにしてシリコン基板１００に低濃
度の不純物をイオン注入した後、ポリシリコン膜１０３
の側面にサイドウォール１０４を形成し、その後、ポリ
シリコン膜１０３及びサイドウォール１０４をマスクに
してシリコン基板１００に高濃度の不純物をイオン注入
して、ソース領域又はドレイン領域となるＬＤＤ構造を
有する不純物拡散層１０５を形成する。
【００５８】次に、図３（ｂ）に示すように、シリコン
基板１００の上に全面に亘ってレジスト膜１０６を塗布
した後、図３（ｃ）に示すように、レジスト膜１０６に
対してエッチバックを行なって、ポリシリコン膜１０３
の表面を露出させる。
【００５９】次に、図４（ａ）に示すように、ポリシリ
コン膜を選択的にエッチングできるエッチングガスを用
いてドライエッチングすることにより、ポリシリコン膜
１０３の表面を選択的にエッチバックして、サイドウォ
ール１０４の内側でポリシリコン膜１０３の上に凹部１
０７を形成した後、図４（ｂ）に示すように、レジスト
膜１０６を除去する。
【００６０】次に、図４（ｃ）に示すように、シリコン
基板１００の上に全面に亘ってコバルト膜１０８を堆積
した後、シリコン基板１００に対して第１の熱処理（Ｒ
ＴＡ）を低温例えば５００℃の温度で行なって、図５
（ａ）に示すように、ポリシリコン膜１０３の表面部及
び不純物拡散層１０５の表面部にＣｏＳｉ層１１０を形
成する。尚、第１の熱処理を例えば４００℃の温度下で
行なうと、ＣｏＳｉ層１１０に代えてＣｏ2Ｓｉ 層が形
成される。その後、Ｓｉ原子と反応しなかった未反応の
コバルト膜１０８をウェットエッチングにより除去す
る。
【００６１】次に、図５（ｂ）に示すように、ＰＶＤ法
又はＣＶＤ法により、シリコン基板１００の上に全面に
亘ってシリコン膜１１１を堆積する。ここで堆積するシ
リコン膜１１１の膜厚については後述する。シリコン膜
１１１を堆積する際の温度は、第１の熱処理の温度以下
の温度下で行なう。このようにすると、ＣｏＳｉ層１１
０はＣｏＳｉ2 層に変化しない。尚、第１の熱処理の温
度が例えば４００℃であるときには、ＣｏＳｉ層１１０
の代わりに形成されているＣｏ2Ｓｉ層はＣｏＳｉ2層に
変化しない。
【００６２】次に、シリコン基板１００に対して第２の
熱処理（ＲＴＡ）を高温例えば８００℃の温度で行なっ
て、ＣｏＳｉ層１１０のＣｏ原子とシリコン膜１１１の
Ｓｉ原子とを反応させることにより、図５（ｃ）に示す
ように、ポリシリコン膜１０３の表面部及び不純物拡散
層１０５の表面部にＣｏＳｉ2 層１１２を形成する。こ
れにより、ポリシリコン膜１０３とＣｏＳｉ2 層１１２
とからなるゲート電極が形成されると共に、不純物拡散
層１０５の表面部にソース電極又はドレイン電極となる
ＣｏＳｉ2 層１１２が形成される。
【００６３】この場合、ＣｏＳｉ層１１０のＣｏ原子と
反応するＳｉ原子は、シリコン膜１１１と、ポリシリコ
ン膜１０３（ポリシリコン膜）又は不純物拡散層１０５
（シリコン基板）とから供給されるが、［課題を解決す
るための手段］の（３）において説明したように、Ｃｏ
Ｓｉ層１１０のＣｏ原子は、ポリシリコン膜１０３又は
不純物拡散層１０５のＳｉ原子とは殆ど反応することな
く、シリコン膜１１１のＳｉ原子ともっぱら反応する。
従って、ポリシリコン膜１０３の界面位置及び不純物拡
散層１０５の高さ位置は下方へ殆ど移動することなく、
ＣｏＳｉ2 層１１２が形成される。
【００６４】また、ＣｏＳｉ層１１０のＣｏ原子は、も
っぱらシリコン膜１１１のＳｉ原子と反応するので、シ
リコン膜１１１の膜厚は、［課題を解決するための手
段］の（２）において、図２（ｃ）を参照しながら説明
したように、コバルト膜１０８の膜厚：シリコン膜１１
１の膜厚＝１：１．８２の関係を満たすことが好まし
い。尚、ポリシリコン膜１０３の表面部にＣｏ2Ｓｉ 層
が形成されている場合には、シリコン膜１１１の膜厚
は、［課題を解決するための手段］の（１）において、
図１（ｃ）を参照しながら説明したように、コバルト膜
１０８の膜厚：シリコン膜１１１の膜厚＝１：２．７３
の関係を満たすことが好ましい。
【００６５】このようにすると、シリコン膜１１１のＳ
ｉ原子と、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層のＣｏ原子とが
反応してＣｏＳｉ2 層１１２が形成される際に、シリコ
ン膜１１１のＳｉ原子の数が過不足にならないため、ポ
リシリコン膜１０３の界面位置及び不純物拡散層１０５
の高さ位置が下方に移動する事態を確実に防止すること
ができる。
【００６６】また、ＣｏＳｉ層１１０のＣｏ原子とシリ
コン膜１１１のＳｉ原子とを反応させる工程において
は、［課題を解決するための手段］の（４）において説
明したように、ＣｏＳｉ層１１０の表面部は高温反応時
に露出しないでシリコンリッチであるから、ＣｏＳｉ層
１１０の表面エネルギーは従来よりも低くなる。このた
め、ＣｏＳｉ層１１０の表面において凝集が起こり難い
ので、亀裂及び凹凸の少ないＣｏＳｉ2 層１１２を得る
ことができる。
【００６７】次に、図６（ａ）に示すように、コバルト
膜１０８と反応しなかった未反応のシリコン膜１１１を
ウェット又はドライのエッチングにより選択的に除去し
た後、図６（ｂ）に示すように、シリコン基板１００の
上に全面に亘って例えばＳｉＮ膜からなるライナー膜１
１３を堆積する。このようにすると、サイドウォール１
０４の内側でポリシリコン膜１０３の上に凹部１０７が
形成されているため、ライナー膜１１３には凹部１１３
ａが形成される。すなわち、ライナー膜１１３は、ポリ
シリコン膜１０３のＣｏＳｉ2 層１１２の上面、サイド
ウォール１０４の内壁面、上面及び外壁面、並びに不純
物拡散層１０５のＣｏＳｉ2 層１１２の上面に沿うよう
に形成される。
【００６８】次に、図６（ｃ）に示すように、シリコン
基板１００の上に全面に亘って層間絶縁膜１１５を堆積
した後、該層間絶縁膜１１５に対してフォトレジストを
マスクとしてドライエッチングを行なって、図７（ａ）
に示すように、層間絶縁膜１１５にコンタクトホール１
１６を形成する。この場合、ライナー膜１１３が、サイ
ドウォール１０４の内壁面、上面及び外壁面に沿うよう
に形成されているため、図７（ａ）に示すように、コン
タクトホール１１６が例えば左側に位置ずれしたとして
も、ポリシリコン膜１０３のＣｏＳｉ2 層１１２がコン
タクトホール１１６に露出しない。
【００６９】次に、図７（ｂ）に示すように、ライナー
膜１１３におけるコンタクトホール１１６に露出してい
る部分を選択的にエッチングして、不純物拡散層１０５
の表面部のＣｏＳｉ2 層１１２をコンタクトホール１１
６に露出させる。この場合、ライナー膜１１３における
サイドウォール１０４の内壁面に沿っている部分は層間
絶縁膜１１５に覆われているため、ポリシリコン膜１０
３のＣｏＳｉ2 層１１２はコンタクトホール１１６に露
出しないので、後工程においてコンタクトホール１１６
に埋め込まれる導電膜とポリシリコン膜１０３のＣｏＳ
ｉ2 層１１２とは電気的に接続しない。このため、工程
数の増加を招くことなく、自己整合コンタクトを形成す
ることができる。
【００７０】また、ＣｏＳｉ層１１０の上にシリコン膜
１１１を堆積した後、第２の熱処理を行なうため、Ｃｏ
Ｓｉ層１１０のＣｏ原子の大部分は、シリコン膜１１１
のＳｉ原子と反応するので、ポリシリコン膜１０３の界
面位置及び不純物拡散層１０５の深さ位置が下方へ殆ど
移動することなく、ＣｏＳｉ2 層１１２が形成される。
【００７１】このため、エレベーテッド・ソース・ドレ
イン構造を有するＭＯＳトランジスタ型を形成すること
ができる。従って、寄生抵抗の増加を回避するべくソー
ス領域又はドレイン領域となる不純物拡散層１０５の表
面部にコバルトシリサイド層を形成することと、短チャ
ネル効果を防止するべく不純物拡散層１０５の浅いｐｎ
接合を得ることとの両立を、接合リーク電流の増加を招
くことなく且つ新たな工程を追加することなく、実現す
ることができる。
【００７２】また、ＣｏＳｉ層１１０を構成するＣｏＳ
ｉがシリコン膜１１１中のＳｉを取り込むように反応し
てＣｏＳｉ2 が形成されるため、ＣｏＳｉ2 層１１２の
体積はＣｏＳｉ層１１０の体積よりも大きい。言い換え
ると、ＣｏＳｉ層１１０はシリコン膜１１１中のＳｉを
取り込むことにより膨張しながらＣｏＳｉ2 層１１２と
なる。この場合、シリコン膜１１１はＣｏＳｉ層１１０
及び素子分離領域１０１の上に堆積されているため、Ｃ
ｏＳｉ層１１０は上側及び素子分離領域１０１側に膨張
するので、ＣｏＳｉ2 層１１２の上面の面積はＣｏＳｉ
2 層１１２の下面の面積よりも大きくなる。
【００７３】ところで、従来のエレベーテッド・ソース
・ドレイン構造におけるシリサイド層は、エピタキシャ
ル成長法により形成されていると共に、エピタキシャル
成長した結晶は下地の結晶性を引き継いで成長するため
ｆａｃｅｔｉｎｇするので、上面の面積は下面の面積よ
りも小さくなり、一般的に台形状の断面を有する構造に
なる。このため、コンタクトホールが位置ずれすると、
シリサイド層とコンタクトホールに埋め込まれる導電膜
との接触面積が小さくなって接触抵抗が低減するという
問題がある。
【００７４】ところが、第１の実施形態によると、Ｃｏ
Ｓｉ2 層１１２の上面の面積はＣｏＳｉ2 層１１２の下
面の面積よりも大きいため、ＣｏＳｉ2 層１１２と接続
されるコンタクトホールが若干位置ずれしても、ＣｏＳ
ｉ2 層１１２とコンタクトホールに埋め込まれる導電膜
との接触面積が低減する事態を防止できるので、接触抵
抗の低減を回避することができる。
【００７５】また、第２の熱処理時におけるＣｏＳｉ層
１１０の表面エネルギーは従来よりも低いため、ＣｏＳ
ｉ層１１０の表面において凝集が起こり難いので、亀裂
及び凹凸の少ないＣｏＳｉ2 層１１２を得ることができ
る。
【００７６】尚、第１の実施形態においては、コバルト
膜１０８を堆積してから第１の熱処理を行なってＣｏＳ
ｉ層１１０を形成したが、この際、ＣｏＳｉ層１１０
を、ＣｏＳｉ2 を成長することのできる表面処理条件に
より形成してもよい。このようにすると、ＣｏＳｉ層１
１０の上に堆積されているシリコン膜１１１がＣｏＳｉ
層１１０の表面における凝集を抑制するため、より良好
な結晶構造を有するＣｏＳｉ2 層１１２を得ることがで
きるので、ポリシリコン膜１０３及び不純物拡散層１０
５の表面部に形成されているＣｏＳｉ2 層１１２の一層
の低抵抗化を実現できる。すなわち、本発明に、ソース
領域及びドレイン領域におけるシリサイド層に対して、
エピタキシャルＣｏＳｉ2 を形成可能な表面条件を適用
すれば、シリコン膜１１１を十分に厚く設定することに
より、最終的に形成されるエピタキシャルＣｏＳｉ2 層
とシリコン基板との界面位置を基板表面位置よりも上方
に移動させることも可能である。その結果、一層の高速
動作化及び低消費電力化を図ることができる。
【００７７】また、第１の実施形態においては、ゲート
電極となるポリシリコン膜１０３の側面に直接にサイド
ウォール１０４を形成したが、これに代えて、ポリシリ
コン膜１０３とサイドウォール１０４との間に例えばＳ
ｉＮ膜からなるエッチングストッパー膜を設けてもよ
い。この場合には、凹部１０７は、エッチングストッパ
ー膜の内側で且つポリシリコン膜１０３の上に形成され
ると共に、ライナー膜１１３は、ポリシリコン膜１０３
のＣｏＳｉ2 層１１２の上面、エッチングストッパー膜
の内壁面、サイドウォール１０４の外壁面、及び不純物
拡散層１０５のＣｏＳｉ2 層１１２の上面に沿うように
形成される。
【００７８】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図８を
参照しながら説明する。
【００７９】まず、第１の実施形態と同様にして、シリ
コン基板１００の表面部に素子分離領域１０１を形成し
た後、シリコン基板１００の上における素子分離領域１
０１で囲まれた領域に、シリコン酸化膜からなるゲート
絶縁膜１０２を介して、ゲート電極となるポリシリコン
膜を形成した後、該ポリシリコン膜の側面にサイドウォ
ール１０４を形成すると共に、ソース領域又はドレイン
領域となるＬＤＤ構造を有する不純物拡散層１０５を形
成する。
【００８０】次に、ゲート電極となるポリシリコン膜の
表面部を選択的にエッチバックした後、シリコン基板１
００の上に全面に亘ってコバルト膜を堆積し、その後、
例えば８００℃の高温の熱処理を行なって、図８に示す
ように、ＣｏＳｉ2 層からなるゲート電極１２０を形成
すると共に不純物拡散層１０５の表面部にＣｏＳｉ2層
１２１を形成する。
【００８１】第２の実施形態の特徴は、コバルト膜のＣ
ｏ原子とポリシリコン膜のＳｉ原子とを過不足なく反応
させて、ＣｏＳｉ2 層からなるゲート電極１２０を形成
することにある。このようにすると、ゲート電極１２０
の配線抵抗を極めて小さくすることができる。
【００８２】ゲート電極１２０は、ポリシリコン膜と該
ポリシリコン膜の上に堆積されたコバルト膜とが過不足
なく反応することにより形成されたコバルトシリサイド
からなるため、ゲート電極１２０におけるゲート絶縁膜
１０２との界面での原子配列は安定なＳｉ／ＳｉＯ2 界
面に近い構造となっているので、安定なメタルゲート構
造を形成するのに寄与する。また、ＣｏＳｉ2 のフェル
ミレベルはＳｉのバンドギャップ中央付近に位置するた
め、しきい値電圧の高いＭＯＳＦＥＴを同じ基板上に作
り込むことができる。
【００８３】尚、第２の実施形態においては、シリコン
基板１００の上に全面に亘ってコバルト膜を堆積した
後、高温の熱処理を行なって、ＣｏＳｉ2 層からなるゲ
ート電極１２０を形成したが、これに代えて、２段階の
熱処理を行なってもよい。すなわち、シリコン基板１０
０の上に全面に亘ってコバルト膜を堆積した後、低温の
第１の熱処理を行なって、コバルト膜のＣｏ原子とポリ
シリコン膜のＳｉ原子とを反応させることにより、Ｃｏ
2Ｓｉ 層又はＣｏＳｉ層を形成する。次に、Ｃｏ 2Ｓｉ
層又はＣｏＳｉ層の上にシリコン膜を堆積した後、高温
の第２の熱処理を行なって、Ｃｏ2Ｓｉ 層又はＣｏＳｉ
層のＣｏ原子とシリコン膜のＳｉ原子とを過不足なく反
応させることにより、ＣｏＳｉ2 層からなるゲート電極
１２０を形成してもよい。
【００８４】このようにすると、Ｃｏ2Ｓｉ 層又はＣｏ
Ｓｉ層の表面部が高温反応時に露出せず、シリコンリッ
チであるから、Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の表面エネ
ルギーは従来よりも低くなる。このため、Ｃｏ2Ｓｉ 層
又はＣｏＳｉ層の表面において凝集が起こり難いので、
亀裂及び凹凸の少ないＣｏＳｉ2 層からなるゲート電極
を形成することができる。
【００８５】
【発明の効果】本発明に係る第１の半導体装置の製造方
法によると、半導体基板に形成されているシリコン層の
界面位置が下方に殆ど移動することなくＣｏＳｉ2 層を
形成することができると共に、亀裂及び凹凸の少ないＣ
ｏＳｉ2 層を得ることができる。
【００８６】本発明に係る第２の半導体装置の製造方法
によると、コンタクトホールが位置ずれを起こしても、
ゲート電極とコンタクトホールに埋め込まれる導電膜と
が接続する事態を回避できるので、自己整合コンタクト
を確実に実現することができると共に、従来に比べて自
己整合コンタクトを形成するための工程数を削減するこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１の解決原理を示す模式図である。
【図２】本発明の第２の解決原理を示す模式図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）及び（ｃ）は、第１の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図８】第２の実施形態に係る半導体装置の製造方法の
一工程を示す断面図である。
【図９】従来の半導体装置の問題点を説明する模式図で
ある。
【符号の説明】
１００ シリコン基板 １０１ 素子分離領域 １０２ ゲート絶縁膜 １０３ ポリシリコン膜 １０４ サイドウォール １０５ 不純物拡散層 １０６ レジスト膜 １０７ 凹部 １０８ コバルト膜 １１０ ＣｏＳｉ層 １１１ シリコン膜 １１２ ＣｏＳｉ2層 １１３ ライナー膜 １１５ 層間絶縁膜 １１６ コンタクトホール １２０ ゲート電極 １２１ ＣｏＳｉ2層

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成されているシリコン
    層の上にコバルト膜を堆積する工程と、 前記半導体基板に対して相対的に低い温度の第１の熱処
    理を施して、前記コバルト膜と前記シリコン層とを反応
    させることにより、前記シリコン層の少なくとも表面部
    にＣｏ2Ｓｉ 層又はＣｏＳｉ層を形成する工程と、 前記Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の上にシリコン膜を堆
    積する工程と、 前記半導体基板に対して相対的に高い温度の第２の熱処
    理を施して、前記シリコン膜と前記Ｃｏ2Ｓｉ 層又はＣ
    ｏＳｉ層とを反応させて、前記シリコン層の少なくとも
    表面部にＣｏＳｉ2 層を形成する工程とを備えているこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記シリコン膜は、該シリコン膜のＳｉ
    原子と前記Ｃｏ2Ｓｉ層又はＣｏＳｉ層のＣｏ原子とが
    過不足なく反応するような膜厚を有していることを特徴
    とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記シリコン層は、電界効果型トランジ
    スタのソース領域又はドレイン領域となる不純物拡散層
    であり、 前記ＣｏＳｉ2 層は、前記不純物拡散層の表面部に形成
    された電極であることを特徴とする請求項２に記載の半
    導体装置の製造方法。
  4. 【請求項４】 前記シリコン層は、パターン化されたポ
    リシリコン膜であり、 前記ＣｏＳｉ2 層と前記ポリシリコン膜とは、一体とな
    って電界効果型トランジスタのゲート電極を構成してい
    ることを特徴とする請求項２に記載の半導体装置の製造
    方法。
  5. 【請求項５】 前記シリコン層は、電界効果型トランジ
    スタのソース領域又はドレイン領域となる不純物拡散層
    と、パターン化されたポリシリコン膜とであり、 前記ＣｏＳｉ2 層は、前記不純物拡散層の表面部に形成
    された電極であると共に、単独で前記電界効果型トラン
    ジスタのゲート電極を構成していることを特徴とする請
    求項２に記載の半導体装置の製造方法。
  6. 【請求項６】 シリコン基板上にゲート電極となるパタ
    ーン化されたポリシリコン膜を形成した後、前記シリコ
    ン基板の表面部における前記ポリシリコン膜の両側にソ
    ース領域又はドレイン領域となる不純物拡散層を形成す
    ると共に前記シリコン基板上における前記ポリシリコン
    膜の側面に第１の絶縁膜からなるサイドウォールを形成
    する工程と、 前記ポリシリコン膜の表面部を除去することにより、前
    記ポリシリコン膜の上で且つ前記サイドウォールの内側
    に凹部を形成する工程と、 前記ポリシリコン膜及び前記不純物拡散層の各表面部に
    コバルトシリサイド層を形成する工程と、 前記ポリシリコン膜の前記コバルトシリサイド層の上
    面、前記サイドウォールの内壁面及び外壁面、並びに前
    記不純物拡散層の前記コバルトシリサイド層の上面に沿
    って第２の絶縁膜からなるライナー膜を形成する工程
    と、 前記ライナー膜の上に層間絶縁膜を堆積する工程と、 前記層間絶縁膜及び前記ライナー膜に対して選択的にエ
    ッチングを行なって、前記不純物拡散層の前記コバルト
    シリサイド層を露出させるコンタクトホールを形成する
    工程とを備えていることを特徴とする半導体装置の製造
    方法。
  7. 【請求項７】 前記不純物拡散層は、前記ポリシリコン
    膜をマスクとして低濃度の不純物をイオン注入した後、
    前記ポリシリコン膜及び前記サイドウォールをマスクと
    して高濃度の不純物をイオン注入することにより形成さ
    れたＬＤＤ構造を有していることを特徴とする請求項６
    に記載の半導体装置の製造方法。
  8. 【請求項８】 前記コバルトシリサイド層を形成する工
    程は、 前記ポリシリコン膜及び前記不純物拡散層の上にコバル
    ト膜を堆積する工程と、 前記シリコン基板に対して相対的に低い温度の第１の熱
    処理を施して、前記コバルト膜と前記ポリシリコン膜及
    び前記不純物拡散層とを反応させることにより、前記ポ
    リシリコン膜及び前記不純物拡散層の各表面部にＣｏ2
    Ｓｉ 層又はＣｏＳｉ層を形成する工程と、 前記Ｃｏ2Ｓｉ 層又はＣｏＳｉ層の上にシリコン膜を堆
    積する工程と、 前記シリコン基板に対して相対的に高い温度の第２の熱
    処理を施して、前記シリコン膜と前記Ｃｏ2Ｓｉ 層又は
    ＣｏＳｉ層とを反応させて、前記ポリシリコン膜及び前
    記不純物拡散層の各表面部にＣｏＳｉ2 層を形成する工
    程とを含むことを特徴とする請求項６に記載の半導体装
    置の製造方法。
  9. 【請求項９】 シリコン基板上に形成されており、ソー
    ス領域又はドレイン領域となる不純物拡散層と、 前記不純物拡散層の表面部に形成されたコバルトシリサ
    イド層とを備え、 前記コバルトシリサイド層は、その上面が前記シリコン
    基板の上面よりも高い位置になるように形成されている
    と共に、その上面の面積がその下面の面積よりも大きく
    なるような形状を有していることを特徴とする半導体装
    置。
JP34434099A 1999-12-03 1999-12-03 半導体装置及びその製造方法 Expired - Fee Related JP3554514B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34434099A JP3554514B2 (ja) 1999-12-03 1999-12-03 半導体装置及びその製造方法
US09/726,654 US6562716B2 (en) 1999-12-03 2000-12-01 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34434099A JP3554514B2 (ja) 1999-12-03 1999-12-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001168059A true JP2001168059A (ja) 2001-06-22
JP3554514B2 JP3554514B2 (ja) 2004-08-18

Family

ID=18368488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34434099A Expired - Fee Related JP3554514B2 (ja) 1999-12-03 1999-12-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6562716B2 (ja)
JP (1) JP3554514B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689655B2 (en) * 2001-02-21 2004-02-10 Stmicroelectronics S.A. Method for production process for the local interconnection level using a dielectric conducting pair on pair
JP2005197687A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子
JP2007027727A (ja) * 2005-07-11 2007-02-01 Interuniv Micro Electronica Centrum Vzw フルシリサイド化ゲートｍｏｓｆｅｔの形成方法及び該方法により得られるデバイス
WO2007026677A1 (ja) * 2005-09-01 2007-03-08 Nec Corporation 半導体装置の製造方法
WO2007060797A1 (ja) * 2005-11-28 2007-05-31 Nec Corporation 半導体装置およびその製造方法
JP2010045344A (ja) * 2008-07-18 2010-02-25 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP2010512648A (ja) * 2006-12-08 2010-04-22 マイクロン テクノロジー， インク． 珪化コバルトを含んだトランジスタゲート、そのトランジスタゲートを含んだ半導体装置構造、前駆構造、および製造方法
US8357605B2 (en) 2010-08-25 2013-01-22 Samsung Electronics Co. Ltd. Methods of fabricating semiconductor memory devices

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503833B1 (en) * 2000-11-15 2003-01-07 International Business Machines Corporation Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby
JP2006511083A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置の製造方法並びにそのような方法で得られる半導体装置
CN1307694C (zh) * 2003-06-03 2007-03-28 旺宏电子股份有限公司 降低半导体组件中二硅化钴层的电阻值的方法
KR100481185B1 (ko) 2003-07-10 2005-04-07 삼성전자주식회사 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법
US7453133B2 (en) * 2003-08-29 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide/semiconductor structure and method of fabrication
US7235472B2 (en) * 2004-11-12 2007-06-26 Infineon Technologies Ag Method of making fully silicided gate electrode
JP2006165469A (ja) * 2004-12-10 2006-06-22 Fujitsu Ltd 半導体装置及びその製造方法
US20060148157A1 (en) * 2004-12-31 2006-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Geometrically optimized spacer to improve device performance
EP1744351A3 (en) * 2005-07-11 2008-11-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a fully silicided gate MOSFET and devices obtained thereof
US7622387B2 (en) 2005-08-29 2009-11-24 Freescale Semiconductor, Inc. Gate electrode silicidation process
JP2009505714A (ja) * 2005-09-02 2009-02-12 ザ プロクター アンド ギャンブル カンパニー 皮膚の湿分含量を示す方法及び機器
CA2710843A1 (en) * 2008-01-04 2009-07-16 Alcon Pharmaceuticals Ltd. Stable aqueous cyclosporin compositions
US8946828B2 (en) * 2010-02-09 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having elevated structure and method of manufacturing the same
US9099439B2 (en) * 2013-11-14 2015-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with silicide cap
US9666709B2 (en) * 2015-01-29 2017-05-30 Globalfoundries Inc. Non-planar semiconductor structure with preserved isolation region
CN106910737B (zh) * 2015-12-23 2021-01-15 联华电子股份有限公司 半导体元件及其形成方法
CN108346574B (zh) * 2017-01-25 2021-08-10 联华电子股份有限公司 制作具有钴硅化物层的半导体元件的方法
CN108010836A (zh) * 2017-12-12 2018-05-08 江苏博普电子科技有限责任公司 Rf-ldmos短栅低方阻值栅硅化物的形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677168B2 (ja) 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
JPH1117181A (ja) * 1997-06-26 1999-01-22 Sony Corp 半導体装置の製造方法
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
JP3248570B2 (ja) * 1997-10-09 2002-01-21 日本電気株式会社 半導体装置の製造方法
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法
US5952853A (en) 1997-12-23 1999-09-14 Hewlett-Packard Company Method for extending the output range of pulse-width based phase detectors
KR19990065891A (ko) * 1998-01-19 1999-08-05 구본준 통합 반도체 소자의 제조방법
US6165903A (en) * 1998-11-04 2000-12-26 Advanced Micro Devices, Inc. Method of forming ultra-shallow junctions in a semiconductor wafer with deposited silicon layer to reduce silicon consumption during salicidation
US6235568B1 (en) * 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
JP3175725B2 (ja) * 1999-02-24 2001-06-11 日本電気株式会社 半導体装置の製造方法
US6083817A (en) * 1999-06-02 2000-07-04 Advanced Micro Devices, Inc. Cobalt silicidation using tungsten nitride capping layer
US6440851B1 (en) * 1999-10-12 2002-08-27 International Business Machines Corporation Method and structure for controlling the interface roughness of cobalt disilicide
US6096647A (en) * 1999-10-25 2000-08-01 Chartered Semiconductor Manufacturing Ltd. Method to form CoSi2 on shallow junction by Si implantation
JP3426170B2 (ja) * 1999-11-26 2003-07-14 沖電気工業株式会社 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689655B2 (en) * 2001-02-21 2004-02-10 Stmicroelectronics S.A. Method for production process for the local interconnection level using a dielectric conducting pair on pair
US7960746B2 (en) 2004-01-06 2011-06-14 Samsung Led Co., Ltd. Low resistance electrode and compound semiconductor light emitting device including the same
JP2005197687A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子
JP2007027727A (ja) * 2005-07-11 2007-02-01 Interuniv Micro Electronica Centrum Vzw フルシリサイド化ゲートｍｏｓｆｅｔの形成方法及び該方法により得られるデバイス
WO2007026677A1 (ja) * 2005-09-01 2007-03-08 Nec Corporation 半導体装置の製造方法
US7723176B2 (en) 2005-09-01 2010-05-25 Nec Corporation Method for manufacturing semiconductor device
WO2007060797A1 (ja) * 2005-11-28 2007-05-31 Nec Corporation 半導体装置およびその製造方法
JP5157450B2 (ja) * 2005-11-28 2013-03-06 日本電気株式会社 半導体装置およびその製造方法
JP2010512648A (ja) * 2006-12-08 2010-04-22 マイクロン テクノロジー， インク． 珪化コバルトを含んだトランジスタゲート、そのトランジスタゲートを含んだ半導体装置構造、前駆構造、および製造方法
US8652912B2 (en) 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
US9882015B2 (en) 2006-12-08 2018-01-30 Micron Technology, Inc. Transistors, semiconductor devices, and electronic devices including transistor gates with conductive elements including cobalt silicide
JP2010045344A (ja) * 2008-07-18 2010-02-25 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US8357605B2 (en) 2010-08-25 2013-01-22 Samsung Electronics Co. Ltd. Methods of fabricating semiconductor memory devices

Also Published As

Publication number Publication date
US20010003056A1 (en) 2001-06-07
JP3554514B2 (ja) 2004-08-18
US6562716B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
JP3554514B2 (ja) 半導体装置及びその製造方法
JP4104541B2 (ja) ショットキー障壁トランジスタ及びその製造方法
US20010014533A1 (en) Method of fabricating salicide
JP3773755B2 (ja) 縦形ｍｏｓトランジスタ及びその製造方法
US6875665B2 (en) Method of manufacturing a semiconductor device
US6190976B1 (en) Fabrication method of semiconductor device using selective epitaxial growth
US6344388B1 (en) Method of manufacturing semiconductor device
JPH10223889A (ja) Ｍｉｓトランジスタおよびその製造方法
US20040256671A1 (en) Metal-oxide-semiconductor transistor with selective epitaxial growth film
JPH11284179A (ja) 半導体装置およびその製造方法
US7109116B1 (en) Method for reducing dendrite formation in nickel silicon salicide processes
JPH07254574A (ja) 電極形成方法
JP2850861B2 (ja) 半導体装置およびその製造方法
JP2000049348A (ja) エレベ―テッドソ―ス・ドレイン構造を有する半導体装置及びその製造方法
JP3168992B2 (ja) 半導体装置の製造方法
JP2000269495A (ja) 半導体装置及びその製造方法
JPH09283462A (ja) 半導体装置及びその製造方法
US7247549B2 (en) Manufacturing method for semiconductor device having a T type gate electrode
CN113594093A (zh) 半导体装置的形成方法
JPH11312804A (ja) 半導体装置およびその製造方法
JP2004221115A (ja) 半導体装置およびその製造方法
JPH09121050A (ja) Ｍｏｓ型半導体装置とその製造方法
JP2001326351A (ja) 半導体装置及びその製造方法
JPH07245396A (ja) 半導体装置及びその製造方法
JPS6362379A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees