JP4104541B2 - ショットキー障壁トランジスタ及びその製造方法 - Google Patents

ショットキー障壁トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4104541B2
JP4104541B2 JP2003435892A JP2003435892A JP4104541B2 JP 4104541 B2 JP4104541 B2 JP 4104541B2 JP 2003435892 A JP2003435892 A JP 2003435892A JP 2003435892 A JP2003435892 A JP 2003435892A JP 4104541 B2 JP4104541 B2 JP 4104541B2
Authority
JP
Japan
Prior art keywords
gate
silicon layer
schottky barrier
manufacturing
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003435892A
Other languages
English (en)
Other versions
JP2004319963A (ja
Inventor
ウソク チョン
ソンジェ リ
ムンギュ ジァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2004319963A publication Critical patent/JP2004319963A/ja
Application granted granted Critical
Publication of JP4104541B2 publication Critical patent/JP4104541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ショットキー障壁トランジスタ及びその製造方法に関し、より詳細には、金属−半導体間に形成されるショットキー障壁を利用したショットキー障壁トランジスタ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｔｒａｎｓｉｓｔｏｒ：以下、"ＳＢトランジスタ"という）及びその製造方法に関する。
半導体素子を製造する技術は１００ｎｍ以下の単チャンネルを有するトランジスタまでも製造可能になったが、単純にトランジスタのサイズを縮小して集積化すれば色々な問題がある。その中でも素子サイズの縮少による単チャンネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ：ＳＣＥ）及びソース／ドレイン抵抗増加防止に関するソース／ドレインドーピングが最も解決し難い問題である。
特に、従来のトランジスタ製造方法ではイオン注入法によってソース／ドレインを形成するために次のような限界がある。第１には、接合深さを調節し難いということである。深さ方向及びチャンネル方向に同時に不純物拡散がおきるためにＳＣＥ抑制が難しい。急速熱処理（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ：ＲＴＰ）、レーザー熱処理、固体状態拡散（ｓｏｌｉｄ ｐｈａｓｅ ｄｉｆｆｕｓｉｏｎ：ＳＰＤ）などがイオン注入法の代案として提示されているが、ＳＣＥを抑制するためにチャンネル深さを１０ｎｍ以下に減らすことは相変らず難しい状態である。
第２には、飽和電流の減少を避けられないということである。素子の集積化が進まれつつ薄くなる接合及び高い面抵抗値によって飽和電流の減少が避けられない。第３には、ソース／ドレインに注入された不純物の活性化のために８００℃以上の高温熱処理工程が必要であるために、金属ゲートの適用が難しくなるということである。最後には接合境界面でのソフトエラー発生可能性及び浮体効果の存在である。
これに対する解決方法として提示された技術のうちには、金属シリサイドをソース／ドレインに適用したＳＢトランジスタの製造技術がある。この技術はソース／ドレインのドーピング問題を根本的に排除し、ソース／ドレインの抵抗を画期的に低めると同時に高温熱処理工程を省略可能にする。したがって、今後素子の低電力／高速化を充足させるために金属をゲート電極として使用する工程とも両立できる。
従来のＳＢトランジスタ製造方法は、金属蒸着後に熱処理を通じてシリサイド反応を起こし、未反応金属は選択的ウェットエッチングで除去してソース／ドレインを形成することである。シリサイド反応及び選択的ウェットエッチング工程は通常サリサイド工程として知られている。しかし、ＳＢトランジスタ製造技術がナノ電子素子の代案として浮び上がったのは最近のことであるために、ＳＢトランジスタ構造及び製造工程の最適化がまだ確立されていない実情である。したがって、素子特性に大きい影響を及ぼすショットキー障壁高さを効率的に調節する一方、超微細素子の製造工程に最適化を期する必要がある。
特に、このようなＳＢトランジスタの製造工程で重要ながらも難しい工程のうち一つは未反応金属だけを除去する選択的ウェットエッチング工程である。金属種類及びパターンによって難易度は変わるが、使用する金属が貴金属でありパターンが微細なほどこの工程は非常に難しくなる。
また、一つの工程はエッチングダメージ除去のための工程である。ＳＢトランジスタは金属シリサイドとシリコン基板との界面特性が非常に重要であるが、ここに影響を多く及ぼす変数がゲート側壁にスペーサを形成する間に発生するエッチングダメージである。現在までの技術はこれに対する適切な解決方法を提示できない。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、選択的なウェットエッチングに伴う困難さを克服してエッチングダメージを緩和でき、最適の電気的特性を得る構造のＳＢトランジスタを提供することにある。
また、本発明の他の目的は、選択的なウェットエッチングの難しさ及びエッチングダメージが除去できるＳＢトランジスタの製造方法を提供することである。
本発明は、このような目的を達成するためになされたもので、本発明によるＳＢトランジスタは、基板上にゲート絶縁膜を介在して形成されたゲートを含む。前記ゲート両側の上部エッジと離隔されてスペーサが形成されている。前記ゲート両側基板にはエレベーテッドシリサイドソース／ドレインが形成されている。前記スペーサ上に前記ゲート両側の上部エッジと前記ゲート上部とを取り囲む多結晶シリコン層が形成されている。
また、本発明によるＳＢトランジスタの製造方法では、基板上にゲート絶縁膜を介在してゲートを形成した後、前記ゲート側壁にスペーサを形成する。選択的シリコン成長を適用して前記ゲート上部に多結晶シリコン層を成長させると同時に前記基板上には単結晶シリコン層を成長させる。前記多結晶シリコン層及び単結晶シリコン層上に金属を蒸着した後、前記多結晶シリコン層及び単結晶シリコン層と前記金属を反応させて自己整列的にシリサイドを形成する。
本発明では、選択的シリコン成長を利用してゲート最上端に多結晶シリコン層を形成する。このような多結晶シリコン層はゲート両側の上部エッジ及びゲート上部を取り囲む形状を有するが、これによりスペーサ上にはシリサイド反応のための金属が蒸着されていない地域が形成される。金属が蒸着されていない地域によりゲートとソース／ドレインとが自然的に電気絶縁されるので、シリサイド反応せずに残留する金属を選択的ウェットエッチングする工程が省略できる。一方、基板上に単結晶シリコン層を成長させることによって、スペーサエッチング時に発生したエッチングダメージを緩和させることができる。
本発明による超微細ＳＢトランジスタ素子の製作において、選択的シリコン成長方法を適用することによって次のような効果を奏する。
第１に、工程最適化を期することができる。ゲート側上部での多結晶シリコン層の成長は、結果的に金属蒸着されていない地域を作って未反応金属を除去するための選択的ウェットエッチング工程を省略可能にする。基板上の単結晶シリコン層の成長はソース／ドレインでのスペーサエッチングダメージを減らすことによって素子特性を向上させることができる。既存の選択的なウェットエッチングが難しかった貴金属系列及び微細パターンにも本発明を適用できるので、素子適用の幅及び限度を増加させることができる。
第２に、工程単純化及び素子特性を向上させることができて今後超微細かつ高機能の半導体素子製造に寄与できる。
以下、図面を参照して本発明の実施例について説明する。
図１は、本発明の実施例によるＳＢトランジスタの断面図である。図１を参照すれば、全体的な構造は、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）ウェーハ１上に形成されている。ＳＯＩウェーハ１は基底シリコン層５上に埋込絶縁酸化膜１０と非常に薄い単結晶シリコン層２０とが積層されている構造である。このようなＳＯＩウェーハ１上にゲート絶縁膜３０を介在してゲート６０ａが形成されている。ゲート６０ａは高濃度にドーピングされた多結晶シリコンまたはタングステン、アルミニウムなどの金属で構成できる。ゲート６０ａ両側の上部エッジと離隔されて絶縁体膜よりなるスペーサ８０ａが形成されている。
ゲート６０ａ両側のＳＯＩウェーハ１には、エレベーテッドシリサイドソース／ドレイン１３０が形成されている。ソース／ドレイン１３０は、ＳＯＩウェーハ１上にシリコン単結晶層を成長させた後にシリサイドを形成して作ることができる。スペーサ８０ａはゲート６０ａとソース／ドレイン１３０間の短絡を防止する。
スペーサ８０ａ上には、ゲート６０ａ両側の上部エッジ及びゲート６０ａ上部を取り囲む多結晶シリコン層１００が形成されている。多結晶シリコン層１００上には、シリサイド層１２０ａがさらに形成されうる。ここで、ソース／ドレイン１３０及びシリサイド層１２０ａは、例えば、コバルト、タングステン、ニッケル、パラジウム、白金またはチタンなどのシリサイドで形成される。
ゲート６０ａの最上端に形成されている多結晶シリコン層１００は、ゲート６０ａ両側の上部エッジ及びゲート６０ａ上部を取り囲む形状であるので、シリサイド反応を起こすために金属を蒸着する時にスペーサ８０ａ上に金属が蒸着されていない地域を形成する。金属が蒸着されていない地域によりシリサイド層１２０ａとソース／ドレイン１３０とが連結されることが防止されるので、シリサイド反応せずに残留する金属を選択的ウェットエッチングする工程を省略できる。
図２乃至図１１は、本発明の実施例によってＳＢトランジスタの製造方法を説明するための断面図である。
一般的なシリコン基板を使用してもよいが、超微細ＳＢトランジスタ工程の最適化のためには、漏れ電流を最大限防止せねばならないためにＳＯＩウェーハを使用することが望ましい。図２を参照すれば、ＳＯＩウェーハ１は、基底シリコン層５上に埋込絶縁酸化膜１０を形成し、非常に薄い単結晶シリコン層２０を接合して形成することが一般的である。
図３を参照すれば、このようなＳＯＩウェーハ１上にゲート絶縁膜３０を形成し、ゲート電極形成のための導電層４０を形成する。ゲート絶縁膜３０はシリコン酸化膜、チタン酸化膜あるいはタンタル酸化膜のような酸化膜で形成でき、通常的な蒸着方法、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＳＡＣＶＤ（Ｓｕｂ−Ａｔｍｏｓｐｈｅｒｉｃ ＣＶＤ）、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）による。
蒸着の代わりに熱酸化法で単結晶シリコン層２０を酸化させてシリコン酸化膜を成長させることもある。導電層４０は、例えば、高濃度にドーピングされた多結晶シリコン層または金属層で形成できる。高濃度にドーピングされた多結晶シリコン層はＬＰＣＶＤで５００℃〜７００℃の温度で蒸着できる。不純物がドーピングされていない状態に蒸着した後、砒素（Ａｓ）または燐（Ｐ）をイオン注入としてドーピングして導電性を有させることもあり、蒸着時にインサイチュで不純物をドーピングして蒸着することもある。
一方、金属層はタングステン、アルミニウムで形成できる。次に導電層４０上にフォトレジストを塗布し、露光及び現像でパターニングしてゲートパターニングのためのマスク５０を形成する。
マスク５０を利用したＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｂｅａｍ ｅｔｃｈｉｎｇ）法を適用して導電層４０をエッチングすることによってゲート６０を形成する。マスク５０除去後の図面は、図４の通りである。
ＳＢトランジスタの構造完成のためには、ゲートとソース／ドレイン間の短絡を防止するための絶縁体スペーサの形成が必ず必要であるが、スペーサを形成する２つの方法が図５及び図６、図７及び図８に各々示されている。第１の方法は、図５のようにゲート６０上にＬＰＣＶＤ法により絶縁体膜７０を蒸着した後、ＲＩＥのような異方性エッチングを経て図６のようにゲート６０側壁にスペーサ７０ａを形成することである。絶縁体膜７０は、例えば、シリコン窒化膜であり、これは５００℃〜８５０℃の温度でＳｉＨ４とＮＨ３との反応を利用する。スペーサエッチングはゲート６０の高さに比例するが、基板、すなわち単結晶シリコン層２０を２００〜５００Å程度の厚さｄほどエッチングさせることが後続工程のために望ましい。
また、ゲート６０の上部エッジ部分にゲート物質が表れるようにスペーサ７０ａを形成することが望ましく、この段階で表れない場合には後続工程でウェットエッチングを微量実施したり、選択的なシリコン成長初期のインサイチュクリーニング法により露出させることが望ましい。
第２の方法は、図７のようにゲート６０を熱酸化させてその周辺に熱酸化膜８０を形成した後、ＲＩＥ段階を経て図８のようなスペーサ８０ａを形成する方法である。図７及び図８に示した熱酸化法工程は高温工程であるが、幅が狭くなったゲート６０ａが形成されるのでゲート幅の縮少の長所がある。ここでもスペーサエッチングはゲート６０ａの高さに比例するが、単結晶シリコン層２０を２００〜５００Å程度の厚さｄほどエッチングさせることが望ましい。また、ゲート６０ａの上部エッジ部分にゲート物質が表れるようにスペーサ８０ａを形成することが望ましく、この段階で表れない場合には後続工程でウェットエッチングを微量実施したり、選択的なシリコン成長初期のインサイチュクリーニング法により露出させる。
以後の実施例は、図８に続いて進まれると説明するが、図６に続いて進まれることもあることを当業者ならば理解できる。
図９乃至図１１は、本発明で最も重要な工程及び工程順序を示す図である。スペーサ８０ａの形成後、図９のように選択的シリコン成長を適用してゲート６０ａ上側から成長した多結晶シリコン層１００と、ソース及びドレイン予定領域で成長した単結晶シリコン層１１０とを得る。多結晶シリコン層１００の形成厚さは２００〜５００Å程度にする。ところで、前述したように図７の段階でスペーサ８０ａの形成時、ゲート６０ａの上部エッジ部分にゲート物質が表れない場合には選択的シリコン成長を実施する前にウェットエッチングを微量実施したり、インサイチュクリーニング法によりゲート６０ａの上部エッジを露出させる。
選択的シリコン成長をＬＰＣＶＤ装備で行う場合にインサイチュクリーニング法は、そのＬＰＣＶＤ装備でＨ２−ベークを実施してゲート６０ａの上部エッジを露出させる方法である。この時、７００〜９００℃でＨ２を０．５〜５０ｓｌｍ程度流して圧力を０．１〜１０Ｔｏｒｒに低く維持した状態で６０〜３００秒間進めることが望ましい。その後、ＤＣＳ（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ、ＳｉＣｌ２Ｈ２）、ＨＣｌ及びＨ２を工程ガスとして使用して選択的シリコン成長を行うが、ＤＣＳの流量は０．１〜２ｓｌｍ、ＨＣｌの流量は０〜３ｓｌｍ、Ｈ２の流量は１０〜１５０ｓｌｍとし、温度は７８０〜９３０℃に維持し、圧力は２０〜２５０Ｔｏｒｒまでの条件を利用できる。特に、温度が低くなるほど圧力を下げる条件を利用することが望ましい。
選択的シリコン成長をＬＰＣＶＤ装備の代りにＵＨＶ−ＣＶＤ（ｕｌｔｒａ ｈｉｇｈ ｖａｃｕｕｍ−ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）装備で行う場合にインサイチュクリーニング法もそのＵＨＶ−ＣＶＤ装備で実施し、真空洗浄を実施してゲート６０ａの上部エッジを露出させる。この時、１０Ｔｏｒｒ以下の超高真空状態で６５０〜８００℃範囲で６０〜３００秒間進められる。選択的シリコン成長のための工程ガスはＳｉ２Ｈ６あるいはＳｉＨ４、Ｃｌ２及びＨ２であり、Ｓｉ２Ｈ６あるいはＳｉＨ４の流量は１〜１０ｓｃｃｍ、Ｃｌ２の流量は０〜５ｓｃｃｍ、Ｈ２の流量は０〜２０ｓｃｃｍとし、温度は５００〜７５０℃に維持し、圧力は０．１〜５０ｍＴｏｒｒの条件を利用できる。
上述した条件で選択的シリコン成長を適用すれば、多結晶シリコン層１００のうちゲート６０ａの上側エッジで成長した部分は両側に下部単結晶シリコン層１１０より１．５〜２倍ほど大きく育つ。その理由はゲート材料である高濃度にドーピングされた多結晶シリコンまたは金属で選択的シリコン成長が促進されるからである。したがって、図９に示したように多結晶シリコン層１００の下部１０２に負の傾斜面が激しく形成される。
後続的に図１０のようにショットキー障壁金属１２０を蒸着すれば、多結晶シリコン層１００の負の傾斜面のために金属蒸着されない地域１２２が現れる。金属１２０は例えば、コバルト、タングステン、ニッケル、パラジウム、白金またはチタンなどの金属でありうる。このような金属は物理的な蒸着方法、すなわちスパッタリング、蒸気蒸着法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）、ＩＣＰ（ｉｏｎｉｚｅｄ ｃｌｕｓｔｅｒ ｂｅａｍｄｅ ｐｏｓｉｔｉｏｎ）、またはレーザーを活用した物理蒸着法等で蒸着できる。金属１２０を蒸着する厚さは５０〜５００Å程度にする。
次に、図１１を参照して熱処理を実施すれば、ゲート６０ａの上部にシリサイド層１２０ａが形成され、ゲート６０ａの両側にはシリサイドよりなってＳＯＩウェーハ１の表面からエレベーテッドされたソース／ドレイン１３０が形成される。シリサイド形成のための熱処理は、例えば熱処理ファーネスで３００〜６００℃で０．５〜２時間進められる。その代りに、ＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ）装備を利用する場合であれば８００〜１２００℃で１〜３０秒の熱処理を適用して進めることもある。
スペーサ８０ａに一部蒸着した金属１２０がそのまま残っていても金属蒸着されていない領域１２２により、ゲート６０ａとソース／ドレイン１３０とは電気的に絶縁された状態となる。すなわち、未反応金属を除去する選択的ウェットエッチング工程を省略できる。一方、単結晶シリコン層１１０成長の適用はスペーサ８０ａを形成する時に発生するエッチングダメージを緩和させることによって素子の電気的特性を改善させる。
図１２は、本発明の実験例によって選択的シリコン成長を実施した場合のＳＥＭ（ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）写真を示す図である。
本発明によるＳＢトランジスタは、イオン注入によるドーピング方法を使用しないためにこれに伴ういろいろな工程が省略できて、これによるコスト節減効果が期待される技術であり、動作原理が量子力学的な物理法則に従うために今後量子素子への応用が非常に容易な素子である。本発明によるＳＢトランジスタの製造方法は、超微細素子の製造工程に最適化を期することができる。
本発明の実施例によるショットキー障壁トランジスタの断面図である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その１）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その２）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その３）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その４）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その５）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その６）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その７）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その８）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その９）である。 本発明の実施例によってショットキー障壁トランジスタの製造方法を説明するための断面図（その１０）である。 本発明の実験例によって選択的シリコン成長を実施した場合のＳＥＭ写真を示す図である。
符号の説明
１ ＳＯＩウェーハ
５ 基底シリコン層
１０ 埋込絶縁酸化膜
２０ 単結晶シリコン層
３０ ゲート絶縁膜
４０ 導電層
５０ マスク
６０，６０ａ ゲート
７０ 絶縁体膜
７０ａ，８０ａ スペーサ
１００ 多結晶シリコン層
１１０ 単結晶シリコン層
１２０ ショットキー障壁金属
１２０ａ シリサイド層
１２２ 領域
１３０ ソース／ドレイン

Claims (20)

  1. 基板上にゲート絶縁膜を介在して形成されたゲートと、
    前記ゲート両側の側壁に、ゲート上部エッジを露出するように形成されたスペーサと、
    前記ゲート両側の基板に形成されたエレベーテッドシリサイドソース／ドレインと、
    前記スペーサを露出しつつ、前記ゲート上部エッジと前記ゲート上部とを覆い包む多結晶シリコン層と、
    前記多結晶シリコン層上に形成された金属シリサイド層と
    を備えたことを特徴とするショットキー障壁トランジスタ。
  2. 前記ゲートは、高濃度にドーピングされた多結晶シリコンまたは金属で構成されたことを特徴とする請求項１に記載のショットキー障壁トランジスタ。
  3. 前記基板は、ＳＯＩウェーハであることを特徴とする請求項１に記載のショットキー障壁トランジスタ。
  4. 基板上にゲート絶縁膜を介在してゲートを形成する段階と、
    前記ゲート両側の側壁に、ゲート上部エッジを露出するスペーサを形成する段階と、
    選択的シリコン成長を適用して、前記ゲート上部エッジ及び前記ゲート上部に多結晶シリコン層を成長させると同時に前記基板上には単結晶シリコン層を成長させる段階と、
    前記多結晶シリコン層及び単結晶シリコン層上に金属を蒸着すると同時に、前記多結晶シリコン層により、前記スペーサ上には前記金属が蒸着されていない領域を形成する段階と、
    前記多結晶シリコン層及び単結晶シリコン層と前記金属を反応させて自己整列的に金属シリサイドを形成する段階と
    を有することを特徴とするショットキー障壁トランジスタの製造方法。
  5. 前記多結晶シリコン層により、前記スペーサ上には前記金属が蒸着されていない領域を形成することを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  6. 前記ゲートは、高濃度にドーピングされた多結晶シリコンまたは金属で形成することを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  7. 前記スペーサを形成する段階は、前記ゲート上に絶縁体膜を蒸着する段階と、前記絶縁体膜を異方性エッチングする段階とを有することを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  8. 前記スペーサを形成する段階は、前記ゲートを熱酸化させてその周辺に酸化膜を形成する段階と、前記酸化膜を異方性エッチングする段階とを有することを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  9. 前記異方性エッチングする間に前記基板を２００〜５００Åほどエッチングさせることを特徴とする請求項７又は８に記載のショットキー障壁トランジスタの製造方法。
  10. ウェットエッチングを微量実施して前記ゲート上部エッジを露出させる段階を有することを特徴とする請求項９に記載のショットキー障壁トランジスタの製造方法。
  11. 選択的シリコン成長初期インサイチュクリーニング法により前記ゲート上部エッジを露出させる段階を有することを特徴とする請求項９に記載のショットキー障壁トランジスタの製造方法。
  12. 前記インサイチュクリーニング法は、ＬＰＣＶＤ装備で実施し、７００〜９００℃でＨ２が０．５〜５０ｓｌｍ程度流れる範囲で圧力を０．１〜１０Ｔｏｒｒに維持した状態で６０〜３００秒間進めることを特徴とする請求項１１に記載のショットキー障壁トランジスタの製造方法。
  13. 前記ゲート上に多結晶シリコン層を形成すると同時に前記基板上には単結晶シリコン層を成長させる段階は、前記ＬＰＣＶＤ装備で進め、ＤＣＳ、ＨＣｌ及びＨ２を工程ガスとして使用し、ＤＣＳの流量は０．１〜２ｓｌｍ、ＨＣｌの流量は０〜３ｓｌｍ、Ｈ２の流量は１０〜１５０ｓｌｍとし、温度は７８０〜９３０℃に維持し、圧力は２０〜２５０Ｔｏｒｒの条件を利用することを特徴とする請求項１２に記載のショットキー障壁トランジスタの製造方法。
  14. 前記温度が低くなるほど圧力を下げる条件を利用することを特徴とする請求項１３に記載のショットキー障壁トランジスタの製造方法。
  15. 前記インサイチュクリーニング法は、ＵＨＶ−ＣＶＤ装備で実施し、１０Ｔｏｒｒ以下の超高真空状態で６５０〜８００℃範囲で６０〜３００秒間進めることを特徴とする請求項１１に記載のショットキー障壁トランジスタの製造方法。
  16. 前記ゲート上に多結晶シリコン層を形成すると同時に前記基板上には単結晶シリコン層を成長させる段階は、前記ＵＨＶ−ＣＶＤ装備で進め、Ｓｉ２Ｈ６ 又はＳｉＨ４、Ｃｌ２及びＨ２を工程ガスとして使用し、Ｓｉ２Ｈ６ 又はＳｉＨ４の流量は１〜１０ｓｃｃｍ、Ｃｌ２の流量は０〜５ｓｃｃｍ、Ｈ２の流量は０〜２０ｓｃｃｍとし、温度は５００〜７５０℃に維持し、圧力は０．１〜５０ｍＴｏｒｒの条件を利用することを特徴とする請求項１５に記載のショットキー障壁トランジスタの製造方法。
  17. 前記ゲート上部に多結晶シリコン層を形成する厚さは、２００〜５００Å程度にすることを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  18. 前記金属を蒸着する厚さは、５０〜５００Å程度にすることを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  19. 前記金属シリサイドを形成する段階は、熱処理ファーネスで３００〜６００℃で０．５〜２時間の熱処理を適用して進めることを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
  20. 前記金属シリサイドを形成する段階は、ＲＴＰ装備で８００〜１２００℃で１〜３０秒間熱処理して進めることを特徴とする請求項４に記載のショットキー障壁トランジスタの製造方法。
JP2003435892A 2003-04-16 2003-12-26 ショットキー障壁トランジスタ及びその製造方法 Expired - Fee Related JP4104541B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0023969A KR100508548B1 (ko) 2003-04-16 2003-04-16 쇼트키 장벽 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2004319963A JP2004319963A (ja) 2004-11-11
JP4104541B2 true JP4104541B2 (ja) 2008-06-18

Family

ID=32906604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003435892A Expired - Fee Related JP4104541B2 (ja) 2003-04-16 2003-12-26 ショットキー障壁トランジスタ及びその製造方法

Country Status (7)

Country Link
US (1) US7005356B2 (ja)
EP (1) EP1469525B1 (ja)
JP (1) JP4104541B2 (ja)
KR (1) KR100508548B1 (ja)
CN (1) CN1315196C (ja)
AT (1) ATE511214T1 (ja)
TW (1) TWI224862B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
CN100389501C (zh) * 2005-12-08 2008-05-21 北京大学 一种肖特基势垒mos晶体管及其制作方法
KR100790863B1 (ko) * 2005-12-28 2008-01-03 삼성전자주식회사 나노 와이어 제조 방법
US7799640B2 (en) 2006-09-28 2010-09-21 Semiconductor Components Industries, Llc Method of forming a semiconductor device having trench charge compensation regions
KR100789922B1 (ko) * 2006-11-29 2008-01-02 한국전자통신연구원 반도체 소자의 제조방법 및 이를 통해 제조된 반도체 소자
KR100883350B1 (ko) * 2006-12-04 2009-02-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
CN101866953B (zh) * 2010-05-26 2012-08-22 清华大学 低肖特基势垒半导体结构及其形成方法
CN102593174B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
US8994123B2 (en) 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9373684B2 (en) * 2012-03-20 2016-06-21 Semiwise Limited Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
CN103377943A (zh) * 2012-04-29 2013-10-30 中国科学院微电子研究所 半导体器件制造方法
US9263568B2 (en) 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance
US9190485B2 (en) 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9269804B2 (en) 2012-07-28 2016-02-23 Semiwise Limited Gate recessed FDSOI transistor with sandwich of active and etch control layers
CN102818516B (zh) * 2012-08-30 2015-03-11 无锡永阳电子科技有限公司 耐高温硅应变计传感器芯片及其制作方法
KR20140067600A (ko) 2012-11-27 2014-06-05 삼성디스플레이 주식회사 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
US9209298B2 (en) 2013-03-08 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length
CN104103503B (zh) * 2013-04-02 2017-12-12 无锡华润上华科技有限公司 半导体器件栅氧化层的形成方法
US9012276B2 (en) 2013-07-05 2015-04-21 Gold Standard Simulations Ltd. Variation resistant MOSFETs with superior epitaxial properties
CN103745929A (zh) * 2013-12-24 2014-04-23 上海新傲科技股份有限公司 肖特基势垒mosfet的制备方法
US9087689B1 (en) * 2014-07-11 2015-07-21 Inoso, Llc Method of forming a stacked low temperature transistor and related devices
JP2016122678A (ja) * 2014-12-24 2016-07-07 猛英 白土 半導体装置及びその製造方法
US11049939B2 (en) 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
CN109417094B (zh) * 2016-07-01 2022-10-21 英特尔公司 自-对准栅极边缘三栅极和finFET器件
US10468486B2 (en) * 2017-10-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. SOI substrate, semiconductor device and method for manufacturing the same
CN111834467B (zh) * 2019-04-22 2021-12-03 复旦大学 一种与Si工艺兼容的NixSiy/Ga2O3肖特基二极管及其制备方法
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH461646A (de) * 1967-04-18 1968-08-31 Ibm Feld-Effekt-Transistor und Verfahren zu seiner Herstellung
US4665414A (en) * 1982-07-23 1987-05-12 American Telephone And Telegraph Company, At&T Bell Laboratories Schottky-barrier MOS devices
US5159416A (en) * 1990-04-27 1992-10-27 Nec Corporation Thin-film-transistor having schottky barrier
JPH06177148A (ja) * 1992-12-08 1994-06-24 Sony Corp 絶縁ゲート型電界効果トランジスタの製法
JP3042444B2 (ja) 1996-12-27 2000-05-15 日本電気株式会社 半導体装置の製造方法
US6159781A (en) * 1998-10-01 2000-12-12 Chartered Semiconductor Manufacturing, Ltd. Way to fabricate the self-aligned T-shape gate to reduce gate resistivity
US6169017B1 (en) * 1999-11-23 2001-01-02 United Silicon Incorporated Method to increase contact area
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US20030235936A1 (en) * 1999-12-16 2003-12-25 Snyder John P. Schottky barrier CMOS device and method
KR100318311B1 (ko) 2000-01-12 2001-12-22 박종섭 반도체장치의 실리사이드층 형성방법
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel

Also Published As

Publication number Publication date
TW200423400A (en) 2004-11-01
EP1469525A3 (en) 2007-12-05
US7005356B2 (en) 2006-02-28
KR20040090063A (ko) 2004-10-22
TWI224862B (en) 2004-12-01
US20040206980A1 (en) 2004-10-21
JP2004319963A (ja) 2004-11-11
CN1538531A (zh) 2004-10-20
ATE511214T1 (de) 2011-06-15
EP1469525A2 (en) 2004-10-20
CN1315196C (zh) 2007-05-09
KR100508548B1 (ko) 2005-08-17
EP1469525B1 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
JP4104541B2 (ja) ショットキー障壁トランジスタ及びその製造方法
US9793373B2 (en) Field effect transistor structure with abrupt source/drain junctions
US8829625B2 (en) Nanowire FET with trapezoid gate structure
JP5273972B2 (ja) 電界効果トランジスタ及び電界効果トランジスタを作成する方法
JP2006351581A (ja) 半導体装置の製造方法
US20010003056A1 (en) Semiconductor device and method for fabricating the same
JPH09312391A (ja) 半導体装置およびその製造方法
JP2002530864A (ja) 階段ソース／ドレイン接合部を有する電界効果トランジスタ構造
JP4541653B2 (ja) 負の傾斜面を有するゲートを備える半導体素子及びその製造方法
US6436776B2 (en) Process for fabricating a aligned LDD transistor
US20230420565A1 (en) Method for forming dual silicide in manufacturing process of semiconductor structure
JPH07245397A (ja) 半導体装置の製造方法
JP2000091561A (ja) 半導体装置およびその製造方法
JP5108408B2 (ja) 半導体装置及びその製造方法
JP2000114515A (ja) 半導体装置の製造方法
JP3394083B2 (ja) 半導体装置及びその製造方法
KR100611114B1 (ko) 반도체 소자의 제조 방법
JP2000269500A (ja) 半導体装置の製造方法
JP3061118B2 (ja) 半導体装置及びその製造方法
KR20230115199A (ko) 얇은 실리콘 캡을 적용한 게이트 스택 형성 방법
KR20030050783A (ko) 반도체 소자의 제조 방법
JP2005101162A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees