JP2002509647A

JP2002509647A - チタン酸バリウムストロンチウムの薄膜を製造する方法

Info

Publication number: JP2002509647A
Application number: JP50777199A
Authority: JP
Inventors: ジョシ，ヴィクラム; パス・デ・アラウジョ，カルロス・エイ
Original assignee: Symetrix Corp
Current assignee: Symetrix Corp
Priority date: 1997-07-18
Filing date: 1998-07-17
Publication date: 2002-03-26
Also published as: EP0998753A1; KR20010021987A; WO1999004421A1; US5853500A

Abstract

(57)【要約】バリウム、ストロンチウム、及びチタンを含む液体前駆体を第１の電極（２８、５５）に施用し、空気中において第１の温度１６０℃で次に第２の温度４００℃で乾燥し、温度８００℃で窒素中でアニールして、チタン酸バリウムストロンチウムの薄膜（３０、６０）を形成する。第２の電極（３２、７７）を堆積してから装置（１０、７０）をパターン形成してキャパシタ（１６、７２）を形成し、第２のアニールを温度８００℃、窒素中で実行する。こうして、チタン酸バリウムストロンチウムの高い誘電体品質の薄膜（３０、６０）を、高温酸素アニールを用いずに製造する。

Description

【発明の詳細な説明】チタン酸バリウムストロンチウムの薄膜を製造する方法発明の背景１．発明の分野本発明は、一般に、チタン酸バリウムストロンチウムの薄膜の製造に関し、より詳細には、高温で酸素にさらすこと無く高比誘電率集積回路装置を提供する製造プロセスに関する。２．課題の陳述チタン酸バリウムストロンチウム（「ＢＳＴ」）は、集積回路における重要な用途を有する可能性のある材料として認められている。"A Stacked Capacitor W ith(Ba_xSr_1-x)TiO₃ For 256M DRAM”in IEDM(International Electron Devices Meeting)Technical Digest，December 1991，pp.32.1.1-32.1.4を参照されたい。ＢＳＴの薄膜を堆積する周知の方法があり、これは例えば、上記引例において開示されるスパッタリングと、１９９６年５月７日にMichael C．Scott et alに対し発行された米国特許第5,514,822号において開示される液体前駆体の堆積とである。従来技術において説明されるＢＳＴ層製造プロセスは全て、高温酸素アニール、すなわち、５００℃及びそれより高温での酸素中のアニールを含む。ＢＳＴ層の製造に関する全ての従来技術によれば、集積回路内にこうした材料を使用するために必要な高比誘電率と他の電子的特性とを生じるために、酸素中の高温アニールが必要である。酸素中の高温アニールを使用する製造プロセスは、集積回路内で使用するための優れた電気的特性を有するＢＳＴ層を確かに作り出すが、また多くの従来の集積回路材料にかなりの悪影響を及ぼす。例えば、集積回路内に導体として一般に使用される多結晶シリコン及びチタンのような材料は、そのようなアニール中に酸化して、絶縁体になる。これにより、薄いキャパシタが望まれない領域に薄いキャパシタが生成する。ＤＲＡＭセル内に使用されるスタックキャパシタは、バリア及びコンタクト材料を含み、これは例えばＴｉ、ＴｉＮ、ＴｉＳｉ₂、ＴａＮ、ＷＮ及びＣｏＳｉ₂であって、Ｏ₂環境中で４００℃を超えると酸化する傾向がある。また高温で酸素にさらすことで、集積回路内に使用する多くの他の材料、例えば半導体シリコン中に欠陥を生じ得る。従来技術は、トランジスタと他の敏感な従来の集積回路構成要素とから複合酸化物をアイソレーションする装置設計によって、高温酸素アニールの破壊的影響の幾つかを避けることを試みてきた。例えば、E．Fujii et al.，"ULSI DRAM Te chnology With Ba_0.7Sr_0.3TiO₃ Film of 1.3nm Equivalent SiO₂n Thickness an d 10^-9 A/cm² Leakage Current"，in IEDM Technical Digest，pp.267-270，199 2を参照されたく、ここではＢＳＴキャパシタを厚い保護コーティング上に位置させ、トランジスタから十分に上方にかつ離して置く。しかしながら、これは別の方法で可能性なものよりも高密度でない集積回路をもたらす。他の従来技術は、バリア層を使用して、敏感な集積回路構成要素の損傷を避けることを試みてきたが、上記に検討したように、バリア層も高温酸素アニールによって損傷を被りやすい。従って、高温酸素アニールを使用せずに、または別の方法で４００℃を超える温度で集積回路を酸素にさらして、高品質のＢＳＴの電子的装置を作り出す製造プロセスを有すれば、非常に望ましいと思われる。３．課題の解決法本発明は、集積回路を酸素にわずか温度４００℃、好ましくはそれ以下でさらすような、集積回路内で使用するためのＢＳＴ薄膜を製造するプロセスを提供し、同時に、ＢＳＴ材料を利用する高品質積層集積回路を提供する。本発明は：基板を提供する工程と；該基板上にバリウム、ストロンチウム及びチタンを含む薄膜を形成し、及び、この薄膜を無酸素雰囲気中、温度５００℃と９００℃との間で加熱して、基板上にＢＳＴの固体薄膜を形成する工程と、を含む、結晶性ＢＳＴ薄膜を製造する方法を提供する。好ましくは基板を、前駆体の施用前に窒素雰囲気中でプリベークする。好ましくは加熱工程は、温度約８００ ℃、窒素雰囲気中で約３０分間のアニーリングを含む。好ましくは基板は第１の電極を備え、また、本方法は、アニーリング工程後にＢＳＴ薄膜上に第２の電極を形成することでキャパシタを形成し、及び、その後無酸素雰囲気中、温度６５０℃と９００℃との間で第２のアニールを実行する工程をさらに含む。好ましくは、第２のアニール温度は約８００℃であり、かつ、窒素雰囲気中である。好ましくは本方法はまた、前駆体膜を空気中、温度１４０℃と４００℃との間で乾燥する工程を含む。好ましくは形成工程は、ＢＳＴを形成するための有効量のバリウム、ストロンチウム及びチタン部分を含む前駆体液体を提供することと、前駆体を基板に施用して前駆体膜を形成することとを含み、一方、加熱工程は前駆体薄膜を乾燥しアニーリングすることを含む。他の方法においては、前駆体を施用する前に、基板を酸素中、温度７００℃以下、好ましくは約６５０℃でプリベークする。上記に説明した好ましい方法は、ＢＳＴ薄膜を含む集積回路を酸素に温度４００℃以下でさらし、しかもなお、優れた電子的特性を有するＢＳＴの薄膜を生じる。例えば、好ましい方法を使用してキャパシタを製造したが、これは約１５００Å厚さのＢＳＴの薄膜を含み、及び、従来のＤＲＡＭメモリの動作の１ボルト〜５ボルトの範囲にわたって、キャパシタンスが２×１０^-14〜３×１０^-14ファラド毎平方マイクロメートル及びリーク電流が１０^-7アンペア毎センチメートル２乗未満を有した。本発明の方法は、高温アニールの利点を提供し、同時に、集積回路のキャパシタまたは他の部分内の半導体層、コンタクト層及びバリア層の酸化に対する懸念を低減する。従って本発明は、キャパシタ中に高比誘電率材料を利用する高密度ＤＲＡＭセルの開発にとって重要である。本発明の多くの他の特徴、目的及び利点は、添付図面と合わせて以下の説明を読むことで明瞭になろう。図面の簡単な説明図１は、本発明に従ってＢＳＴの薄膜を作製するプロセスの好適な実施例を示すフローチャートである。図２は、ウェーハの平面図であり、ウェーハの上の、本発明によるプロセスによって製造した薄膜キャパシタは大きく拡大して示されている。図３は、線３−３を通って切った図２の断面の一部であり、図１のプロセスによって製造した薄膜キャパシタ装置を示す。図４は、本発明のプロセスを利用して製造したスタックトキャパシタを示す、集積回路の一部の断面図である。図５は、本発明の好ましい方法に従って製造したキャパシタに関して測定した、キャパシタンス対電圧のグラフである。図６は、図５の測定を利用して同じキャパシタに関して測定した、リーク電流対電圧のグラフを示す。好適な実施例の説明１．概要図２及び３に注目すると、多数のキャパシタ１２、１４、１６等を含むウェーハ１０が示されている。図２はウェーハ１０の平面図であり、ウェーハの上の、本発明によるプロセスによって製造した薄膜キャパシタ１２、１４、１６等は大きく拡大して示されている。図３は、キャパシタ１６を二分する線３−３を通って切った図２の断面の一部である。図３を参照すると、ウェーハ１０は、シリコン基板２２、二酸化ケイ素絶縁層２４、チタンの薄い接着層２６、これはその上方の層が二酸化ケイ素２４と接着するのを助ける、白金電極２８、ＢＳＴの薄膜３０、及び別の白金電極３２を含む。層２４、２６、２７、２８、３０、及び３２を堆積後に、ウェーハを層３２まで下方にエッチして個々のキャパシタ１２、１４、１６等を形成し、これらは下部電極２８によって相互接続される。本発明はＢＳＴの層３０を生成する方法を主に含む。図４は、ＢＳＴキャパシタ７２をＤＲＡＭメモリセル内に集積化して集積回路７０を形成する、発明を使用して製造できるような例を示す。メモリセル５０は、シリコン基板５１、フィールド酸化膜領域５４、並びに２つの電気的に相互接続された電気的装置であるトランジスタ７１及びスタックキャパシタ７２を含む。トランジスタ７１は、ゲート７３、ゲート酸化膜７６、ソース７４、及びドレイン７５を含む。キャパシタ７２は、好ましくはチタン接着層５７、窒化チタンバリア層５８、及び白金層５９を含む第１の電極５５、ＢＳＴの誘電体薄膜６０、並びに第２の電極７７を含む。６６のような絶縁体は、装置７１、７２を分離するが、ただしトランジスタ７１のドレイン７５は、多結晶シリコンプラグ７９によってキャパシタ７２の第１の電極５５に接続される。４７及び７８のような電気的接点は、装置７１、７２から集積回路７０の他の部分まで電気的に接続する。集積回路のＤＲＡＭメモリセルのための完全な製造プロセスの詳細な例は、１９９６年１０月１日に発行された米国特許第5,561,307号において与えられる。キャパシタ１２、１４、１６等及び集積回路７０を表わす図２、３、４は、実際の電子的装置の特定の部分の実際の断面図を意味するのではなく、別の方法で可能と思われるよりも明瞭にかつ十分に本発明の構造とプロセスとを表わすために用いる、理想化した表現であることは理解できるはずである。本開示は、ＢＳＴで作る層３０を有するキャパシタ１２、１４、１６の製造と試験とを説明する。しかしながら、説明する具体的なプロセスと電子的装置とは模範的なものであることは理解できるはずであり、すなわち、図３及び４における層は、上述の及び下記に説明するものとは異なる多くの材料で作ってよいことと、このような文書に含めるには多過ぎる本発明のプロセスの多くの他の変形例があることと、本方法と材料とは、１２、１４、１６等のようなキャパシタ及び集積回路７０とは異なる多くの他の電子的装置内で使用してよいこととを本発明が予想していることは理解できるはずである。また「基板」という語を、本開示中で具体的な及び一般的な意味の両方で使用していることに注意されたい。具体的な意味では、これは従来シリコン基板と呼ばれている具体的なシリコン層２２を指し、この上に、説明する模範的な電子的装置を製造する。一般的な意味では、これは、上に別の単数または複数の層を形成する任意の材料、物体、または層を指す。この意味で、例えば層２２、２４、２６、２７、及び２８は、ＢＳＴの層３０のための基板１８を構成する。本開示において使用する用語は、「化学量論」または「化学量論的」である。本明細書において使用する「化学量論的」という用語は一般に、前駆体溶液と最終ＢＳＴ薄膜３０との間の関係を表わす。「化学量論的前駆体」とは、前駆体中の様々な金属の相対的比率が、所期の最終ＢＳＴ薄膜３０の均一試料中の比率と同じであるものである。この比率は、最終薄膜３０のための配合によって指定されるものである。本開示で使用する別の用語は、「薄膜」である。集積回路技術においては、この「薄膜」という用語は、厚さが１ミクロン未満の層、好ましくは０．５ミクロン未満を指すことは理解できるはずである。こうした膜は、ハイブリッド装置の要素において使用するいわゆる「薄膜」よりもはるかに薄く、ハイブリッド装置の製造は、集積回路の製造とは全く異なる技術を含む。本開示においては、集積回路または集積回路の一部の加熱に関して、「低温」とは温度４００℃以下を意味し、一方、「高温」は温度７００℃以上を意味する。本開示において実施例で開示するＢＳＴは強誘電性ではなく、好ましくは常誘電性である。この材料は高比誘電率材料であり、その好ましい使用は、誘電体電荷蓄積装置、すなわち、強誘電体の原理に従ってではなく誘電体の原理に従って動作する電荷蓄積装置である。２．製造プロセスの詳細な説明本発明のより詳細な説明にここで転じると、ＢＳＴの薄膜の例えば３０及び６０並びに薄膜３０及び６０を取り入れる装置の例えば１０及び７０を作製するための、本発明によるプロセスの好適な実施例のフローチャートが図１に示される。まず好ましいプロセスの各工程を検討し、次に本プロセスの実施例を提供する。本プロセスの第１の工程８０は、単数または複数の前駆体であるＰ１、Ｐ２、Ｐ３等の作製である。好適な実施例においては、前駆体は、ＢＳＴ薄膜３０を構成するための金属の単数または複数の化合物が溶解している液体である。共通の溶媒を生じるアルコキシド化学、カルボン酸化学、または他の湿式化学技術を使用して、各要素につき前駆体Ｐ１、Ｐ２、Ｐ３を作製することで、前駆体液体溶液を得ることができる。任意で、ドーパントと添加剤とを含む１つ以上の前駆体Ｐ４も加えてよい。次に個々の金属並びにドーパント及び添加剤の前駆体を工程８１において混合し、これは好ましくは同じ容器内での一連の混合工程８１Ａ及び８１Ｂによって、または全ての金属と溶媒とを一緒に混合する単一混合工程によって行う。混合した前駆体を工程８２において蒸留して貯蔵溶液８３を作り、これは大幅な劣化無しに長期間貯蔵できる。好ましい前駆体液体においては、バリウム、ストロンチウム及びチタンは、共通の溶媒を用いた溶液中の１つ以上の前駆体化合物中に含まれる。ＢＳＴのためのそのような前駆体は、現在Kojundo Chemical Laboratory Co．Ltd.，No.1-28 5 Chome，Chiyoda，Sakado-shi，Sait ama Pref．Japanから市販されている。ＢＳＴ前駆体の作製とそれに要する化学との詳細な例は、１９９６年５月７日に発行された米国特許第5,514,822号において与えられる。堆積の直前に、貯蔵溶液は、特別に作製した溶液であろうと市販のものであろうと、溶媒制御及び／または濃度制御工程８４において、最適な堆積のために調整される。最終前駆体は、前駆体の乾燥及びアニーリング時にＢＳＴの所望の薄膜を自発的に形成するための有効量の金属部分を含む。溶媒及び濃度制御工程８４と平行して基板１８を作製する。薄膜を支持し、かつ、本明細書において説明する材料及びプロセスと両立するほぼいかなる基板も使用してよい。こうした基板の幾つかとしては、酸化済み若くは非酸化のシリコンまたはひ化ガリウム半導性ウェーハ、これは集積回路及び／またはメタライゼーションした層を付け加えたか付け加えていないもの、シリコンまたはガラスのプレート、及び他の電子的装置チップが挙げられる。本開示の模範的な装置の場合、基板は、図３の基板１８に類似のメタライゼーション済み基板だった。こうした基板は工程８５において、層２２、２４、２６、２７、及び２８を形成することによって得られ、次にこれを工程８５においてプリベークする。基板がシリコン、ひ化ガリウム、または他の半導性ウェーハである場合、これは従来技術において周知のように活性領域を形成することによって作製し、及び工程８６においてプリベークまたは別の方法で脱水する。工程８７においては、前駆体を用いて基板にコーティングする。下記に検討する実施例においては、コーティングを、スピンオンプロセスによって、または、１９９５年１０月１０日に発行した米国特許第5,456,945号に説明する噴霧堆積プロセスのようなプロセスによって、またはディップによって行った。または他の適切なコーティングプロセスを使用してよい。コーティング済み基板を次に乾燥し、これは好ましくは２つの工程８８及び８９において異なる温度で行うが、１つの乾燥工程または３つ以上の乾燥工程も使用してよい。層３０の所望の厚さが得らない場合、９２に示すように、一連のコーティング及び乾燥工程８７、８８及び８９を、所望の厚さを得るのに必要な回数繰り返す。ウェーハ１０を次に工程９３においてアニールしてから、工程９４においてスパッタリングまたは他の適切なプロセスによって、上部または第２の電極３２を堆積する。ウェーハは任意で、上部電極形成後でかつパターン形成前にアニールしてよいが、これは好ましいプロセスにおいては行わない。次に工程９５において、イオンミリング、化学エッチング、または他の適切なプロセスによって、キャパシタ１６のパターン形成すなわち構造付与を行う。次に工程９６における最終アニール工程が続く。図２におけるようにキャパシタ装置を集積化したセットが所望の最終的な結果である場合、これでプロセスは完了する；しかしながら、図４におけるように集積回路の場合には、コンタクトメタライゼーション、キャッピング、等のような完成工程９７が続く。さらに下記に検討するように、上記に概説した全ての工程があらゆる装置に必ずしも必要というわけではなく、任意の工程もあれば、特定のＢＳＴキャパシタにのみ使用するものもある。ＢＳＴ薄膜３０、６０の堆積後の加熱工程が、すなわち、乾燥工程８８及び８９、第１のアニール工程９２、並びに最終アニール工程９６、及び任意で行う場合の上部電極アニールの全てが、４００℃及びそれより低い温度を含むか、または、加熱を無酸素雰囲気中で、好ましくは窒素中で行うのは本発明の特徴である。好ましいプロセスは液体堆積プロセスであるが、本発明はまた、コーティング工程８７が他の方法の例えばスパッタリング、化学気相成長法（ＣＶＤ）、特に有機金属ＣＶＤ（ＭＯＣＶＤ）、及びレーザーアブレーションを含んでよいことを予想している。これら全てはＢＳＴ堆積の周知の方法である。こうした場合には、乾燥工程８８及び８９を省き、アニール工程９３及びそれに続く諸工程を本開示において説明するように実行する。製造プロセスの詳細にここで転じると、白金層２８とチタン接着層２６とは検討する実施例において使用するメタライゼーションであるが、多くの他の金属を使用してよく、例えば白金と接着層のタンタル、タングステン、モリブデン、クロム、ニッケルまたはこれらの金属の合金、及び窒化チタンである。スパッタリングまたは真空蒸着は好ましいメタライゼーション堆積プロセスであるが、他のメタライゼーションプロセスを使用してよい。メタライゼーション堆積の最中の基板の加熱は、接着を高めるために有効である。好ましいプリベーク工程８６は、不活性雰囲気中または酸素雰囲気中で基板をベークすることを含む。好ましくはプリベーク工程８６は、コーティング工程８７の前に、窒素または他の不活性ガス中で、温度４００℃と１０００℃との間で、好ましくは４５０℃で行う。プリベークを酸素の存在下で、好ましくは濃度２０％と１００％との間で行う場合には、既に堆積済みの他の集積回路材料の酸化が問題を引き起こすなら、プリベークを温度４００℃以下で行うべきである。好ましくはウェーハ１０を拡散炉内でベークする。基板プリベーク工程８６は、水と有機不純物とを基板表面から除去する。さらに重要なことには、プリベークは、プリベークのアニーリング効果と接着層２６の金属の相互拡散とによって、金属層２８の内部応力を減少させる。これらは全て基板１８とＢＳＴ薄膜３０との間の接着を高め、剥離を最小にする。さらに、接着層２６が遷移金属である場合、プリベークは、金属を化学的に安定化する。従って、白金層２８を通ってＢＳＴ薄膜３０内に浸透する可動原子の数は非常に減少し、ＢＳＴ薄膜３０は、拡散したイオンが原因となる欠陥無しに支障無く結晶化する。基板をメタライゼーションしない場合、シリコンまたは他のウェーハを、工程８６においてより低いプリベーク温度で脱水する。前駆体の混合、蒸留、溶媒制御、及び濃度制御工程８１、８２、及び８３は、明確にするために別個にかつ直線的に検討した。しかしながらこうした工程は、使用する個々の液体によって、また、前駆体を貯蔵するつもりかまたは直ちに使用するつもりであるかどうか等によって、組合せる及び／または様々に配列することができる。例えば蒸留は通常、溶媒濃度制御の一部であり、並びに、望まれない副生成物を除去するために有用であり、従って両方の機能はしばしば一緒になされる。別の例として混合及び溶媒制御はしばしば、個々の反応物及び溶媒を前駆体溶液中に予め定められた順序で加えることのような同じ物理的操作を共有する。第３の例として、混合、蒸留、並びに溶媒及び濃度制御のこうした工程のいずれでも、前駆体作製のプロセス全体の間中に数回繰り返してよい。混合し、蒸留し、及び調整した前駆体溶液を、次に基板１８上にコーティングする。好ましくはコーティングをスピンオンプロセスによって行う。好ましい前駆体溶液濃度は０．０１〜０．５０M（モル／リットル）であり、好ましい回転速度は５００rpmと５０００rpmとの間で５秒〜５分間であり、最も好ましくは２５００rpmで３０秒間である。スピンオンプロセス及び噴霧堆積プロセスは溶媒の幾らかを除去するが、幾らかの溶媒はコーティング後も残留する。この溶媒は乾燥工程８８及び８９において湿った膜から除去される。同時に加熱は、薄膜内の有機要素の熱分解を引き起こし、これも蒸発し薄膜から除去される。これにより、予備結晶化非晶質（prec rystallized amorphous state）のＢＳＴの固体薄膜３０を生じる。この乾燥済み膜は、次のスピンオンコーティングを支持するのに十分に硬質である。乾燥温度は溶媒の沸点を超えなければならず、好ましくは前駆体溶液中の有機化合物の熱分解温度を超える。好ましい乾燥温度は、溶媒の沸点と４００℃との間であり、使用する具体的な前駆体によって決まる。乾燥は好ましくは２つの工程８８及び８９において行う、とはいえ、１工程または２を超える工程において行ってもよい。多数回の工程の乾燥プロセスは、急速過ぎる温度上昇による過度の体積収縮が原因で起き得る薄膜のクラッキング及びバブリングを防ぐために有用である。好ましくは第１の乾燥工程８８は比較的に低温工程であり、好ましくは温度１４０℃〜１８０℃で１〜５分間、最も好ましくは約１６０℃で３分間である。好ましくは第２の乾燥工程は温度２００℃〜４０Ｏ℃で２分〜８分間であり、最も好ましくは温度約４００℃で約３分間である。好ましくは乾燥を、ホットプレート上、空気中で実行する。スピンプロセスまたは別の方法による単一コーティングの厚さは、それに続く加熱工程８８〜９１及び９３の最中の体積収縮が原因であるクラッキングを防ぐために非常に重要である。クラックの無い膜を得るためには、単一スピンコーティング層は、ベーク工程８９後において好ましくは２０００Å（２００ナノメートル）未満であるべきである。従って、多数回のコーティングが、２０００Åを超える膜厚を実現するためには必要である。いったん所望の膜厚が得られたら、乾燥させ、好ましくはベークした膜を工程９３においてアニールし、これをその後のアニールと区別するために第１のアニールと呼ぶ。第１のアニールは、好ましくは炉内で不活性雰囲気中で、好ましくは窒素及び／またはアルゴンのような貴ガス中で、最も好ましくは窒素中で実行する。第１のアニールはまた、炉の代わりに急速熱処理（「ＲＴＰ」）装置内で実行できる。第１のアニール工程９３の温度は、ＢＳＴの薄膜３０、６０の結晶化温度を超える。薄膜３０、６０からの成分の蒸発を防ぐために、かつ、既に所定の位置に置かれた集積回路への損傷を含め基板への熱損傷を防ぐために、アニーリング温度は好ましくは９００℃未満に保つ。好ましくはＢＳＴのアニーリングは、７００℃と９００℃との間で行う。アニールの時間は、プッシュ／プルサイクルのみを有するアニールから２０時間以上の保持時間プラスプッシュ／プルサイクルまで変化し得る。最も好ましくはＢＳＴの場合、低熱供給（low therma l budget）の場合にはアニールを温度約８００℃で６０分間、及び１０分のプッシュ／プルで行う。第１のアニール後、第２のまたは上部電極３２を形成する。好ましくは電極を、白金単一層のＤＣスパッタリングによって形成するが、またＲＦスパッタリング、イオンビームスパッタリング、真空蒸着、または他の適切な堆積プロセスによって形成してよい。電子的装置の設計にとって望ましい場合には、金属堆積前に、従来のフォトリソグラフィ及びエッチングを使用してＢＳＴ薄膜３０をパターン形成してよく、次に堆積後に上部電極３２を第２のプロセスにおいてパターン形成する。本明細書において説明する実施例においては、上部電極３２とＢＳＴ薄膜３０とは、従来のフォトリソグラフィ技術とイオンビームミリングとを使用して一緒にパターン形成する。堆積したままでは、上部電極３２のＢＳＴ薄膜３０への接着は通常は弱い。好ましくは接着を熱処理によって改良する。上部電極３２によって覆われたＢＳＴ薄膜３０を含むウェーハ１０は、上記に説明したパターン形成工程９５の前にアニールしてよいが、好ましくはパターン形成工程９５の後にのみ工程９６においてアニールする。最終アニール工程９６は好ましくは電気炉内、温度６５０℃と８５０℃との間で実行し、最も好ましくは８００℃以下である。アニールは最も好ましくは、１０分のプッシュ／プルを用いて及び保持時間約３０分を用いて実行する。アニール時間は、わずか１０分のプッシュ／プルサイクルで保持時間無しから６０分の保持時間並びにプッシュプルまでの範囲にわたってよい。アニール工程９６は再度、好ましくは窒素及び／またはアルゴンのような貴ガスの雰囲気中で、最も好ましくは窒素中で行う。最終アニールは、上部電極３２内の内部応力を、また、電極３２とＢＳＴ薄膜３０との間の界面内の内部応力を解放する。同時に第２のアニーリング工程９６は、上部電極のスパッタリングによって生じたＢＳＴ薄膜３０の微細構造を再構成し、その結果この材料の特性を改良する。３．製造プロセスの実施例図２及び３に示すようにウェーハ１０に適用した本発明による製造プロセスの実施例を、下記に与える。各々の実施例に続いて、図に示す電気的／電子的特性を検討する。図は、図５におけるようなキャパシタンス曲線と、図６におけるような電流リーク曲線を含む。キャパシタンス曲線は、キャパシタンス、ファラド毎マイクロメートル２乗（F／μm²）対印加電圧によって与えられる。電流リーク曲線は、アンペア毎２乗センチメートル（A／cm²）対印加電圧によって与えられる。実施例１図２及び３に示すように誘電体材料がＢＳＴの薄膜３０を含むキャパシタを製造した。これは本質的に、図１のフローシートに関連して上記に説明した好ましいプロセスに従って製造された。０．５M濃度のＢＳＴの貯蔵前駆体溶液を、実験の約５か月前に作製した。使用する少し前に、ｎ−酢酸ブチル溶媒を用いて貯蔵溶液を０．３５MＢＳＴに希釈した。基板１８は、単結晶シリコン層２２、５００ナノメートル（nm）厚さの二酸化ケイ素の層２４、２０nm厚さのチタンの層２６、及び２００nm厚さの白金の層２８を備え、この基板を、４５０℃で拡散炉内において３０分間、１０分のプッシュープル、窒素流５l／mで、図１の工程８６においてプリベークした。白金電極は、シート抵抗０．８０７Ω／sqを有した。使い捨てピペットを使用して、１mlのＢＳＴ溶液を基板１８上に置いた。ウェーハを２５００RPMで３０秒間、工程８７において回転した。基板１８を次にホットプレート上に置き、空気中、約１６０℃で３分間、工程８８においてベークし、次に４００℃、空気中でさらに３分間、工程８９においてベークした。工程８７〜８９すなわち使い捨てピペットの使用乃至第２の乾燥を工程９２において繰り返して、ＢＳＴの第２のコーティングを追加した。次にウェーハを拡散炉に移し、工程９３において８００℃、窒素流５l／m、６０分間、及び１０分のプッシュープルでアニールした。２００nmの白金の上部層３２を工程９４においてスパッタ成膜した。次に工程９５において、レジストを施用し、続いて標準的フォトマスクプロセス、イオンミルエッチ、及び３５０ワットで４０分のＩＰＣ剥離を行った。最後に工程９６において、キャパシタを８００℃、窒素流約５l／m中、３０分間、及び１０分のプッシュープルでアニールした。ＢＳＴ誘電体層３０の最終厚さは、膜厚アイソスコープ（Film Thickness Isoscope）（Ｓｉ₃Ｎ₄プレート、conv．fact.０．９５）で測定して約１４２５Åであり、キャパシタの面積は約１９６０００マイクロメートル２乗だった。図５によると、実施例１におけるキャパシタのキャパシタンス毎マイクロメートル２乗は、プラスまたはマイナス５．０ボルトで約１．４×１０^-14ファラドであり、ほぼゼロ電圧で最大値約２．４×１０^-14ファラドに達したことが示される。図６は、実施例１の試料に関する、アンペア毎センチメートル２乗単位のリーク電流対印加電圧のグラフを示す。リーク電流は上昇して約０．５ボルトで約２×１０^-9アンペア毎cm²になってから、約３．５ボルトまで平坦にとどまり、次に上昇して約６ボルトで約５×１０^-7アンペア毎cm²になる。従来のメモリの動作電圧は約３〜５ボルトなので、また、リーク電流１０^-6ボルト未満では良好なメモリ性能が得られるので、こうした結果は、実施例１のプロセスによって作られた材料は優れた誘電体メモリを生じることを示す。実施例２実施例１と同じプロセスを使用してキャパシタを製造したが、ただし工程８６における基板のプリベークを、窒素の代わりに酸素中、流量５l／mで行い、また、炉内温度は４５０℃の代わりに６５０℃だった。実施例１におけるように、ＢＳＴ誘電体層の最終厚さは、膜厚アイソスコープ（Ｓｉ₃Ｎ₄プレート、conv．fa ct.０．９５）で測定して約１４２５Åであり、キャパシタの面積は約１９６０００マイクロメートル２乗だった。実施例２におけるキャパシタのキャパシタンス毎マイクロメートル２乗は、プラスまたはマイナス５．０ボルトで約１．４×１０^-14ファラドであり、ほぼゼロ電圧で最大値約２．９×１０^-14ファラドに達した。実施例２の試料に関する、アンペア毎センチメートル２乗単位のリーク電流対ボルト単位の印加電圧は、上昇して約０．５ボルトで約３×１０^-9アンペア毎cm²になってから、約２．０ボルトまで平坦にとどまり、次に上昇して約３ボルトで約４×１０^-7アンペア毎 cm²に、さらに約５ボルトで１×１０^-4アンペア毎cm²になった。大部分の集積回路は現在のところ約３ボルトで動作するように設計されているので、このキャパシタの測定された電子的特性も良好なＤＲＡＭメモリに適している。上記の２つの実施例によると、４００℃を超える加熱工程において酸素を使用しない試料は、６５０℃で酸素プリベークを用いて作られた試料よりも、幾分低いキャパシタンス値と幾分良好なリーク電流値とを与えることが示される。しかしながらキャパシタに関して行ったこの測定は、酸素の存在下で基板をプリベークすることで、基板層中に望ましくない影響が生じるどうかは含んでいない。集積回路基板及び／または基板上の他の装置及び材料が酸素に非常に敏感であるような集積回路製造プロセスにおいては、実施例１の無酸素プロセスは好ましいと思われる。しかしながら、６５０℃という温度は、従来技術において使用されている酸素アニールの温度よりもかなり低い。さらに、幾つかの集積回路構造及びプロセスは、６５０℃の酸素ベークによっては著しく損傷しないかもしれないが、従来技術の比較的に高温の酸素アニールによっては著しく損傷すると思われる。そのような場合には、実施例２のプロセスは好ましいかもしれない。ＢＳＴの薄膜を利用し、基板上に堆積したＢＳＴの加熱は、４００℃を超えるプロセス温度の場合は不活性雰囲気中、例えば窒素中でのみ実行するプロセス工程を使用する、電子的装置を製造するためのプロセスと構成要素とを説明してきた。また、加熱温度が４００℃を超える場合には、ＢＳＴの堆積のために提供する基板を不活性雰囲気中でのみ加熱する好ましい方法を説明し、及び、基板を酸素中で温度６５０℃でプリベークするそれほど好ましくない方法を説明してきた。高温酸素アニールを使用せずに集積回路を作るために、許容可能な電子的品質を持つＢＳＴ薄膜を作る例が、従来技術において示されたことがないという事実と、実際、こうした材料から高い電子的品質の薄膜を得るためには高温酸素アニールが不可欠であると従来技術が教示していることとを考慮すると、上述の結果が得られたことは驚くべきである。こうした結果は、ＢＳＴをその他の点では従来型のＣＭＯＳまたは他の集積回路プロセス内に組み込むことを非常に促進し、というのは従来のプロセスにおいて使用されているシリコンと金属の材料との酸化の可能性が、本発明のプロセスによって劇的に低減されるからである。今や当業者であれば、本発明の概念から逸脱することなく、説明された具体的な実施例の多くの使用及び修正をなし得ることは明らかである。例えば、ＢＳＴのまたはメタライゼーション済み出発基板の高温酸素アニールを使用しないプロセスは、優れた電子的品質の薄膜をもたらすことができることが示されたのであるから、こうしたプロセスを、様々な周知のバリア層等を使用する従来のプロセスと組合せて、説明したプロセスの変形例を提供できる。また、記載された諸工程は、場合によっては異なる順序で実行してよいことは明らかである。または同等の構造及びプロセスを、説明した様々な構造及びプロセスと置き換えてよい。また様々な寸法と材料とを使用してよい。

【手続補正書】特許法第１８４条の８第１項【提出日】平成１１年７月１２日（１９９９．７．１２）【補正内容】請求の範囲１．チタン酸バリウムストロンチウムの固体薄膜（３０、６０）を製造する方法であって：基板（１８、５５）と、前駆体の加熱時にチタン酸バリウムストロンチウムを自発的に形成するための有効量の金属部分を含む前記前駆体と、を提供する工程と；前記前駆体を前記基板に施用して、前駆体薄膜を形成する工程と；該前駆体薄膜を加熱して、前記基板上にバリウム、ストロンチウム及びチタンを含む薄膜を形成する工程と；を含み；該薄膜を無酸素雰囲気中、温度５００℃ と９００℃との間で加熱して、前記基板上に前記チタン酸バリウムストロンチウムの前記固体薄膜（３０、６０）を形成することを含む前記加熱工程を特徴とする前記方法。２．チタン酸バリウムストロンチウム（ＢＳＴ）の固体薄膜（３０、６０）を製造する方法であって：基板（１８、５５）と、前駆体の加熱時にチタン酸バリウムストロンチウムを自発的に形成するための有効量の金属部分を含む前記前駆体と、を提供することと；前記前駆体を前記基板に施用して、前駆体薄膜を形成することと；該前駆体薄膜を加熱して、前記基板上にバリウム、ストロンチウム及びチタンを含む薄膜を形成することと；を含み；前記加熱工程は、前記基板上の前記薄膜を酸素にさらさずにその間温度は６００℃より高くして加熱して、前記基板上に前記ＢＳＴ固体薄膜（３０、６０）を形成することを含むことを特徴とする前記方法。３．前記加熱工程は、前記固体膜を酸素にさらさずにその間温度は４００℃より高くして実行されることをさらに特徴とする、請求項２に記載の方法。４．前記雰囲気は窒素を含む、請求項１または２に記載の方法。５．前記加熱工程は、不活性雰囲気中、約７００℃と９００℃との間でアニーリングすることを含む、請求項１または２に記載の方法。６．前記アニーリング工程は、温度約８００℃、窒素雰囲気中でアニーリングすることを含む、請求項５に記載の方法。７．前記基板は第１の電極（２８、５５）を備える請求項１または２に記載の方法であり、かつ、前記アニーリング工程後に、チタン酸バリウムストロンチウムの前記薄膜上に第２の電極（３２、７７）を形成することでキャパシタ（１６、７２）を形成する工程をさらに含み、その後無酸素雰囲気中、温度６５０℃と９００℃との間で第２のアニールを実行する工程をさらに特徴とする、請求項１または２に記載の方法。８．前記第２のアニール温度は約８００℃であり、かつ、窒素雰囲気中である、請求項７に記載の方法。９．前記加熱工程の前に、空気中、温度１４０℃と３２０℃との間で前記前駆体膜を乾燥する工程をさらに含む、請求項１または２に記載の方法。１０．前記乾燥工程は、温度１４０℃と１８０℃との間で０．５分〜４分間実行される第１の乾燥工程と、温度２００℃と４００℃との間で３分〜８分間実行される第２の乾燥工程と、を含む、請求項９に記載の方法。１１．基板を提供する前記工程は、接着層（２６、５７）を形成し、次に該接着層上に第１の電極（２８、５８）を形成することを含む、請求項１または２に記載の方法。１２．前記前駆体を施用する前に、前記基板を温度２００℃と９００℃との間で加熱することによって前記基板をプリベークする工程をさらに含む、請求項１または２に記載の方法。１３．前記プリベーク工程は不活性雰囲気中で実行される、請求項１２に記載の方法。１４．前記プリベーク工程は窒素雰囲気中で実行される、請求項１３に記載の方法。１５．前記プリベーク工程は酸素含有雰囲気中で実行される、請求項１４に記載の方法。１６．前記酸素中でのプリベーク工程は温度４００℃以下で実行される、請求項１５に記載の方法。１７．前記プリベーク工程は温度６００℃〜７００℃で実行される、請求項１５に記載の方法。１８．前記プリベーク工程は温度が実質的に６５０℃で実行される、請求項１７に記載の方法。１９．前記形成工程は、スピンコーティング、噴霧堆積及びディップコーティングからなる群から選択されるプロセスを含む、請求項１に記載の方法。

Claims

【特許請求の範囲】１．チタン酸バリウムストロンチウムの薄膜（３０、６０）を製造する方法であって：基板（１８、５５）を提供し、該基板上にバリウム、ストロンチウム及びチタンを含む薄膜を形成する工程を含み；該薄膜を無酸素雰囲気中、温度５００℃と９００℃との間で加熱して、前記基板上に前記チタン酸バリウムストロンチウムの固体薄膜（３０、６０）を形成する工程を特徴とする前記方法。２．チタン酸バリウムストロンチウム（ＢＳＴ）の薄膜（３０、６０）を製造する方法であって：基板（１８、５５）を提供し、該基板上にバリウム、ストロンチウム及びチタンを含む薄膜を形成することを含み；前記基板上の前記薄膜を酸素にさらさずにその間温度は６００℃より高くして加熱して、前記基板上に前記ＢＳＴ薄膜（３０、６０）を形成する工程を特徴とする前記方法。３．前記加熱工程は、前記固体膜を酸素にさらさずにその間温度は４００℃より高くして実行されることをさらに特徴とする、請求項２に記載の方法。４．前記雰囲気は窒素を含む、請求項１または２に記載の方法。５．前記加熱工程は、不活性雰囲気中、約７００℃と９００℃との間でアニーリングすることを含む、請求項１または２に記載の方法。６．前記アニーリング工程は、温度約８００℃、窒素雰囲気中でアニーリングすることを含む、請求項５に記載の方法。７．前記基板は第１の電極（２８、５５）を備える請求項１または２に記載の方法であり、かつ、前記アニーリング工程後に、チタン酸バリウムストロンチウムの前記薄膜上に第２の電極（３２、７７）を形成することでキャパシタ（１６、７２）を形成する工程をさらに含み、その後無酸素雰囲気中、温度６５０℃と９００℃との間で第２のアニールを実行する工程をさらに特徴とする、請求項１または２に記載の方法。８．前記第２のアニール温度は約８００℃であり、かつ、窒素雰囲気中である、請求項７に記載の方法。９．前記薄膜形成工程は：前駆体の加熱時にチタン酸バリウムストロンチウムを自発的に形成するための有効量の金属部分を含む前記前駆体を提供することと；前記前駆体を前記基板に施用して、前駆体薄膜を形成することと、を含み；前記加熱工程は前記前駆体薄膜を加熱することを含む、請求項１または２に記載の方法。１０．前記加熱工程の前に、空気中、温度１４０℃と３２０℃との間で前記前駆体膜を乾燥する工程をさらに含む、請求項９に記載の方法。１１．前記乾燥工程は、温度１４０℃と１８０℃との間で０．５分〜４分間実行される第１の乾燥工程と、温度２００℃と４００℃との間で３分〜８分間実行される第２の乾燥工程と、を含む、請求項１０に記載の方法。１２．前記基板を提供する工程は、接着層（２６、５７）を形成し、次に該接着層上に第１の電極（２８、５８）を形成することを含む、請求項１または２に記載の方法。１３．前記前駆体を施用する前に、前記基板を温度２００℃と９００℃との間で加熱することによって前記基板をプリベークする工程をさらに含む、請求項１または２に記載の方法。１４．前記プリベーク工程は不活性雰囲気中で実行される、請求項１３に記載の方法。１５．前記プリベーク工程は窒素雰囲気中で実行される、請求項１４に記載の方法。１６．前記プリベーク工程は酸素含有雰囲気中で実行される、請求項１３に記載の方法。１７．前記酸素中でのプリベーク工程は温度４００℃以下で実行される、請求項１６に記載の方法。１８．前記プリベーク工程は温度６００℃〜７００℃で実行される、請求項１６に記載の方法。１９．前記プリベーク工程は温度が実質的に６５０℃で実行される、請求項１８に記載の方法。２０．前記形成工程は、スパッタリング、化学気相成長法、及びレーザーアブレーションからなる群から選択されるプロセスを含む、請求項１に記載の方法。