JPH11220104A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11220104A
JPH11220104A JP10019671A JP1967198A JPH11220104A JP H11220104 A JPH11220104 A JP H11220104A JP 10019671 A JP10019671 A JP 10019671A JP 1967198 A JP1967198 A JP 1967198A JP H11220104 A JPH11220104 A JP H11220104A
Authority
JP
Japan
Prior art keywords
thin film
temperature
film
bst
bst thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10019671A
Other languages
English (en)
Inventor
Katsuhiko Hieda
克彦 稗田
Masahiro Kiyotoshi
正弘 清利
Kazuhiro Eguchi
和弘 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10019671A priority Critical patent/JPH11220104A/ja
Priority to US09/239,796 priority patent/US6159868A/en
Publication of JPH11220104A publication Critical patent/JPH11220104A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 【解決手段】半導体基板上にＢＳＴ薄膜をＣＶＤ法によ
り成膜する第１の工程と、ＢＳＴ薄膜の成膜温度よりも
高い温度の熱処理により、ＢＳＴ薄膜の結晶性を改善す
る第２の工程とを有し、ＢＳＴ薄膜の膜質劣化を防止す
るために、第１の工程と第２の工程との間の工程中にお
ける基板度が２５０℃以下にならないようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特にチタン酸バリウムストロンチウムを
主成分とする絶縁薄膜の形成方法に特徴がある半導体装
置の製造方法に関する。
【０００２】
【従来の技術】電子デバイスの微細化、高集積化に伴
い、電子デバイスの機能を単に回路構成のみで達成する
ことが困難になりつつある。例えば、トランジスタの組
み合わせで情報の記憶動作を行うＳＲＡＭ(Static Rand
om Access read write Memory)、ＥＥＰＲＯＭ(Electri
cally Erasable and Programmable Read Only Memory)
、あるいはトランジスタとキャパシタの組み合わせで
情報の記憶動作を行うＤＲＡＭ(Dynamic Random Access
Memory)などの半導体メモリを、従来のＭＯＳトランジ
スタ、あるいは従来のＭＯＳトランジスとＭＯＳキャパ
シタで実現することは、これらの素子で構成されるメモ
リセルの面積が縮小されていくなかで非常に困難なもの
になっている。
【０００３】特に、ＭＯＳキャパシタを用いた半導体メ
モリでは、素子の最小加工寸法が小さくなっても、読出
し信号のＳ／Ｎ比を低下させないために、一定のキャパ
シタ容量を確保し続けていくことが非常に困難なものに
なっている。
【０００４】そこで、電子デバイスの機能を単に回路構
成のみで達成するばかりではなく、機能性薄膜を用い
て、つまり材料自体の特性を利用することが有利になり
つつある。
【０００５】例えば、ＭＯＳキャパシタのキャパシタ絶
縁薄膜として、シリコン酸化膜やシリコン窒化膜／シリ
コン酸化膜積層膜（ＮＯ膜）よりも高い誘電率を発現す
るＢａx Ｓｒ1-x ＴｉＯ3 （ＢＳＴ）やＰｂＺｒx Ｔｉ
1-x Ｏ3 （ＰＺＴ）［０＜ｘ＜１］などの機能性材料か
らなる絶縁薄膜の採用が検討されるようになってきてい
る。また、ＦＲＡＭ(Ferroelectric Random Access rea
d write Memory) 等の新しい動作原理のデバイスも提案
されるようになってきている。
【０００６】上述したＢＳＴは室温で数百以上の誘電率
を発現するために、集積度向上を進めていくと、十分な
キャパシタ面積確保が困難になっていくＤＲＡＭキャパ
シタ誘電体膜としても有望である 高（強）誘電体膜を用いて集積度の高い半導体集積回路
のキャパシタ素子を形成するうえで、高（強）誘電体の
成膜技術としては化学的気相成長法（ＣＶＤ法）が適し
ている。
【０００７】すなわち、ＣＶＤ法を用いることにより、
組成の精密制御性、プロセスの再現性、および優れた段
差被覆性が得られるので、電子デバイスの信頼性等を大
幅に向上できるようになる。
【０００８】多元系の金属酸化物薄膜であるＢＳＴ薄膜
を成膜するためには、組成制御が容易な供給律速条件で
の成膜が一般的であるが、供給律速条件のＣＶＤ法では
段差被覆性が低下するので、ＢＳＴ薄膜を反応律速条件
のＣＶＤ法で成膜することが提案されている（特願平７
−５０１０４）。
【０００９】良好な段差被覆性の得られる反応律速条件
のＣＶＤ成膜では、成膜温度は５００℃以下になるが、
ＢＳＴの融点は１０００℃以上であるために良好な結晶
性を有するＢＳＴ薄膜を得ることは困難である。そのた
めにＣＶＤ法で成膜したＢＳＴ薄膜を結晶化温度以上の
温度で熱処理をすることが広く行われている（特開平７
−５８２９２ 、特開平９−２１９４９７）。
【００１０】しかし、ＢＳＴ薄膜を反応律速条件下でＣ
ＶＤ法により成膜した後、熱処理によりＢＳＴ薄膜を結
晶化させるという手法では、ＢＳＴ薄膜の誘電率が、結
晶化温度以上（例えば７００℃以上）の温度で成膜した
ＢＳＴ薄膜に比べて小さくなるという問題があった。こ
れは従来のＣＶＤ成膜＋結晶化アニールという成膜プロ
セスが以下のような問題をもっていたためである。
【００１１】すなわち、この種の成膜プロセスでは、一
般に、ＣＶＤ装置で形成したＢＳＴ薄膜を別のアニール
装置でアニール処理する方法が、ＣＶＤ装置からアニー
ル装置への搬送の際に、環境の影響に敏感なＢＳＴ薄膜
の表面が外気に晒され、誘電率が低下するという問題が
あった。
【００１２】このような問題を回避するために、図６に
示すように、一台の装置がＣＶＤチャンバー８１と熱処
理チャンバー（アニールチャンバー）８２を有し、二つ
のチャンバー間を真空中で搬送する、あるいはコントロ
ールされた雰囲気中で搬送するクラスターツールを利用
することが一般的に行われている。勿論クラスターツー
ルを用いなくても、独立した装置間を雰囲気が制御され
たウエハーキャリアで輸送する方法においても同様な結
果が得られる。
【００１３】しかし、以上に記載した従来の方法のいず
れにも以下に記述するような問題があった。すなわち、
ＣＶＤ成膜を行ったウエハーをＣＶＤチャンバー（装
置）からアニールチャンバー（装置）まで輸送する過程
において、基板温度（ウエハー温度）が成膜温度以下に
まで低下することである。
【００１４】すなわち、図７に示すように、図６で示し
たＣＶＤチャンバー８１と熱処理チャンバー８２を装備
したクラスターツールにおける標準的な熱履歴では、チ
ャンバー間の搬送時に基板温度が一旦ＣＶＤ成膜温度よ
りも低下することが避けられない。
【００１５】そのため、ＢＳＴのＣＶＤ成膜が反応律速
条件となる５００℃以下の温度で成膜されたＢＳＴ薄膜
の結晶構造は非晶質、または結晶化している場合でも準
安定構造にあり、成膜温度より下げることなく連続的に
ＢＳＴの結晶化温度以上でアニールした場合、優れた結
晶性が得られるが、成膜温度より低い臨界温度より一旦
基板温度を下げるとＢＳＴ薄膜が低温での安定相を形成
してしまい、この安定相が完全な結晶化を阻害するため
に、その後にいくら高温の熱処理を行っても十分な結晶
性が得られないという問題があった。
【００１６】また、チャンバー間の搬送時に基板温度が
低下すると、ＢＳＴ薄膜とその下地（例えばＲｕ膜）と
の密着性が劣化し、ＢＳＴ薄膜の剥離が起こるという問
題があった。
【００１７】
【発明が解決しようとする課題】上述の如く、従来のＢ
ＳＴ薄膜の形成方法として、ウェハを外気に晒すことな
く、反応律速条件下でＢＳＴ薄膜のＣＶＤ成膜を行った
後、アニールによりＢＳＴ薄膜の結晶化を行なうという
方法が提案されていたが、この方法でＣＶＤ成膜を行っ
たウエハーをＣＶＤチャンバーからアニールチャンバー
まで輸送する過程において、基板温度が低下することか
ら十分な結晶性が得られなかったり、膜剥がれが起こる
などの問題があった。
【００１８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ＢＳＴを主成分とする
絶縁薄膜（ＢＳＴ薄膜）を成膜した後、熱処理によりそ
のＢＳＴ薄膜の結晶化を行うという方法を用いて、良質
なＢＳＴ薄膜が得られる半導体装置の製造方法を提供す
ることにある。
【００１９】
【課題を解決するための手段】［構成］本発明の骨子
は、ＣＶＤ法によりＢＳＴ薄膜を成膜し、続いてその成
膜温度よりも高い温度で熱処理を行うときに、ＢＳＴ薄
膜と熱処理との間の工程中における基板温度が所定の温
度以下（例えば成膜温度以下、膜剥がれが起こる温度以
下、ＢＳＴ結晶相に異相が混入する温度（３００℃）以
下）にならないようにすることにある。
【００２０】すなわち、上記目的を達成するために、本
発明（請求項１）に係る半導体装置の製造方法は、半導
体基板上にＢＳＴ薄膜をＣＶＤ法により成膜する第１の
工程と、前記ＢＳＴ薄膜の成膜温度よりも高い温度の熱
処理により、前記ＢＳＴ薄膜の結晶性を改善する第２の
工程とを有し、前記第１の工程と前記第２の工程との間
の工程中における前記半導体基板の温度が所定の温度以
下にならないようにすることを特徴とする。
【００２１】また、本発明（請求項２）に係る半導体装
置の製造方法は、半導体基板上にチタン酸バリウムスト
ロンチウムを主成分とするＢＳＴ薄膜をＣＶＤ法により
成膜する第１の工程と、前記ＢＳＴ薄膜の成膜温度より
も高い温度の熱処理により、前記ＢＳＴ薄膜の結晶性を
改善する第２の工程とを有し、前記第１の工程と前記第
２の工程とからなる一連の工程を複数回繰り返すことに
より、チタン酸バリウムストロンチウムを主成分とする
所望膜厚のＢＳＴ薄膜を形成し、かつ各一連の工程にお
いて、前記第１の工程と前記第２の工程との間の工程中
における前記半導体基板の温度が所定の温度以下になら
ないようにすることを特徴とする。
【００２２】本発明（請求項１，２）の望ましい形態は
以下の通りである。 （ 1）前記所定の温度以下は、前記ＢＳＴ薄膜中に安定
相または異相が形成される温度である。具体的には２５
０℃以下である。ここで、異相は、例えばチタン酸バリ
ウムストロンチウムを主成分とするペロブストカイト型
結晶相以外の相である。 （２）前記所定の温度以下は、前記ＢＳＴ薄膜の膜剥が
れが起こる温度である。具体的には２００℃以下であ
る。また、前記所定の温度以下は、絶縁膜の下に電極膜
がある場合には、前記ＢＳＴ薄膜または前記電極膜の膜
剥がれが起こる温度である。 （３）前記所定の温度は、前記第１の工程における前記
ＢＳＴ薄膜の成膜温度である。 （４）前記熱処理の温度は、前記ＢＳＴ薄膜の結晶化温
度以上である。 （５）前記第１の工程と前記第２の工程とを同一の熱処
理容器内で同一の基板保持台で連続して行う。 （６）前記第２の工程において、前記半導体基板の温度
が前記ＢＳＴ薄膜の成膜温度よりも高い温度に達してか
ら、前記熱処理を終えて前記半導体基板の温度が前記成
膜温度まで降温するまでの時間を３０分以上に設定す
る。 （７）前記第１の工程における成膜温度およびガス流量
の少なくとも１つの条件を、前記各一連の工程において
互いに異なるように設定する。 （８）連続する２つの前記一連の工程において、最初の
前記一連の工程における前記第１の工程における前記Ｂ
ＳＴ薄膜の成膜温度を、後の前記一連の工程における前
記第１の工程における前記ＢＳＴ薄膜の成膜温度よりも
低く設定する。 （９）前記第１の工程におけるガス流量およびガスを供
給するタイミングのすくなくとも１つの条件を、連続す
る２つの前記一連の工程において互いに異なるように設
定する。
【００２３】また、本発明（請求項１４）に係る他の半
導体装置の製造方法は、半導体基板上にチタン酸バリウ
ムストロンチウムを主成分とするＢＳＴ薄膜をＣＶＤ法
により形成する第１の工程と、熱処理により前記ＢＳＴ
薄膜の結晶性を改善する第２の工程とを有し、前記第１
の工程と前記第２の工程との間の工程中における前記半
導体基板が存在する雰囲気の酸素分圧を、所定の分圧以
上に設定する。
【００２４】［作用］図８に、本発明者らが行った実験
結果を示す。この図は、成膜温度４００℃でＣＶＤ成膜
したＢＳＴ薄膜を一旦図中の降温時の基板温度ＴD まで
降温した後、改めて昇温してＢＳＴの結晶化温度より十
分高温の８００℃でアニールを行ったときのＢＳＴ薄膜
の誘電率およびＸ線回折により測定したＢＳＴの［１１
０］ピークの半値幅（ＦＷＨＭ）の降温時の温度に対す
る依存性を示している。
【００２５】実験には、後述する実施の形態で示すの同
一チャンバー内で成膜およびアニールを行える装置を用
いた。このときのＢＳＴ薄膜の熱履歴を図９に示す。Ｂ
ＳＴ薄膜の膜厚は３０ｎｍ、誘電率測定試料（キャパシ
タ）は上下電極ともに５０ｎｍのルテニウム膜を用い、
ＨＰ４１９２Ａ測定器を用いて測定周波数１００ｋＨｚ
で測定した。いずれの試料でも誘電損失は０．１％以下
であった。
【００２６】図８から、一旦基板温度を成膜温度よりも
下げて２５０℃まで降温してしまうと、アニール後でも
低い誘電率しか得られないことが分かる。また、ＣＶＤ
成膜後、降温しないでそのまま高温アニールを行った試
料で最も高い誘電率と狭い半値幅（これは優れた結晶性
を表す）が得られており、ＣＶＤ成膜後、基板温度を成
膜温度以下に下げることなく、高温アニール処理に移行
することが好ましいことが分かる。
【００２７】本発明は、以上の実験結果を基づき、ＢＳ
Ｔ薄膜をＣＶＤ法により成膜し、続いてその成膜温度よ
りも高い温度で熱処理を行うときに、ＢＳＴ薄膜の膜質
劣化の起こらないように、ＢＳＴ薄膜と熱処理との間の
期間におけるＢＳＴ薄膜の温度が所定の温度以下になら
ないようにすることにより、良質なＢＳＴ薄膜を得ると
いうものである。
【００２８】そして、このようにして得られたＢＳＴ薄
膜を例えば半導体集積回路のキャパシタ素子として用い
れば、極めて蓄積電荷能力の高いキャパシタを安定して
製造することができ、集積度の高い記憶素子を再現性よ
く製造することができるようになる。
【００２９】以下、本発明の作用効果を具体的に説明す
る。非晶質のＢＳＴ薄膜を熱処理によって結晶化させる
プロセスでは、ＢＳＴ薄膜中に取り込まれていた炭素の
放出、水素の放出、ＢＳＴ薄膜中に混入していた低温で
の異相（Ｂａx Ｓｒ4-x Ｔｉ3 Ｏ10-y等）の分解等が起
こるので、ＢＳＴ薄膜の体積は収縮する。このとき、Ｂ
ＳＴ薄膜の膜厚が数十ｎｍ以上の場合、リーク電流の原
因となるマイクロクラックがＢＳＴ薄膜中に生じる可能
性があるしかし、本発明（請求項２）に従って、ＢＳＴ
薄膜のＣＶＤ法による成膜とＢＳＴ薄膜の熱処理による
結晶化との繰り返しによって、所望膜厚のＢＳＴ薄膜を
形成する際に、例えば体積変化が問題にならない膜厚５
ｎｍ以下のＢＳＴ薄膜を形成する毎に熱処理を行えば、
マイクロクラックの発生を十分に防止できるので、リー
ク電流の少ない所望膜厚のＢＳＴ薄膜を容易に実現でき
るようになる。
【００３０】さらに、不純物の外方拡散が容易な膜厚が
１０ｎｍ以下のＢＳＴ薄膜毎に熱処理を行うことで、マ
イクロクラックの発生を防止できるとともに、前述した
ような熱処理による結晶化プロセスで起こるＢＳＴ薄膜
中の炭素等の不純物の放出を促進できるので、リーク電
流の増加を招くことなく、高い誘電率を発現するＢＳＴ
薄膜を容易に実現できるようになる。
【００３１】また、ＢＳＴ薄膜のＣＶＤ成膜後、非晶質
のＢＳＴ薄膜の表面を二酸化炭素に曝露すると、二酸化
炭素とＢＳＴとが反応して、誘電率の低下やリーク電流
の増大の原因となるＢａＣＯ3 やＳｒＣＯ3 が形成され
てしまう。
【００３２】このような二酸化炭素に対する曝露の可能
性としては、大気にＢＳＴ薄膜の表面を曝す以外にも、
ＣＶＤ成膜チャンバー内で基板温度を成膜温度よりも低
くすることがあげられる。
【００３３】その理由は、ＣＶＤ成膜反応においては、
有機金属の配位子であるＤＰＭ（＝Ｃ1 11Ｈ19Ｏ2 ）や
原料溶媒のＴＨＦ（＝Ｃ4 Ｈ8 Ｏ）等の燃焼によって生
成されたＣＯ2 が残留しており、このＣＯ2 は成膜温度
以上の温度ではＢＳＴ薄膜中のＣＯ3 濃度との間で平行
状態にあるため、それ以上ＢＳＴ薄膜中に取り込まれる
ことはないが、ＢＳＴ薄膜を成膜した半導体基板の温度
が成膜温度より低くなった場合には、ＢＳＴ薄膜中に取
り込まれてしまうからである。
【００３４】しかし、本発明の好ましい形態（３）によ
れば、ＢＳＴの結晶化までは基板温度を成膜温度よりも
低くならないようにするので、炭酸の含有量の少ない良
質なＢＳＴ薄膜を実現できるようになる。
【００３５】ここで、本発明の好ましい形態の組合わ
（（３）＋（４））により、ＣＶＤチャンバー（装置）
でＢＳＴ成膜を行った半導体基板をアニールチャンバー
（装置）まで輸送する過程において、基板温度が成膜温
度以下に低下することに伴うＢＳＴ薄膜の劣化を効果的
に抑制できる。
【００３６】すなわち、反応律速条件の５００℃以下の
温度で成膜されたＢＳＴ薄膜の結晶構造は準安定構造に
あり、ＣＶＤ成膜後、基板温度を成膜温度より低く２５
０℃まで温度を下げると、ＢＳＴ薄膜が低温での安定相
（Ｂａx Ｓｒ4-x Ｔｉ3 Ｏ10-y：０＜ｘ＜４：０＜ｙ＜
１０） を形成してしまい、この安定相の構造が完全な
結晶化を阻害するために、その後にいくら高温の熱処理
を行っても十分な結晶性が得られないという問題があっ
たが、本方法（好ましい形態（３）＋（好ましい形態
４））で基板温度をＢＳＴ薄膜のＣＶＤ成膜温度以下に
することなく連続的にＢＳＴの結晶化温度以上で熱処理
（アニール）を行うことによって優れた結晶性が得ら
れ、これにより高い誘電率を発現するＢＳＴ薄膜を容易
に実現できるようになる。
【００３７】一方、ＢＳＴ薄膜のＣＶＤ成膜後にＢＳＴ
薄膜の結晶化を行わないで基板温度を成膜温度よりも下
げると、ＢＳＴ薄膜中に安定に存在できる酸素の濃度が
ＢＳＴ薄膜の温度の上昇とともに高くなることから、特
に温度が高くなりやすいＢＳＴ薄膜の表面近傍の酸素が
外方拡散し、これによりＢＳＴ薄膜の表面近傍の酸素濃
度が大きく低下する。すなわち、ＢＳＴ薄膜の表面近傍
には酸素欠損が生じる。
【００３８】このような酸素欠損はドナーとして作用す
る。したがって、このような酸素欠損を有するＢＳＴ薄
膜をキャパシタ絶縁膜に用いると、キャパシタのリーク
電流が増大するという問題が生じる。
【００３９】しかし、本方法（好ましい形態（３）＋
（好ましい形態４））のように成膜温度より下げること
なく連続的にＢＳＴの結晶化温度以上で熱処理（アニー
ル）を行えば、酸素欠損が十分に少ないＢＳＴ薄膜を形
成でき、このＢＳＴ薄膜をキャパシタ絶縁膜として用い
れば、リーク電流の少ないキャパシタを容易に実現でき
るようになる。
【００４０】また、本発明の好ましい形態（５）によれ
ば、同一容器内で第１の工程（ＣＶＤ成膜工程）と第２
の工程（結晶化のための熱処理工程）を連続して行うこ
とにより、工程数の削減化を図ることができる。また、
基板温度をＣＶＤ成膜温度よりも下げることなく、容易
に熱処理工程に移行することが可能となる。さらにま
た、搬送や熱ストレスによる発塵の発生を抑制できる。
【００４１】また、本発明の好ましい形態（６）によれ
ば、基板温度がＢＳＴ薄膜の成膜温度よりも高い温度に
達してから、熱処理を終えて基板度が前記成膜温度まで
降温するまでの時間（ＢＳＴ薄膜の正味の熱処理時間）
を３０分以上に設定することにより、ＢＳＴ薄膜をほぼ
完全に結晶化でき、これにより優れた電気特性を有する
ＢＳＴ薄膜を容易に実現できるようになる。
【００４２】本発明（請求項３）において、第１の工程
（ＣＶＤ成膜工程）と第２の工程（結晶化工程）との間
の工程中における半導体基板が存在する雰囲気の酸素分
圧を所定の分圧以上、例えばＣＶＤ成膜時の雰囲気の酸
素分圧以上にすることにより、ＢＳＴ薄膜中から酸素が
脱離して、結晶性の低下に伴う誘電率の減少、あるいは
酸素欠損に起因したリーク電流の増大を引き起こされる
ことを抑止することができる。
【００４３】本発明の好ましい形態（７）〜（９）のよ
うに成膜条件を変えることにより、以下のような効果が
得られる。例えば、ＢＳＴ薄膜をキャパシタ絶縁膜とし
て用いた場合には、ＢＳＴ薄膜のリーク電流は主に界面
のショットキーバリヤと、界面のＢＳＴ薄膜中の主に酸
素欠損に起因する欠陥準位の密度に依存するが、界面層
のみ、誘電率は若干小さ目だが酸素欠損の少ない膜にす
る、あるいは誘電率は若干小さ目だが高いショットキー
バリヤを電極との間に形成できるＢＳＴ薄膜とすること
で、ＢＳＴ薄膜キャパシタのリーク電流を抑制すること
ができる。
【００４４】また、ＢＳＴ薄膜のリーク電流はＢＳＴ薄
膜の表面凹凸にも強く依存する。そこで、電極表面に接
する界面部分のＢＳＴ薄膜を成膜速度は遅いが一様に初
期核が形成される条件で成膜することで、表面が平滑な
ＢＳＴ薄膜を得ることができ、これによりリーク電流の
増加を抑制できるようになる。
【００４５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係るＣＶＤ成膜工程と熱処理工程を連続的に行うことの
できる半導体製造装置を示す模式図である。
【００４６】この半導体製造装置は、大きく分けて、反
応容器１（ホットウォール型のバッチ式処理炉）と、Ｂ
ＳＴの液体原料を気化して反応ガスを生成する原料ガス
供給系２と、反応ガスを反応容器１の炉体内に導入する
多孔インジェクター３およびガスインジェクター４と、
炉体内のガスを排気するガス排気系５と、炉体の１００
℃／分以上での高速昇降温を可能にする炉体急冷機構
（Ｂｌｏｗｅｒ）６で構成されている。
【００４７】次にこのように構成された半導体製造装置
を用いたＢＳＴ薄膜の形成方法について説明する。ま
ず、ＢＳＴ薄膜が形成される、表面に厚さ５０ｎｍのル
テニウム膜（下部キャパシタ電極）がスパッタ法により
形成された半導体基板を石英ボート（基板保持台）に積
載し、この石英ボートを図示しない機構によりＮ2 パー
ジされた３８０℃の炉体内に挿入する。
【００４８】石英ボート挿入後、ガス排気系５により炉
体内を排気し、真空リークチェック終了後、多孔インジ
ェクター３を通して酸素３ｓｌｍ、アルゴン１．５ｓｌ
ｍ、ガスインジェクター４を通してアルゴン５００ｓｃ
ｃｍを導入し、反応容器１の反応管圧力を２００Ｐａに
保持して、約３０分間のヒートリカバリー時間をおくこ
とで、反応管内を均一に４００℃にする。
【００４９】次にガス供給系２からＢＳＴの原料ガスを
反応容器１内に導入する。ここで、ガス供給系２内のＢ
ＳＴ液体原料はＢａ、Ｓｒ、Ｔｉ毎に独立に制御供給さ
れるＢａ（ｄｐｍ）2 、Ｓｒ（ｄｐｍ）2 、Ｔｉ（ｄｐ
ｍ）2 （ｔ−ＯＣ4 Ｈ9 ）2の原料濃度０．５ｍｏｌ／
ｌのテトラヒドロフラン（ＴＨＦ：Ｃ4 Ｈ8 Ｏ）溶液で
あり、各原料の供給速度はそれぞれ０．３ｓｃｃｍ、
０．２ｓｃｃｍ、０．６ｓｃｃｍである。
【００５０】各液体原料は気化された後、混合されて各
半導体基板（ウェハ）毎に一つの吹き出し孔を設けた多
孔インジェクター３を通して半導体基板間に供給され
る。各原料の供給速度はガス供給系２の液体フローメー
タ（ｌｉｑＦＭ）により制御され、各液体原料はガス供
給系２の気化器により気化される。
【００５１】以上の成膜条件でＢＳＴ薄膜の成膜速度と
して０．８ｎｍ／分が得られた。次に炉体温度を４００
℃に保持した状態で炉体内に多孔インジェクター３から
アルゴン３ｓｌｍ、ガスインジェクター４からアルゴン
５００ｓｃｃｍを導入し、反応管内の雰囲気を置換す
る。これは酸素含有雰囲気中でＢＳＴの結晶化温度まで
昇温を行うと、ルテニウム下部電極が酸化されてしまう
ためである。
【００５２】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し、３０分間保持するという熱処理により
ＢＳＴ薄膜の結晶化を行った。次に同一雰囲気中で５０
℃／分の速度で基板温度を３８０℃まで降温し、反応管
を常圧復帰させて、ＢＳＴ薄膜が形成された半導体基板
を反応容器１から取り出した。
【００５３】以上の一連のプロセスにおける、プロセス
経過時間と基板温度との関係を図２に示す。また、この
ようにして本実施形態で得られたＢＳＴ薄膜をキャパシ
タ絶縁膜に用いた試料（キャパシタ）と、本装置でＣＶ
Ｄ成膜したＢＳＴ薄膜を後一旦大気中に出して冷却して
から上記熱処理プロセスに従って結晶化アニールを施し
たＢＳＴ薄膜を用いた試料（キャパシタ）の誘電率とＸ
線回折で測定したＢＳＴ［１１０］ピークの半値幅を表
１にまとめた。
【００５４】
【表１】
【００５５】ここで、試料のＢＳＴ薄膜の膜厚は３０ｎ
ｍ、試料の上部キャパシタ電極および下キャパシタ電極
としてはともに厚さ５０ｎｍのルテニウム膜を用い、Ｈ
Ｐ４１９２Ａ測定器を用いて測定周波数１００ｋＨｚで
測定した。いずれの試料でも誘電損失は０．１％以下で
あり、リーク電流も±２Ｖ印加時で１０-8Ａ／ｃｍ以下
と十分小さかった。
【００５６】表１より、一旦室温に戻した試料では、Ｃ
ＶＤ工程や結晶化熱処理工程単独でも低い誘電率しか得
られないことが分かる。また、ＣＶＤ成膜後、降温しな
いでそのまま高温アニールを行った試料で最も高い誘電
率と狭い半値幅（これは優れた結晶性を表す）が得られ
ていることが分かる。
【００５７】すなわち、良質なＢＳＴ薄膜を得るために
は、本実施形態のように、ＣＶＤ成膜後、試料温度を常
温まで下げることなく、高温アニール処理に移行するこ
とが好ましいことが分かる。
【００５８】また、本発明者らの研究によれば、ＢＳＴ
薄膜中に安定相が形成されるのを防止するためには、Ｃ
ＶＤ成膜後から高温アニールまでの間の基板温度が２５
０℃以下にならないようにすることが必要であることが
分かった。
【００５９】また、ＢＳＴ薄膜の膜派がれを防止するた
めには、ＣＶＤ成膜後から高温アニールまでの間の基板
温度が２００℃以下にならないようにすることが必要で
あることが分かった。
【００６０】また、本実施形態のように、ＣＶＤ成膜工
程と熱処理工程を同一炉内で連続的に行うことにより工
程数の削減下を図ることができる。また、ＢＳＴ薄膜を
成膜後、連続して結晶化アニールを行うため、ＢＳＴ薄
膜の持つ膜ストレスを減少できる。その結果、搬送時、
熱ストレスによる膜剥がれや膜剥がれによる発塵を抑制
することもできる。 （第２の実施形態）本実施形態では、第１の実施形態と
同様の半導体製造装置を用いてＢＳＴ薄膜のＣＶＤ成膜
を行った。
【００６１】すなわち、まず、ＢＳＴ薄膜が形成され
る、表面に白金下部電極（膜厚５０ｎｍ）、密着層とし
てのチタン膜（厚さ２ｎｍ）がスパッタ法により形成さ
れた半導体基板を石英ボートに積載し、この石英ボート
をＮ2 パージされた３８０℃の炉体内に挿入する。
【００６２】石英ボート挿入後、反応容器１内を排気
し、続いて真空リークチェックの終了後、多孔インジェ
クター３を通して酸素３ｓｌｍ、アルゴン１．５ｓｌ
ｍ、ガスインジェンクター４を通してアルゴン５００ｓ
ｃｃｍを導入し、反応管圧力を２００Ｐａに保持して、
約３０分間のヒートリカバリー時間をおくことで、反応
管内を均一に４００℃にし、第１の実施形態と同様にし
てＢＳＴ薄膜のＣＶＤ成膜を行った。
【００６３】次に反応管内の雰囲気を一定の酸素分圧に
保持した状態で１００℃／分の速度で基板温度を６５０
℃まで昇温し、３０分間保持して基板温度を安定させた
後、反応管内の雰囲気を酸素１００％に置換してＢＳＴ
薄膜の結晶化アニールを行った。
【００６４】ここで、昇温時の酸素分圧として０Ｐａ
（酸素なし）、６０Ｐａ、１２０Ｐａ（ＣＶＤ成膜時の
酸素分圧と同じ）、２００Ｐａ（１００％酸素雰囲気）
を選んで４つのＢＳＴ薄膜を形成した。
【００６５】次に同一雰囲気中で５０℃／分の速度で基
板温度を３８０℃まで降温し、反応管を常圧復帰させ
て、ＢＳＴ薄膜を形成した半導体基板を反応容器１から
取り出した。
【００６６】以上の一連のプロセスで得られたＢＳＴ薄
膜をキャパシタ絶縁膜に用いた試料（キャパシタ）の電
気特性を評価した。ここで、ＢＳＴ薄膜の膜厚は３０ｎ
ｍ、上部キャパシタ電極および下部キャパシタ電極とし
てはともに厚さ５０ｎｍの白金膜を用い、この試料をＨ
Ｐ４１９２Ａ測定器を用いて測定周波数１００ｋＨｚで
測定した。いずれの試料でも誘電損失は０．１％以下で
あった。
【００６７】図３に、試料の比誘電率の酸素分圧依存
性、リーク電流の酸素分圧依存性を示す。図３から、成
膜時の酸素分圧よりも高い酸素分圧の雰囲気中で昇温を
行うことにより、低いリーク電流密度と高い誘電率が得
られることが分かる。
【００６８】また、上記各試料についてオージェ電子分
光により膜厚方向の酸素のプロファイルを調べた結果、
ＢＳＴ薄膜と下部キャパシタ電極（白金膜）との界面
（ＢＳＴ／下部白金電極界面）の酸素濃度は、昇温時の
酸素分圧が成膜時の酸素分圧に比べて低い試料では低下
していることが判明した。
【００６９】すなわち、本発明の手法により、反応管内
の酸素分圧を昇温時にも成膜時の酸素分圧以上とするこ
とで、良質なＢＳＴ／下部白金電極界面を形成すること
ができることが分かった。 （第３の実施形態）本実施形態では、第１の実施形態と
同様の半導体製造装置を用い、ＣＶＤ法でＢＳＴ薄膜を
成膜し、連続してＢＳＴ薄膜のアニールを行う。
【００７０】すなわち、まず、ＢＳＴ薄膜が形成され
る、表面に厚さ５０ｎｍのルテニウム膜（下部キャパシ
タ電極）がスパッタ法により形成された半導体基板を石
英ボートに積載し、この石英ボートをＮ2 パージされた
３８０℃の炉体内に挿入する。
【００７１】石英ボート挿入後、反応容器１内を排気
し、続いて真空リークチェックの終了後、多孔インジェ
クター３を通して酸素３ｓｌｍ、アルゴン１．５ｓｌ
ｍ、ガスインジェクター４を通してアルゴン５００ｓｃ
ｃｍを導入し、反応管圧力を２００Ｐａに保持して、約
３０分間のヒートリカバリー時間をおくことで、反応管
内を均一に４００℃にする。
【００７２】次にガス供給系２からＢＳＴの原料ガスを
反応容器１内に導入する。ここで、ＢＳＴ液体原料はＢ
ａ、Ｓｒ、Ｔｉ毎に独立に制御供給されるＢａ（ｄｐ
ｍ）2、Ｓｒ（ｄｐｍ）2 、Ｔｉ（ｄｐｍ）2 （ｉ−Ｏ
Ｃ3 Ｈ7 ）2 の原料濃度０．５ｍｏｌ／ｌのテトラヒド
ロフラン（ＴＨＦ）溶液であり、各原料の供給速度はそ
れぞれ０．３ｓｃｃｍ、０．２ｓｃｃｍ、１ｓｃｃｍで
ある。各液体原料は気化された後、混合されて各半導体
基板毎に一つの吹き出し孔を設けた多孔インジェクター
３を通して半導体基板間に供給される。
【００７３】以上の成膜条件でＢＳＴ薄膜の成膜速度と
して１ｎｍ／分が得られた。次に炉体温度を４００℃に
保持した状態で炉体内に多孔インジェクター３からアル
ゴン４．５ｓｌｍ、ガスインジェクター４からアルゴン
５００ｓｃｃｍを導入し、反応管内の雰囲気を置換す
る。
【００７４】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し熱処理後に同一雰囲気中で５０℃／分の
速度で基板温度を３８０℃まで降温し、反応管を常圧復
帰させて、ＢＳＴ薄膜を形成した半導体基板を取り出し
た。このとき、昇温から降温までの正味の熱処理時間を
変えてＢＳＴ薄膜の結晶化を行った。その後、上部キャ
パシタ電極を形成する。
【００７５】以上の一連のプロセスにおける、正味の熱
処理時間（Net Anneal Process Time)と誘電率との関係
を図４に示す。図中、点線で表したデータは一旦半導体
基板を反応容器１から大気中に取り出したときの値であ
る。
【００７６】図４から、比誘電率の低下を効果的に防止
するためには、本発明のようにＢＳＴ薄膜のＣＶＤ成膜
後、基板温度を常温まで下げることなく、高温アニール
処理に移行し、かつ３０分以上の熱処理を行うことが好
ましいことが分かる。 （第４の実施形態）本実施形態では、第１の実施形態と
同様の半導体製造装置を用い、ＣＶＤ法でＢＳＴ薄膜を
成膜し、連続してＢＳＴ薄膜のアニールを行う。
【００７７】すなわち、ＢＳＴ薄膜が形成される、表面
に厚さ５０ｎｍのルテニウム膜（下部キャパシタ電極）
がスパッタ法により形された半導体基板を石英ボートに
積載し、この石英ボートをＮ2 パージされた３８０℃の
炉体内に挿入する。
【００７８】石英ボート挿入後、反応容器１内を排気
し、続いて真空リークチェックの終了後、多孔インジェ
クター３を通して酸素３ｓｌｍ、アルゴン１．５ｓｌ
ｍ、ガスインジェクター４を通してアルゴン５００ｓｃ
ｃｍを導入し、反応管圧力を２００Ｐａに保持して、約
３０分間のヒートリカバリー時間をおくことで、反応管
内を均一に４００℃にする。
【００７９】次に第３の実施形態と同様の条件で厚さ５
ｎｍの第１のＢＳＴ薄膜をＣＶＤ法により形成した。次
に炉体温度を４００℃に保持した状態で炉体内に多孔イ
ンジェクター３からアルゴン４．５ｓｌｍ、ガスインジ
ェクター４からアルゴン５００ｓｃｃｍを導入し、反応
管内の雰囲気を置換する。
【００８０】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し、昇温から降温までの保持時間を３０分
間とする熱処理によりＢＳＴ薄膜の結晶化を行う。次に
同一雰囲気中で５０℃／分の速度で基板温度を４００℃
まで降温し、多孔インジェクター３を通して酸素３ｓｌ
ｍ、アルゴン１．５ｓｌｍ、ガスインジェンクター４を
通してアルゴン５００ｓｃｃｍを導入し、反応管圧力を
２００Ｐａに保持して、第３の実施形態と同様の条件で
厚さ５ｎｍの第２のＢＳＴ薄膜を形成する。
【００８１】次に炉体温度を４００℃に保持した状態で
炉体内に多孔インジェクター３からアルゴン４．５ｓｌ
ｍ、ガスインジェクター４からアルゴン５００ｓｃｃｍ
を導入し、反応管内の雰囲気を置換する。
【００８２】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し、昇温から降温までの保持時間を３０分
間として第２のＢＳＴ薄膜の結晶化を行った。以下同様
の手順でＢＳＴ薄膜のＣＶＤ成膜およびＢＳＴ薄膜の結
晶化を更に４回繰り返してトータルで３０ｎｍのＢＳＴ
薄膜を形成した。
【００８３】次に５０℃／分の速度で基板温度を３８０
℃まで降温した後に、反応管を常圧復帰させて、ＢＳＴ
薄膜を形成した半導体基板を取り出した。その後、上部
キャパシタ電極を形成する。
【００８４】以上の一連のプロセスにおける、プロセス
経過時間と基板温度との関係を図５に示す。以上に記載
した方法と同様に厚さ３ｎｍのＢＳＴ薄膜をＣＶＤ成膜
後結晶化する連続工程を１０回繰り返した試料、厚さ１
０ｎｍのＢＳＴ薄膜をＣＶＤ成膜後結晶化する連続工程
を３回繰り返した試料、厚さ１５ｎｍのＢＳＴ薄膜をＣ
ＶＤ成膜後結晶化する連続工程を２回繰り返した試料も
作成した。このようにして得られたＢＳＴ薄膜の特性と
厚さ３０ｎｍのＢＳＴ薄膜を一度に成膜した試料の誘電
率と１Ｖ印加時のリーク電流密度を表２にまとめた。
【００８５】
【表２】
【００８６】試料作成評価条件等は第１の実施形態と同
じである。ただし、リーク電流密度については正確を期
するため、緩和電流の影響を完全に除去できるように負
荷電圧印加後１０００秒の保持時間をおいて測定した。
【００８７】表２から、各試料で誘電率に大きな差異は
認められないもののリーク電流は繰り返しの単位膜厚を
薄くするほど小さくなっていることが分かる。これは、
ＣＶＤ−ＢＳＴ薄膜は結晶化の過程で膜の収縮をともな
うために、作用の項で詳説したように、膜厚が厚い場
合、膜中にマイクロクラックが生じることがあるためで
ある。また、同時に膜中の残留カーボンの量も減らすこ
とができるためである。 （第５の実施形態）本実施形態では、第１の実施形態と
同様の半導体製造処理装置を用い、ＣＶＤ法でＢＳＴ薄
膜を成膜し、連続してＢＳＴ薄膜のアニールを行う。
【００８８】すなわち、まず、ＢＳＴ薄膜が形成され
る、表面に厚さ５０ｎｍのルテニウム膜（下部キャパシ
タ電極）がスパッタ法により形成された半導体基板を石
英ボートに積載し、この石英ボートをＮ2 パージされた
３６０℃の炉体内に挿入する。
【００８９】石英ボート挿入後、反応容器１内を排気
し、続いて真空リークチェックの終了後、多孔インジェ
クター３を通して酸素３ｓｌｍ、アルゴン１．５ｓｌ
ｍ、ガスインジェクター４を通してアルゴン５００ｓｃ
ｃｍを導入し、反応管圧力を２００Ｐａに保持して、約
３０分間のヒートリカバリー時間をおくことで、反応管
内を均一に３６０℃にする。
【００９０】次に以下に記載する条件で厚さ２．５ｎｍ
のＢＳＴ薄膜を形成する。すなわち、ＢＳＴ液体原料と
してＢａ、Ｓｒ、Ｔｉ毎に独立に制御供給されるＢａ
（ｄｐｍ）2 、Ｓｒ（ｄｐｍ）2 、Ｔｉ（ｄｐｍ）2
（ｉ−ＯＣ3 Ｈ7 ）2 の原料濃度０．５ｍｏｌ／ｌの
テトラヒドロフラン（ＴＨＦ）溶液を、各原料の供給速
度がそれぞれ０．３ｓｃｃｍ、０．２ｓｃｃｍ、１．５
ｓｃｃｍとなるように供給した。各液体原料は気化され
た後、混合されて各半導体基板毎に一つの吹き出し孔を
設けた多孔インジェクター３を通して半導体基板間に供
給される。このときのＢＳＴ薄膜の成膜速度は０．２ｎ
ｍ／分であった。
【００９１】次に炉体温度を３６０℃に保持した状態で
炉体内に多孔インジェクター３からアルゴン４．５ｓｌ
ｍ、ガスインジェクター４からアルゴン５００ｓｃｃｍ
を導入し、反応管内の雰囲気を置換する。
【００９２】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し、昇温から降温までの保持時間を３０分
間とする熱処理により厚さ５ｎｍのＢＳＴ薄膜の結晶化
を行う。
【００９３】次に同一雰囲気中で５０℃／分の速度で基
板温度を４００℃まで降温し、多孔インジェクター３を
通して酸素３ｓｌｍ、アルゴン１．５ｓｌｍ、ガスイン
ジェンクター４を通してアルゴン５００ｓｃｃｍを導入
し、反応管圧力を２００Ｐａに保持し、ＢＳＴ原料供給
条件としてＢａ（ｄｐｍ）2 、Ｓｒ（ｄｐｍ）2 、Ｔｉ
（ｄｐｍ）2 （ｉ−ＯＣ3 Ｈ7 ）2 の原料濃度０．５
ｍｏｌ／ｌのテトラヒドロフラン（ＴＨＦ）溶液を、各
原料の供給速度がそれぞれ０．３ｓｃｃｍ、０．２ｓｃ
ｃｍ、０．９ｓｃｃｍとなるように供給し、厚さ２５ｎ
ｍの第２のＢＳＴ薄膜を形成した。このときの第２のＢ
ＳＴ薄膜の成膜速度は５ｎｍ／分であった。
【００９４】次に炉体温度を４００℃に保持した状態で
炉体内に多孔インジェクター３からアルゴン４．５ｓｌ
ｍ、ガスインジェクター３からアルゴン５００ｓｃｃｍ
を導入し、反応管内の雰囲気を置換する。次に１００℃
／分の速度で基板温度を６５０℃まで昇温し、昇温から
降温までの保持時間を３０分間とする熱処理により第２
のＢＳＴ薄膜の結晶化を行う。
【００９５】次に５０℃／分の速度で基板温度を３６０
℃まで降温した後に、反応管を常圧復帰させて、ＢＳＴ
薄膜を成膜した基板を取り出した。その後、上部キャパ
シタ電極を形成する。
【００９６】上記の手順で得られたＢＳＴ薄膜（以下３
６０℃＋４００℃成膜と略記）の平均の表面凹凸と第４
の実施形態に示した方法で成膜した試料（以下４００℃
と略記）の平均の表面凹凸、および３６０℃で一回の成
膜で３０ｎｍのＢＳＴ薄膜を成膜した試料（以下３６０
℃と略記）の平均の表面凹凸、および各試料に２Ｖ印加
した時のリーク電流密度を表３にまとめた。
【００９７】
【表３】
【００９８】電気特性評価試料の作成手順は第１の実施
形態と同じである。これらの試料の比誘電率には大きな
差異は認められなかった。表面凹凸の評価は原子間力顕
微鏡で行った。
【００９９】表３から、３６０℃＋４００℃と４００℃
とでは、表面凹凸が約一桁異なりその結果としてリーク
電流が約一桁３６０＋４００℃の方が小さくなっている
ことが分かる。これは低温の３６０℃でルテニウム膜
（下部キャパシタ電極）上にＢＳＴ薄膜成長の核生成を
十分に行えたからである。
【０１００】一方、３６０℃の試料の表面凹凸は、３６
０℃＋４００℃の試料よりも大きいが、３６０℃の試料
についてＢＳＴ薄膜を弗化アンモニウム溶液で剥離し
て、ルテニウム膜の表面状態を調べた結果、ルテニウム
膜の表面凹凸が増大していることが判明した。
【０１０１】すなわち、低温での成膜はＢＳＴ自体の凹
凸を低減するためには有効であるが、Ｒｕは低温で長時
間の熱処理を施すと凹凸が増大する性質があるためであ
り、本実施形態に記載したような、ＢＳＴ薄膜とルテニ
ウム膜との界面のＢＳＴ成長核生成のみ低温で行う手法
が、ＢＳＴの凹凸制御には優れていることが分かる。 （第６の実施形態）本実施形態では、第１の実施形態と
同様の半導体製造装置を用い、ＣＶＤ法でＢＳＴ薄膜を
成膜し、連続してＢＳＴ薄膜のアニールを行う。
【０１０２】すなわち、まず、ＢＳＴ薄膜が形成され
る、表面に厚さ５０ｎｍのルテニウム膜（下部キャパシ
タ電極）がスパッタ法により形成された半導体基板を石
英ボートに積載し、この石英ボートをＮ2 パージされた
３６０℃の炉体内に挿入する。
【０１０３】石英ボート挿入後、反応容器１内を排気
し、続いて真空リークチェック終了後、多孔インジェク
ター３を通して酸素３ｓｌｍ、アルゴン１．５ｓｌｍ、
ガスインジェクター４を通してアルゴン５００ｓｃｃｍ
を導入し、反応管圧力を２００Ｐａに保持して、約３０
分間のヒートリカバリー時間をおくことで、反応管内を
均一に４００℃にする。
【０１０４】次に以下に記載する条件で厚さ２．５ｎｍ
の第１のＢＳＴ薄膜を形成する。すなわち、まず、ＢＳ
Ｔ液体原料としてＢａ、Ｓｒ、Ｔｉ毎に独立に制御供給
されるＢａ（ｄｐｍ）2 、Ｓｒ（ｄｐｍ）2 、Ｔｉ（ｄ
ｐｍ）2 （ｉ−ＯＣ3 Ｈ7 ）2 の原料濃度０．５ｍｏｌ
／ｌのテトラヒドロフラン（ＴＨＦ）溶液を、各原料の
供給速度がそれぞれ０．３ｓｃｃｍ、０．２ｓｃｃｍ、
１ｓｃｃｍとなるように供給する（手順１）。
【０１０５】各液体原料は気化された後、混合されて各
半導体基板毎に一つの吹き出し孔を設けた多孔インジェ
クター３を通して半導体基板間に供給される。このとき
のＢＳＴ薄膜の成膜速度は２ｎｍ／分であった。
【０１０６】次に炉体温度を３６０℃に保持した状態で
炉体内に多孔インジェクター３からアルゴン４．５ｓｌ
ｍ、ガスインジェクター４からアルゴン５００ｓｃｃｍ
を導入し、反応管内の雰囲気を置換する。
【０１０７】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し、昇温から降温までの保持時間を３０分
間として、厚さ２．５ｎｍの第１のＢＳＴ薄膜の結晶化
を行う。
【０１０８】次に同一雰囲気中で５０℃／分の速度で基
板を４００℃まで降温し、多孔インジェクター３を通し
て酸素３ｓｌｍ、アルゴン１．５ｓｌｍ、ガスインジェ
ンクター４を通してアルゴン５００ｓｃｃｍを導入し、
反応管圧力を２００Ｐａに保持し、ＢＳＴ液体原料とし
てＢａ、Ｓｒ、Ｔｉ毎に独立に制御供給されるＢａ（ｄ
ｐｍ）2 、Ｓｒ（ｄｐｍ）2 、Ｔｉ（ｄｐｍ）2 （ｉ−
ＯＣ3 Ｈ7 ）2 の原料濃度０．５ｍｏｌ／ｌのテトラヒ
ドロフラン（ＴＨＦ）溶液を、各原料の供給速度がそれ
ぞれ０．３ｓｃｃｍ、０．２ｓｃｃｍ、０．６７ｓｃｃ
ｍとなるように供給して、第２のＢＳＴ薄膜を形成する
（手順２）。
【０１０９】ここでは、膜厚が異なる２種類の第２のＢ
ＳＴ薄膜を形成した。１つは厚さ２５ｎｍのＢＳＴ薄膜
であり、他は厚さ２７．５ｎｍのＢＳＴ薄膜である。次
に、炉体温度を４００℃に保持した状態で炉体内に多孔
インジェクター３からアルゴン４．５ｓｌｍ、ガスイン
ジェクター４からアルゴン５００ｓｃｃｍを導入し、反
応管内の雰囲気を置換する。
【０１１０】次に１００℃／分の速度で基板温度を６５
０℃まで昇温し、昇温から降温までの保持時間を３０分
間として第２のＢＳＴ薄膜の結晶化を行った後、同一雰
囲気中で５０℃／分の速度で基板温度を４００℃まで降
温した。
【０１１１】次に厚さ２５ｎｍの第２のＢＳＴ薄膜を形
成した試料については厚さ２．５ｎｍの第１のＢＳＴ薄
膜を形成した時と同じ手順で厚さ２．５ｎｍの第３のＢ
ＳＴ薄膜のＣＶＤ成膜と結晶化熱処理を行い、合計膜厚
３０ｎｍのＢＳＴ薄膜を形成した。
【０１１２】次に５０℃／分の速度で基板温度を３６０
℃まで降温した後に、反応管を常圧復帰させて、ＢＳＴ
薄膜を形成した半導体基板を取り出した。その後、上部
キャパシタ電極を形成する。
【０１１３】以上の二通りのプロセス、つまり第１のＢ
ＳＴ薄膜と第２のＢＳＴ薄膜（厚さ２７．５ｎｍ）を形
成するプロセス（以下、二段階成膜という）、第１のＢ
ＳＴ薄膜と第２のＢＳＴ薄膜（厚さ２５ｎｍ）と第３の
ＢＳＴ薄膜（厚さ２．５ｎｍ）を形成するプロセス（以
下、三段階成膜という）によって得られたＢＳＴ薄膜の
誘電率と試料に２Ｖおよび−２Ｖを印加したときのリー
ク電流密度を表４にまとめた。
【０１１４】
【表４】
【０１１５】電気特性評価試料の作成手順は第１の実施
形態と同じである。参考のために表４には、３０ｎｍの
ＢＳＴ薄膜を単層で手順１または手順２の成膜条件で成
膜して連続結晶化熱処理を行った試料のデータ、および
各条件で本発明の基板温度の降温を伴わない連続熱処理
を行うことなく、ＣＶＤ成膜後一旦基板を冷却した場合
の結果（不連続と記述）も示した。
【０１１６】表４から、誘電率に関しては手順２、二段
階成膜、三段階成膜、手順１の順に誘電率が小さくなっ
ていることが分かる。また、リーク電流は三段階成膜が
＋２Ｖ印加時、−２Ｖ印加時ともに最も低くなっている
ことが分かる。これは熱処理後に界面のＴｉ濃度が所望
の値となるように、界面のみ若干Ｔｉ過剰とすることで
酸素欠損の少ないＢＳＴ薄膜が形成されたからである
る。
【０１１７】しかし、いずれの場合でも、不連続の試料
は連続の試料に比べて誘電率が小さくなっており、本発
明の手法が高誘電率を保持させてリーク電流を低減する
のに有効であることが分かる。 （第７の実施形態）本実施形態ではＢＳＴ薄膜を以下の
方法で形成する。すなわち、第５の実施形態の手順１で
ＢＳＴ薄膜を成膜した後、結晶化アニールを省いて第５
の実施形態の手順２でＢＳＴ薄膜を成膜した後に結晶化
アニールを行う。このような形成方法であれば、界面に
酸素欠損の少なくＢＳＴ薄膜を形成することができ、Ｂ
ＳＴ薄膜の信頼性を向上させることができる。
【０１１８】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、上記実施形態では、結晶化
アニール温度が６５０℃の場合について説明したが、Ｂ
ＳＴ薄膜の結晶化が達成できれば他の温度でも良い。ま
た、第２の実施形態では、酸素雰囲気中での結晶化アニ
ールの例を示したが、他の雰囲気、例えばＮ2 雰囲気
中、Ａｒ雰囲気中などの雰囲気を用いることもできる。
すなわち、下地電極の種類などに応じて結晶アニール温
度や雰囲気を最適に選択することができる。
【０１１９】
【発明の効果】以上詳説したように本発明によれば、Ｂ
ＳＴ薄膜をＣＶＤ法により成膜し、続いてその成膜温度
よりも高い温度で熱処理を行うときに、ＢＳＴ薄膜の膜
質劣化の起こらないように、ＢＳＴ薄膜と熱処理との間
の工程中における基板温度が所定の温度以下にならない
ようにすることにより、良質なＢＳＴ薄膜を実現できる
ようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＣＶＤ成膜工程
と熱処理工程を連続的に行うことのできる半導体装置装
置を示す模式図
【図２】同実施形態のＢＳＴ薄膜の形成方法におけるプ
ロセス経過時間と基板温度との関係を示す図
【図３】本発明の第２の実施形態に係るＢＳＴ薄膜の形
成方法において、ＢＳＴ薄膜成膜時の酸素分圧が膜特性
に与える影響を示す図
【図４】本発明の第３の実施形態に係るＢＳＴ薄膜の形
成方法において、ＢＳＴ薄膜成膜後の正味の熱処理時間
が膜特性に与える影響を示す図
【図５】本発明の第４の実施形態に係るＢＳＴ薄膜の形
成方法におけるプロセス経過時間と基板温度との関係を
示す図
【図６】従来のＣＶＤ成膜工程と熱処理工程を連続的に
行うことのできる半導体製造装置を示す模式図
【図７】従来のＢＳＴ薄膜の形成方法におけるプロセス
経過時間と基板温度との関係を示す図
【図８】ＢＳＴ薄膜を成膜した後の降温時の基板温度が
膜特性に与える影響を示す図
【図９】図８のＢＳＴ薄膜の形成方法におけるプロセス
経過時間と基板温度との関係を示す図
【符号の説明】
１…反応容器 ２…原料ガス供給系 ３…多孔インジェクター ４…ガスインジェクター ５…ガス排気系 ６…炉体急冷機構
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上にチタン酸バリウムストロン
    チウムを主成分とする絶縁薄膜をＣＶＤ法により成膜す
    る第１の工程と、 前記絶縁薄膜の成膜温度よりも高い温度の熱処理によ
    り、前記絶縁薄膜の結晶性を改善する第２の工程とを有
    し、 前記第１の工程と前記第２の工程との間の工程中におけ
    る前記半導体基板の温度が所定の温度以下にならないよ
    うにすることを特徴とする半導体装置の製造方法。
  2. 【請求項２】半導体基板上にチタン酸バリウムストロン
    チウムを主成分とする絶縁薄膜をＣＶＤ法により成膜す
    る第１の工程と、 前記絶縁薄膜の成膜温度よりも高い温度の熱処理によ
    り、前記絶縁薄膜の結晶性を改善する第２の工程とを有
    し、 前記第１の工程と前記第２の工程とからなる一連の工程
    を複数回繰り返すことにより、チタン酸バリウムストロ
    ンチウムを主成分とする所望膜厚の絶縁薄膜を形成し、
    かつ各一連の工程において、前記第１の工程と前記第２
    の工程との間の工程中における前記半導体基板の温度が
    所定の温度以下にならないようにすることを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】半導体基板上にチタン酸バリウムストロン
    チウムを主成分とする絶縁薄膜をＣＶＤ法により形成す
    る第１の工程と、 熱処理により前記絶縁薄膜の結晶性を改善する第２の工
    程とを有し、 前記第１の工程と前記第２の工程との間の工程中におけ
    る前記半導体基板が存在する雰囲気の酸素分圧を、所定
    の分圧以上に設定することを特徴とする半導体装置の製
    造方法。
JP10019671A 1998-01-30 1998-01-30 半導体装置の製造方法 Pending JPH11220104A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10019671A JPH11220104A (ja) 1998-01-30 1998-01-30 半導体装置の製造方法
US09/239,796 US6159868A (en) 1998-01-30 1999-01-29 Method of forming a high quality layer of BST

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10019671A JPH11220104A (ja) 1998-01-30 1998-01-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11220104A true JPH11220104A (ja) 1999-08-10

Family

ID=12005714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10019671A Pending JPH11220104A (ja) 1998-01-30 1998-01-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6159868A (ja)
JP (1) JPH11220104A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197793A1 (en) * 2000-01-06 2002-12-26 Dornfest Charles N Low thermal budget metal oxide deposition for capacitor structures
KR100376266B1 (ko) * 2000-10-20 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP4811551B2 (ja) * 2003-03-26 2011-11-09 セイコーエプソン株式会社 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
US20060035023A1 (en) * 2003-08-07 2006-02-16 Wontae Chang Method for making a strain-relieved tunable dielectric thin film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565288B2 (ja) * 1993-08-18 1996-12-18 日本電気株式会社 高誘電率薄膜の製造方法
JP3390517B2 (ja) * 1994-03-28 2003-03-24 三菱電機株式会社 液体原料用ｃｖｄ装置
JP3152859B2 (ja) * 1994-09-16 2001-04-03 株式会社東芝 半導体装置の製造方法
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
US5853500A (en) * 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures

Also Published As

Publication number Publication date
US6159868A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
US6541375B1 (en) DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US6204203B1 (en) Post deposition treatment of dielectric films for interface control
US6806183B2 (en) Methods for forming capacitors on semiconductor substrates
US6323057B1 (en) Method of producing a thin-film capacitor
JPH10200074A (ja) 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法
JP2004296814A (ja) 金属酸化膜の形成方法
US5443030A (en) Crystallizing method of ferroelectric film
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH11186523A (ja) 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JP2006222136A (ja) 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置
JPH1041486A (ja) 半導体装置の強誘電体膜及びその形成方法
US6551896B2 (en) Capacitor for analog circuit, and manufacturing method thereof
US7217669B2 (en) Method of forming a metal oxide film
JPH11220104A (ja) 半導体装置の製造方法
JP2001127258A (ja) 半導体装置およびその製造方法
US6541813B1 (en) Capacitor and method for manufacturing the same
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JP3210510B2 (ja) 半導体装置の製造方法
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
KR20010110063A (ko) 유전체 박막의 제조 방법 및 그 제조 장치
JPH11186245A (ja) 薄膜製造装置及び薄膜の製造方法
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs
KR100382247B1 (ko) 반도체 소자용 탄탈륨 산화막 형성방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106