WO2013071631A1 - 完成小线距的导线制作方法 - Google Patents

完成小线距的导线制作方法 Download PDF

Info

Publication number
WO2013071631A1
WO2013071631A1 PCT/CN2011/082827 CN2011082827W WO2013071631A1 WO 2013071631 A1 WO2013071631 A1 WO 2013071631A1 CN 2011082827 W CN2011082827 W CN 2011082827W WO 2013071631 A1 WO2013071631 A1 WO 2013071631A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoresist layer
layer
photoresist
wire
exposure
Prior art date
Application number
PCT/CN2011/082827
Other languages
English (en)
French (fr)
Inventor
薛景峰
许哲豪
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US13/379,852 priority Critical patent/US20130126467A1/en
Publication of WO2013071631A1 publication Critical patent/WO2013071631A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Definitions

  • the present invention relates to a lithography method, and more particularly to a method of fabricating a wire having a small line pitch.
  • a metal layer is formed on the glass substrate by sputtering, and then a photoresist is coated on the metal layer, and the photoresist is patterned by exposure and development processes.
  • the photoresist layer is removed by an etching process to remove portions of the metal layer that are not covered by the photoresist layer, and finally the patterned photoresist layer is removed to form a desired metal line.
  • Photolithography can be used to expose different line patterns to the photoresist, but when the lines of the line pattern are line-to-line (line-to-line) When space is small, the photoresist will not get enough exposure due to the low light transmittance. After the development process, as shown in FIG. 1, the specific photoresist portion that should be removed remains, and the blocks of the photoresist layer 900 are still connected together, so that the underlying metal layer 910 cannot be formed after photolithography. The desired line pattern. Therefore, the effective line spacing of the line pattern is often limited by the exposure accuracy of the exposure machine.
  • the line pattern sometimes requires a smaller line pitch to improve the performance of the product, for example, the light transmittance of the liquid crystal.
  • the minimum exposure accuracy of the 8.5-generation exposure machine used in the liquid crystal panel is limited by the resolution of the exposure machine (about 3 micrometers), and it is impossible to manufacture a product with a line pitch smaller than the resolution of the exposure machine.
  • the main object of the present invention is to provide a method for fabricating a small-pitch wire which increases the photoresist ashing step after the ret exposure and development process to remove the exposure accuracy and is not in the development process. Completely removed photoresist.
  • the invention provides a method for fabricating a wire with a small line pitch, and the method for manufacturing the wire comprises the following steps:
  • step S3 further comprises the following steps:
  • the reticle has a slit having a width smaller than the resolution of the exposure machine.
  • the conductor layer is an indium tin oxide layer or a metal layer.
  • the ashing process is to carbonize the photoresist layer by heating or laser irradiation to remove the residual photoresist.
  • the invention further provides a method for fabricating a wire with a small line pitch, the wire manufacturing method comprising the following steps:
  • S4 performing ashing treatment on the photoresist layer to pattern the photoresist layer by removing residual photoresist corresponding to the exposed region, wherein the ashing treatment is to carbonize the photoresist layer by heating or laser irradiation. Volatilizing to remove the residual photoresist;
  • the invention mainly increases the ashing treatment of the photoresist after the ret exposure and development process to remove the photoresist which is limited by the exposure precision and cannot be completely removed in the development process, and is exposed and developed with limited exposure precision. Under the device, a wire with a smaller wire pitch is formed on the substrate.
  • FIG. 1 is a schematic view showing the residual photoresist after development due to limited exposure precision in the process of manufacturing a metal wiring of a conventional liquid crystal panel.
  • 2A-2E are schematic views showing the manufacturing of a preferred embodiment of the method for fabricating a small-pitch wire according to the present invention.
  • FIG. 3 is a flow chart of a preferred embodiment of a method of fabricating a small pitch wire in accordance with the present invention.
  • FIG. 3 is a flow chart of a preferred embodiment of the method for fabricating a small-pitch wire according to the present invention
  • FIGS. 2A-2E are wires for completing a small line pitch according to the present invention.
  • the flow chart of a preferred embodiment of the manufacturing method, the method for fabricating a small wire pitch of the present invention comprises the following steps:
  • S3 performing exposure and development processing on the photoresist layer 110, wherein, as shown in FIG. 2A, the step may partially expose the photoresist layer 110 through a patterned mask 2; and then the photoresist The layer 110 is subjected to a development process to initially remove a portion of the photoresist layer 110 corresponding to the exposed region; as shown in FIG. 2B, when the mask 2 of FIG. 2A is supplied with light, the width d of the slit is smaller than the resolution of the exposure machine. (for example, 3 micrometers), the photoresist layer 110' after development corresponding to the position of the exposed area will still have photoresist residue;
  • S4 performing ashing treatment on the photoresist layer 110' to remove residual photoresist of the corresponding exposed region to pattern the photoresist layer; as shown in FIG. 2C, after ashing, residual light corresponding to the exposed region The resist has been removed to form a predetermined patterned photoresist layer 110"; the ashing process described in this step is to use a heating or laser irradiation method to carbonize the photoresist layer to achieve the removal of the residual photoresist. purpose;
  • the reticle 2 used in step S3 is preferably a slit having a width smaller than the resolution of the exposure machine.
  • the conductor layer 100 is preferably an indium tin oxide layer or a metal layer, but is not limited thereto.
  • the wire fabrication method of the present invention is further removed by the ashing process after the exposure and development step, compared to the conventional wire fabrication method which is limited by the exposure accuracy and cannot make a wiring pattern having a smaller line pitch.

Abstract

一种完成小线距导线的制作方法。该制作方法是先提供一导体层（S1），然后在导体层上涂布一光阻层（S2），对光阻层进行曝光显影处理（S3）后，通过对光阻层进行灰化处理来完全移除光阻层对应曝光区域的部份（S4），再进行导体层的蚀刻处理，以形成所需导线（S5）。该方法可在有限曝光精度的曝光显影设备下，在基板上制作出符合微小线距需求的导线图案。

Description

完成小线距的导线制作方法 技术领域
本发明是有关于一种光刻方法，特别是有关于一种完成小线距的导线制作方法。
 背景技术
一般来说，在液晶面板的金属线路制作过程中，会于玻璃基板上透过溅镀形成一金属层，再涂布光阻于所述金属层上，光阻经过曝光显影工艺后形成图案化的光阻层，再透过蚀刻工艺移除未被光阻层覆盖的金属层部分，最后移除图案化的光阻层后即可形成所需的金属线路。
利用光刻技术可以对光阻曝光出不同线路图案，但当线路图案的线与线之间的线距(line-to-line space)较小时，光阻会因为光透过率较低的关系而没有获得足够曝光。经过显影工艺之后，如图1所示，原本应被去除的特定光阻部份仍有残留，而导致光阻层900的区块仍连接在一起，使得底下金属层910在光刻后无法形成所需线路图案。因此，线路图案的有效线距往往受限于曝光机的曝光精度。
然而，在特定的液晶显示装置的产品设计中，线路图案有时需要采用较小的线距，以提高产品的性能，例如，液晶的光穿透率。目前，液晶面板所采用的8.5代曝光机的最小曝光精度都受限于曝光机解析力(约3微米左右)，而无法制造线距小于曝光机解析力的产品。
故，有必要提供一种完成小线距的导线制作方法，以解决现有技术所存在的问题。
 技术问题
本发明的主要目的在于提供一种完成小线距的导线制作方法，其在光罩曝光及显影工艺之后增加光阻的灰化步骤，以去除受限于曝光精度而未能在显影工艺中被完整去除的光阻。
 技术解决方案
本发明提供一种完成小线距的导线制作方法，导线制作方法包含下列步骤：
S1：提供一导体层；
S2：涂布一光阻层于所述导体层上；
S3：对所述光阻层进行曝光显影处理；
S4：对所述光阻层进行灰化处理，以去除对应曝光区域的残留光阻而图案化所述光阻层；以及
S5：对所述导体层进行蚀刻处理并去除所述图案化光阻层，以形成导线。
在本发明的一实施例中，步骤S3进一步包含下列步骤：
通过光罩对所述光阻层进行局部曝光；
以及对所述光阻层进行显影处理，以初步去除所述光阻层对应曝光区域的部份。
在本发明的一实施例中，所述光罩具有宽度小于曝光机解析力的隙缝。
在本发明的一实施例中，所述导体层为铟锡氧化层或是金属层。
在本发明的一实施例中，所述灰化处理是利用加热或激光照射的方式使光阻层碳化挥发以去除所述残留光阻。
本发明另提供一种完成小线距的导线制作方法，所述导线制作方法包含下列步骤：
S1：提供一导体层；
S2：涂布一光阻层于所述导体层上；
S3：对所述光阻层进行曝光显影处理，其中通过光罩对所述光阻层进行局部曝光，再对所述光阻层进行显影处理，以初步去除所述光阻层对应曝光区域的部份；
S4：对所述光阻层进行灰化处理，以去除对应曝光区域的残留光阻而图案化所述光阻层，其中所述灰化处理是利用加热或激光照射的方式使光阻层碳化挥发以去除所述残留光阻；以及
S5：对所述导体层进行蚀刻处理并去除所述图案化光阻层，以形成导线。
 有益效果
本发明主要是在光罩曝光及显影工艺之后增加对光阻的灰化处理，以去除受限于曝光精度而未能在显影工艺中被完整去除的光阻，以在有限曝光精度的曝光显影设备下，于基板上制作出线距更小的导线。
 附图说明
图1是现有液晶面板的金属线路制作过程中因曝光精度有限而导致显影后光阻残留的示意图。
图2A~2E是本发明完成小线距的导线制作方法一较佳实施例的制造示意图。
图3是本发明完成小线距的导线制作方法一较佳实施例的流程图。
 本发明的最佳实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参考图3并同时配合图2A~2E所示，其中图3是本发明完成小线距的导线制作方法一较佳实施例的流程图，图2A~2E是本发明完成小线距的导线制作方法一较佳实施例的流程示意图，本发明的完成小线距的导线制作方法包含有下列步骤：
S1：提供一导体层100；(如图2A所示)
S2：涂布一光阻层110于所述导体层100上；
S3：对所述光阻层110进行曝光显影处理，其中如图2A所示，所述步骤可通过一图案化的光罩2对所述光阻层110进行局部曝光；接着对所述光阻层110进行显影处理，以初步去除所述光阻层110对应曝光区域的部份；如图2B所示，当图2A的光罩2供光线穿过的细缝的宽度d小于曝光机解析力(例如3微米)时，显影后的光阻层110’对应曝光区域的位置将仍有光阻残留；
S4：对所述光阻层110’进行灰化处理，以去除对应曝光区域的残留光阻而图案化所述光阻层；如图2C所示，经过灰化处理，对应曝光区域的残留光阻已被移除而形成预定所需的图案化光阻层110”；本步骤所述的灰化处理是利用加热或激光照射的方式使光阻层碳化挥发来达到去除所述残留光阻的目的；
S5：对所述导体层100进行蚀刻处理并去除所述图案化光阻层110”，以形成导线。如图2D所示，通过蚀刻处理以除去暴露的导体层100部份，而对应图案化所述导体层100；最后，如图2E所示，去除掉所述图案化光阻层110”，即形成所需的导线图案100’。
步骤S3所使用的光罩2优选是具有宽度小于曝光机解析力的隙缝。再者，所述导体层100优选为铟锡氧化层或是金属层，但不在此限。
由上述说明可知，相较于现有导线制作方法受限于曝光精度而无法制作更小线距的布线图案，本发明的导线制作方法在曝光显影步骤之后进一步通过灰化处理来移除受限于曝光精度而未能在显影工艺中被完整去除的光阻，以进一步于基板上制作出线距更小的导线。因此，本发明完成小线距导线制作方法在曝光设备的精度有限的情况下，仍能制作符合微小线距需求的导线图案。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
 本发明的实施方式
工业实用性
序列表自由内容

Claims (6)

  1. 一种完成小线距的导线制作方法，其特征在于：所述导线制作方法包含下列步骤：
    S1：提供一导体层；
    S2：涂布一光阻层于所述导体层上；
    S3：对所述光阻层进行曝光显影处理，其中通过光罩对所述光阻层进行局部曝光，再对所述光阻层进行显影处理，以初步去除所述光阻层对应曝光区域的部份；
    S4：对所述光阻层进行灰化处理，以去除对应曝光区域的残留光阻而图案化所述光阻层，其中所述灰化处理是利用加热或激光照射的方式使光阻层碳化挥发以去除所述残留光阻；以及
    S5：对所述导体层进行蚀刻处理并去除所述图案化光阻层，以形成导线。
  2. 一种完成小线距的导线制作方法，其特征在于：所述导线制作方法包含下列步骤：
    S1：提供一导体层；
    S2：涂布一光阻层于所述导体层上；
    S3：对所述光阻层进行曝光显影处理；
    S4：对所述光阻层进行灰化处理，以去除对应曝光区域的残留光阻而图案化所述光阻层；以及
    S5：对所述导体层进行蚀刻处理并去除所述图案化光阻层，以形成导线。
  3. 如权利要求2所述的完成小线距的导线制作方法，其特征在于：步骤S3进一步包含下列步骤：
    通过光罩对所述光阻层进行局部曝光；以及
    对所述光阻层进行显影处理，以初步去除所述光阻层对应曝光区域的部份。
  4. 如权利要求2所述的完成小线距的导线制作方法，其特征在于：所述光罩具有宽度小于曝光机解析力的隙缝。
  5. 如权利要求2所述的完成小线距的导线制作方法，其特征在于：所述导体层为铟锡氧化层或是金属层。
  6. 如权利要求2所述的完成小线距的导线制作方法，其特征在于：所述灰化处理是利用加热或激光照射的方式使光阻层碳化挥发以去除所述残留光阻。
PCT/CN2011/082827 2011-11-18 2011-11-24 完成小线距的导线制作方法 WO2013071631A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/379,852 US20130126467A1 (en) 2011-11-18 2011-11-24 Method for manufacturing conductive lines with small line-to-line space

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110369499.X 2011-11-18
CN201110369499XA CN102402138A (zh) 2011-11-18 2011-11-18 完成小线距的导线制作方法

Publications (1)

Publication Number Publication Date
WO2013071631A1 true WO2013071631A1 (zh) 2013-05-23

Family

ID=45884480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/082827 WO2013071631A1 (zh) 2011-11-18 2011-11-24 完成小线距的导线制作方法

Country Status (2)

Country Link
CN (1) CN102402138A (zh)
WO (1) WO2013071631A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629613A (zh) * 2016-03-17 2016-06-01 深圳市华星光电技术有限公司 显示面板的信号线制作方法
CN113608382A (zh) * 2021-08-11 2021-11-05 昆山龙腾光电股份有限公司 一种阵列基板及其制作方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133155A (en) * 1998-10-13 2000-10-17 Mosel Vitelic Inc. Method for preventing corrosion of a metallic layer of a semiconductor chip
CN1384561A (zh) * 2001-05-08 2002-12-11 中华映管股份有限公司 无线移动通讯终端机透明天线及其制作方法
CN1471134A (zh) * 2002-06-12 2004-01-28 �����ɷ� 缩小导体图案的间距的方法及使用此方法形成的结构
CN1549104A (zh) * 2003-05-12 2004-11-24 统宝光电股份有限公司 触控面板内的导线制造方法
CN101308791A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 半导体器件后段通孔的制造方法
CN101393788A (zh) * 2008-10-16 2009-03-25 达昌电子科技(苏州)有限公司 软性排线的制造方法
CN101533218A (zh) * 2008-03-12 2009-09-16 台湾积体电路制造股份有限公司 微影图形成形方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
EP1316803A3 (en) * 1998-12-02 2005-11-09 Formfactor, Inc. Lithographic contact elements
KR100364832B1 (ko) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
WO2004070809A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP2009115992A (ja) * 2007-11-06 2009-05-28 Sharp Corp 平坦化構造の製造方法、及び表示装置の製造方法
CN101373342B (zh) * 2008-10-23 2011-03-02 江阴江化微电子材料股份有限公司 一种酸性剥离液及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133155A (en) * 1998-10-13 2000-10-17 Mosel Vitelic Inc. Method for preventing corrosion of a metallic layer of a semiconductor chip
CN1384561A (zh) * 2001-05-08 2002-12-11 中华映管股份有限公司 无线移动通讯终端机透明天线及其制作方法
CN1471134A (zh) * 2002-06-12 2004-01-28 �����ɷ� 缩小导体图案的间距的方法及使用此方法形成的结构
CN1549104A (zh) * 2003-05-12 2004-11-24 统宝光电股份有限公司 触控面板内的导线制造方法
CN101308791A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 半导体器件后段通孔的制造方法
CN101533218A (zh) * 2008-03-12 2009-09-16 台湾积体电路制造股份有限公司 微影图形成形方法
CN101393788A (zh) * 2008-10-16 2009-03-25 达昌电子科技(苏州)有限公司 软性排线的制造方法

Also Published As

Publication number Publication date
CN102402138A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
KR101408580B1 (ko) 포토마스크, 포토마스크의 제조 방법, 패턴 전사 방법, 표시 장치용 화소 전극의 제조 방법 및 표시 장치의 제조 방법
JP2009058791A (ja) 電子部品及び表示装置
US20240047476A1 (en) Display panel and manufacturing method thereof
WO2014127568A1 (zh) 多膜层基板及其制备方法和显示装置
CN103149792A (zh) 一种光学邻近修正方法
WO2013071631A1 (zh) 完成小线距的导线制作方法
WO2013143183A1 (zh) 光刻蚀方法及曝光系统
DE102019201202B4 (de) Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen
CN105489502B (zh) 薄膜晶体管结构的制造方法
JPS6347257B2 (zh)
KR20040005647A (ko) 포토마스크, 포토마스크의 제조 방법 및 전자 부품의 제조방법
US9977324B2 (en) Phase shift mask and method of forming patterns using the same
US20150309411A1 (en) Methods of Forming Pattern by Using Dual Tone Development Processes
TWI694490B (zh) 半導體結構的製造方法
CN107797396B (zh) 导电薄膜对位标记制作方法
TWI553705B (zh) 利用無光罩製程形成半導體結構之方法
KR20080020227A (ko) 반도체 소자의 미세패턴 형성을 위한 포토 마스크 및 그 제조 방법
US20130252428A1 (en) Photo-etching and Exposing System
JP2003248294A (ja) フォトマスクの製造方法
CN110687746B (zh) 曝光辅助图形、掩膜版及掩模版与半导体器件的制造方法
JP2011176042A (ja) 半導体回路パターンの形成方法
JP2908649B2 (ja) 位相シフトマスクおよびその製造方法
JP2009139975A5 (zh)
JPH0451151A (ja) 位相シフトレチクルの製作方法
KR950000090B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13379852

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11875803

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11875803

Country of ref document: EP

Kind code of ref document: A1