KR20080084176A - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR20080084176A
KR20080084176A KR1020070025499A KR20070025499A KR20080084176A KR 20080084176 A KR20080084176 A KR 20080084176A KR 1020070025499 A KR1020070025499 A KR 1020070025499A KR 20070025499 A KR20070025499 A KR 20070025499A KR 20080084176 A KR20080084176 A KR 20080084176A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
stop layer
diffusion stop
contact
Prior art date
Application number
KR1020070025499A
Other languages
English (en)
Other versions
KR100953022B1 (ko
Inventor
조직호
한세진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070025499A priority Critical patent/KR100953022B1/ko
Publication of KR20080084176A publication Critical patent/KR20080084176A/ko
Application granted granted Critical
Publication of KR100953022B1 publication Critical patent/KR100953022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 반도체 기판 상부에 형성된 절연막 내에 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 포함한 상기 반도체 기판 상부에 제1 확산 정지막을 형성하는 단계와, 상기 콘택 홀의 상부 측벽 및 상기 절연막 상에 형성된 상기 제1 확산 정지막을 제거하는 단계와, 상기 콘택 홀 내부의 보우잉이 발생한 영역까지 상기 절연막을 식각하는 단계와, 상기 콘택 홀을 포함한 상기 반도체 기판 상부에 제2 확산 정지막을 형성하는 단계와, 상기 콘택 홀 내부에 콘택 플러그를 형성하는 단계를 포함한다.
드레인 콘택 홀, 보우잉, 포지티브 슬로프

Description

반도체 소자의 콘택 플러그 형성방법{Method of forming a contact plug in semiconductor device}
도 1a 내지 도 1f는 본 발명의 일 실시 예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 식각 방지막
104 : 층간 절연막 106 : 포토레지스트 패턴
108 : 콘택 홀 110 : 제2 확산 정지막
112 : 제2 확산 정지막 114 : 콘택 플러그
본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 특히, 콘택 홀 갭필(gap-fill) 특성을 향상시키기 위한 반도체 소자의 콘택 플러그 형성방법에 관한 것이다.
플래시 메모리는 휴대폰, PDA, 카메라, 게임기 그리고 MP3 등과 같은 휴대기기의 출현으로 지난 몇 년간 폭발적인 성장을 하고 있다. 또한, IT 기술과 가전 기술의 발달과 더불어서 플래시 메모리는 이들 분야의 저장 매체로서 지속적인 각광을 받고 있다. 특히, 플래시 메모리는 비휘발성 및 저 전력 소모 특성으로 이런 응용에 적합하여 각종 휴대기기의 주 기억 소자로 사용되기 시작하였으며 최근의 수요에 부응하여 플래시 메모리의 집적도를 향상시키는 연구를 많이 하고 있다. 최근에는 70nm급 또는 그 이하의 채널 길이를 갖는 플래시 메모리 소자 기술을 개발하여 4Gb 또는 그 이상의 집적도를 갖는 플래시 메모리가 개발되고 있다.
소자가 고집적화되어 감에 따라 하부소자와 상부 배선 사이의 다층 구조로 인하여 콘택의 높이가 증가하게 된다. 이에 대한 반도체 소자의 제조방법을 설명하면 다음과 같다.
소정의 구조가 형성된 반도체 기판 상부에 층간 절연막 및 포토레지스트 패턴을 형성한 후 포토레지스트 패턴을 마스크로 층간 절연막을 식각하여 콘택 홀을 형성한다. 이때, 식각 공정 시 콘택 홀 상부 측면에 남아 있는 폴리머(polymer)로 인하여 이온 결함이 발생하고, 이로 인하여 폴리머 하부 영역의 층간 절연막을 과도 식각하게 되어 콘택 홀 내에 보우잉(bowing)이 발생하게 된다. 보우잉이 발생된 콘택 홀 내부의 상부 영역은 네거티브 프로파일(negative profile)을 갖는다. 이는 층간 절연막의 두께를 낮게 증착하여도 콘택 홀 형성시 콘택 홀 상부 측면에 잔류하는 폴리머로 인하여 상기와 같이 동일하게 보우잉 현상이 발생된다.
그런 다음, 포토레지스트 패턴을 제거한 후 콘택 홀을 포함한 반도체 기판 상부에 확산 방지막을 형성한다. 이때, 확산 방지막은 티타늄 질화막(TiN)으로 형성한다. 콘택 홀이 채워지도록 전체 구조 상부에 텅스텐(W)을 형성한다. 이때, 텅스텐(W)은 스텝 커버리지(step coverage) 특성이 우수한 CVD(Chemical Vapor Deposition) 방법을 이용하여 형성한다. 콘택 홀을 채우기 전에 확산 방지막을 먼저 형성하는 것은 텅스텐(W) 형성 공정 시 사용되는 반응 가스인 WF6에 의해 반도체 기판, 알루미늄(Al), 티타늄(Ti) 또는 콘택 플러그가 어택(attack)을 받는 것을 방지하기 위해서이다.
상기에 언급했듯이, 콘택 홀 하부에 적정 두께의 확산 방지막을 증착하기 위해 스텝 커버리지 특성을 고려하고 있으며, 확산 방지막 증착 공정 시 원자층 증착(Atomic Layer Deposition; ALD) 방법을 제외한 스텝 커버리지 특성이 우수한 CVD 방법을 이용하여 티타늄 질화막(TiN)을 형성하고 있다.
그러나, CVD 방식을 이용한 티타늄 질화막(TiN) 형성 공정은 60% 정도의 스텝 커버리지를 나타내고 있다. 즉, 콘택 홀 하부에 증착되는 두께보다 콘택 홀 상부에 증착되는 두께가 더 두껍게 증착되어 콘택 홀 상부 폭이 급격하게 감소하게 된다는 것이다. 이로 인하여, 콘택 홀 내에 보우잉을 갖는 상태에서 콘택 홀을 채우기 위한 텅스텐(W) 형성 공정 시 콘택 홀 하부 영역이 채워지지 않은 상태에서 콘택 홀 상부 영역이 먼저 텅스텐(W)으로 채워져 콘택 홀 갭필 불량이 발생하게 된다.
또한, 콘택 홀 내부의 상부 영역이 포지티브 프로파일(positive profile)을 갖는다 해도 확산 방지막 형성 공정 시 콘택 홀 하부에 증착되는 두께보다 콘택 홀 상부에 증착되는 두께가 더 두껍게 증착되어 콘택 홀 내부가 네거티브 프로파일을 갖게 될 뿐만 아니라, 콘택 홀 상부 폭이 급격하게 감소하게 된다. 이로 인하여 콘택 홀 갭필 불량이 발생하게 된다.
본 발명은 콘택 홀 상부 영역에 형성된 확산 정지막을 제거한 후 식각 공정으로 콘택 홀 내부의 보우잉(bowing)이 발생한 영역까지 절연막을 식각하여 콘택 홀 갭필(gap-fill) 특성을 향상시킬 수 있다.
본 발명의 실시 예에 따른 반도체 소자의 콘택 플러그 형성방법은, 반도체 기판 상부에 형성된 절연막 내에 콘택 홀을 형성한다. 콘택 홀을 포함한 반도체 기판 상부에 제1 확산 정지막을 형성한다. 콘택 홀의 상부 측벽 및 상기 절연막 상에 형성된 제1 확산 정지막을 제거한다. 콘택 홀 내부의 보우잉이 발생한 영역까지 절연막을 식각한다. 콘택 홀을 포함한 반도체 기판 상부에 제2 확산 정지막을 형성한다. 콘택 홀 내부에 콘택 플러그를 형성한다.
상기에서, 보우잉이 발생된 콘택 홀 내부의 상부 영역은 네거티브 프로파일을 갖는다. 제1 확산 정지막은 CVD(Chemical Vapor Deposition) 방법을 이용하여 티타늄(Ti) 및 티타늄 질화막(TiN)을 적층된 구조로 형성한다. 제1 확산 정지막은 블랭킷 식각(blanket etch) 공정 또는 화학적 기계적 연마(CMP) 공정을 이용하여 선택적으로 제거한다.
보우잉이 제거된 콘택 홀 내부의 상부 영역은 포지티브 프로파일(positive profile)을 갖는다. 절연막은 산화막 습식 에천트(oxide wet etchant)를 이용하여 식각하거나, 건식 플라즈마(dry plasma)를 이용하여 식각한다. 제2 확산 정지막은 PVD(Physical Vapor Deposition) 방법을 이용하여 형성한다. 콘택 홀은 CVD 방법을 이용하여 텅스텐(W)으로 채운다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1f는 본 발명의 일 실시 예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 소자분리막, 트랜지스터 또는 플래시 메모리 셀과 같은 반도체 소자(미도시)가 형성된 반도체 기판(100) 상부에 식각 정지막(102) 및 층간 절연막(104)을 형성한 후 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 실시하여 층간 절연막(104)을 평탄화시킨다. 이때, 식각 정지막(102)은 질화막으로 형성하고, 층간 절연막(104)은 산화막 또는 고밀도 플라즈마(High Density Plasma; HDP) 산화막으로 형성한다. 층간 절연막(104) 상부에 포토레지스트 패턴(106)을 형성한 후 포토레지스트 패턴(106)을 식각 마스크로 층간 절연 막(104) 및 식각 정지막(102)을 식각하여 콘택 홀(108)을 형성한다. 이때, 식각 공정 시 콘택 홀(108) 상부 측면에 남아 있는 폴리머(polymer)로 인하여 이온 결함이 발생하고, 이로 인하여 폴리머 하부 영역의 층간 절연막(104)을 과도 식각하게 되어 콘택 홀(108) 내에 보우잉(bowing)이 발생하게 된다. 보우잉이 발생된 콘택 홀(108) 내부의 상부 측벽은 네거티브 프로파일(negative profile)을 갖는다.
도 1b를 참조하면, 포토레지스트 패턴(106)을 제거한 후 콘택 홀(108)을 포함한 반도체 기판(100) 상부에 제1 확산 정지막(110)을 형성한다. 이때, 제1 확산 정지막(110)은 스텝 커버리지(step coverage) 특성이 우수한 CVD(Chemical Vapor Deposition) 방법을 이용하여 티타늄(Ti) 및 티타늄 질화막(TiN)을 적층된 구조로 형성한다. 제1 확산 정지막(110)은 콘택 홀(108) 하부에 증착되는 두께보다 콘택 홀(108) 상부에 증착되는 두께가 더 두껍게 증착되어 콘택 홀(108) 상부 영역에 오버행(overhang)이 발생한다. 이로 인하여 콘택 홀(108) 상부 폭이 급격하게 감소하게 된다.
도 1c를 참조하면, 층간 절연막(104) 상부와 콘택 홀(108) 상부 측벽에 형성된 제1 확산 정지막(110)을 제거한다. 이때, 제1 확산 정지막(110)은 블랭킷 식각(blanket etch) 공정 또는 화학적 기계적 연마(CMP) 공정을 이용하여 선택적으로 제거한다. 콘택 홀(108)의 상부 측벽에 형성된 제1 확산 정지막(110)을 제거함으로써 콘택 홀(108) 상부 영역의 오버행을 제거할 수 있다.
도 1d를 참조하면, 식각 공정으로 콘택 홀(108) 내부의 보우잉이 발생한 영역까지 층간 절연막(104)을 식각하여 콘택 홀(108) 내부의 측벽이 포지티브 프로파 일(positive profile)을 갖도록 한다. 예를 들어, 콘택 홀(108) 내부에서 폭이 가장 넓은 영역까지 층간 절연막(104)을 식각한다. 이때, 층간 절연막(104)은 산화막 습식 에천트(oxide wet etchant)를 이용하여 식각하거나, 건식 플라즈마(dry plasma)를 이용하여 식각한다.
도 1e를 참조하면, 콘택 홀(108)을 포함한 반도체 기판(100) 상부에 제2 확산 정지막(112)을 형성한다. 이때, 제2 확산 정지막(112)은 콘택 홀(108) 측벽과 하부 영역에 증착되는 양을 감소시키기 위해 스텝 커버리지 특성이 좋지 않은 PVD(Physical Vapor Deposition) 방법을 이용하여 형성한다. 제2 확산 정지막(112)은 콘택 홀(108) 측벽과 하부 영역보다 콘택 홀(108) 상부 영역에 주로 형성된다.
도 1f를 참조하면, 콘택 홀(108)이 채워지도록 콘택 홀(108)을 포함한 반도체 기판(100) 상부에 제2 도전막을 형성한다. 이때, 제2 도전막은 스텝 커버리지 특성이 우수한 CVD 방법을 이용하여 텅스텐(W)으로 형성한다. 제2 도전막을 형성하기 전에 층간 절연막(104) 상부에 제2 확산 정지막(112)을 형성함으로써 층간 절연막(104)과 제2 도전막 사이에 들뜨는(lifting) 현상이 발생하지 않는다. 층간 절연막(104) 상부가 노출될 때까지 화학적 기계적 연마(CMP) 공정 또는 에치백(etchback) 공정을 실시하여 콘택 플러그(114)를 형성한다.
상기와 같이, 콘택 홀(108) 상부 영역에 형성된 제1 확산 정지막(110)을 제거함으로써 콘택 홀(108) 상부 영역에 형성된 오버행을 제거할 수 있다. 또한, 식각 공정으로 콘택 홀(108) 내부의 보우잉이 발생한 영역까지 층간 절연막(104)을 식각함으로써 콘택 홀(108) 내부의 측벽이 포지티브 프로파일을 갖도록 한다. 이렇 게 콘택 홀(108) 내부의 측벽이 포지티브 프로파일을 갖도록 함으로써 콘택 홀(108) 갭필 특성이 향상되며, 콘택 플러그(114)의 저항을 낮춰 소자의 신뢰성을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 콘택 홀 상부 영역에 형성된 제1 확산 정지막을 제거함으로써 콘택 홀 상부 영역에 형성된 오버행(overhang)을 제거할 수 있다.
둘째, 식각 공정으로 콘택 홀 내부의 보우잉(bowing)이 발생한 영역까지 층간 절연막을 식각함으로써 콘택 홀 내부의 상부 영역을 포지티브 프로파일(positive profile)을 갖도록 할 수 있다.
셋째, 콘택 홀 내부의 상부 영역을 포지티브 프로파일을 갖도록 함으로써 콘택 홀 갭필(gap-fill) 특성이 향상되며, 콘택 플러그의 저항을 낮춰 소자의 신뢰성을 확보할 수 있다.

Claims (8)

  1. 반도체 기판 상부에 형성된 절연막 내에 콘택 홀을 형성하는 단계;
    상기 콘택 홀을 포함한 상기 반도체 기판 상부에 제1 확산 정지막을 형성하는 단계;
    상기 콘택 홀의 상부 측벽 및 상기 절연막 상에 형성된 상기 제1 확산 정지막을 제거하는 단계;
    상기 콘택 홀 내부의 보우잉이 발생한 영역까지 상기 절연막을 식각하는 단계;
    상기 콘택 홀을 포함한 상기 반도체 기판 상부에 제2 확산 정지막을 형성하는 단계; 및
    상기 콘택 홀 내부에 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제1항에 있어서,
    상기 보우잉이 발생된 상기 콘택 홀 내부의 상부 영역은 네거티브 프로파일을 갖는 반도체 소자의 콘택 플러그 형성방법.
  3. 제1항에 있어서,
    상기 제1 확산 정지막은 CVD(Chemical Vapor Deposition) 방법을 이용하여 티타늄(Ti) 및 티타늄 질화막(TiN)을 적층된 구조로 형성하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제1항에 있어서,
    상기 제1 확산 정지막은 블랭킷 식각(blanket etch) 공정 또는 화학적 기계적 연마(CMP) 공정을 이용하여 선택적으로 제거하는 반도체 소자의 콘택 플러그 형성방법.
  5. 제1항에 있어서,
    상기 보우잉이 제거된 상기 콘택 홀 내부의 상부 영역은 포지티브 프로파일(positive profile)을 갖는 반도체 소자의 콘택 플러그 형성방법.
  6. 제1항에 있어서,
    상기 절연막은 산화막 습식 에천트(oxide wet etchant)를 이용하여 식각하거 나, 건식 플라즈마(dry plasma)를 이용하여 식각하는 반도체 소자의 콘택 플러그 형성방법.
  7. 제1항에 있어서,
    상기 제2 확산 정지막은 PVD(Physical Vapor Deposition) 방법을 이용하여 형성하는 반도체 소자의 콘택 플러그 형성방법.
  8. 제1항에 있어서,
    상기 콘택 홀은 CVD 방법을 이용하여 텅스텐(W)으로 채우는 반도체 소자의 콘택 플러그 형성방법.
KR1020070025499A 2007-03-15 2007-03-15 반도체 소자의 콘택 플러그 형성방법 KR100953022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070025499A KR100953022B1 (ko) 2007-03-15 2007-03-15 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025499A KR100953022B1 (ko) 2007-03-15 2007-03-15 반도체 소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20080084176A true KR20080084176A (ko) 2008-09-19
KR100953022B1 KR100953022B1 (ko) 2010-04-14

Family

ID=40024574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025499A KR100953022B1 (ko) 2007-03-15 2007-03-15 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100953022B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119329A (ko) 2015-04-02 2016-10-13 삼성전자주식회사 반도체 소자의 미세패턴 형성방법
KR20180060489A (ko) 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187677B1 (ko) * 1995-05-22 1999-06-01 김주용 반도체 소자의 확산방지층 형성방법
KR20020009265A (ko) * 2000-07-25 2002-02-01 박종섭 반도체장치의 플러그 형성방법
KR20040045184A (ko) * 2002-11-22 2004-06-01 삼성전자주식회사 반도체장치의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR100953022B1 (ko) 2010-04-14

Similar Documents

Publication Publication Date Title
CN102646638B (zh) 包括电容器和金属接触的半导体装置及其制造方法
US20150214234A1 (en) Semiconductor device and method for fabricating the same
US20110159677A1 (en) Method of fabricating landing plug contact in semiconductor memory device
KR100913003B1 (ko) 플래시 메모리 소자의 제조 방법
US8445957B2 (en) Semiconductor device and method of manufacturing the same
KR100953022B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100950470B1 (ko) 반도체 메모리소자의 스토리지전극 형성방법
JP2006191056A (ja) リセスされたストレージノードコンタクトプラグを有する半導体メモリ装置の製造方法
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR20090122559A (ko) 반도체 소자의 제조방법
KR100733460B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
TWI512894B (zh) 金屬內連線結構及其製程
KR20090070691A (ko) 반도체 소자의 형성 방법
KR100861367B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
KR100792433B1 (ko) 반도체 소자 제조방법
KR100780614B1 (ko) 반도체 소자 제조방법
KR20070090359A (ko) 반도체 소자의 제조방법
KR100745070B1 (ko) 반도체 소자의 랜딩 플러그 형성방법
KR100792372B1 (ko) 반도체 소자 제조 방법
US20070148954A1 (en) Method of manufacturing semiconductor device
KR100955932B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20090037165A (ko) 반도체 소자의 제조 방법
KR20120052504A (ko) 이중 실린더형 스토리지노드를 구비하는 캐패시터 및 그 제조 방법
KR20080088921A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee