DE4345344C2 - Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür

Info

Publication number
DE4345344C2
DE4345344C2 DE4345344A DE4345344A DE4345344C2 DE 4345344 C2 DE4345344 C2 DE 4345344C2 DE 4345344 A DE4345344 A DE 4345344A DE 4345344 A DE4345344 A DE 4345344A DE 4345344 C2 DE4345344 C2 DE 4345344C2
Authority
DE
Germany
Prior art keywords
layer
capacitor electrode
electrode
capacitor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4345344A
Other languages
English (en)
Inventor
Katsuhiko Tamura
Atsuko Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4070825A external-priority patent/JP2838337B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE4306318A priority Critical patent/DE4306318C2/de
Priority claimed from DE4306318A external-priority patent/DE4306318C2/de
Application granted granted Critical
Publication of DE4345344C2 publication Critical patent/DE4345344C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem Kondensator sowie ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung.
Aus der DE 40 16 686 A1 ist eine Halbleitervorrichtung mit einem Kondensator bekannt. Der Kondensator weist eine obere Kondensator­ elektrode mit einer oberen Schicht und einer unteren Schicht auf, die miteinander verbunden sind. Der Kondensator weist eine untere Kondensatorelektrode auf, die die untere Schicht der oberen Kon­ densatorelektrode umgebend gebildet ist. Ein Kondensatorisola­ tionsfilm ist zwischen der oberen Kondensatorelektrode und der unteren Kondensatorelektrode gebildet.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrich­ tung mit einem Kondensator vorzusehen, bei dem die Kapazität des Kondensators zum stabilen Speichern von Daten groß genug bleibt, selbst wenn die Elementgröße verringert wird. Es soll ebenfalls ein Verfahren zum Herstellen einer derartigen Halbleitervorrich­ tung angegeben werden.
Die Aufgabe wird gelöst durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1 sowie durch ein Herstel­ lungsverfahren mit den Merkmalen des Patentanspruches 11.
Bevorzugte Ausgestaltungen der Erfindung sind in den jeweiligen Unteransprüchen angegeben.
Es folgt die Beschreibung von Ausführungsbeispielen der Erfindung anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Schnittansicht mit einem DRAM mit einem Stapeltypkondensator entsprechend einer ersten Ausführungsform;
Fig. 2 eine Schnittansicht zum Verdeutlichen eines ersten Schritts des Herstellungsprozesses des DRAM ent­ sprechend der in Fig. 1 gezeigten ersten Aus­ führungsform;
Fig. 3 eine Schnittansicht zum Verdeutlichen eines zwei­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 1 gezeigten ersten Ausführungsform;
Fig. 4 eine Schnittansicht zum Verdeutlichen eines drit­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 1 gezeigten ersten Ausführungsform;
Fig. 5 eine Schnittansicht zum Verdeutlichen eines vier­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 1 gezeigten ersten Ausführungsform;
Fig. 6 eine Schnittansicht zum Verdeutlichen eines fünf­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 1 gezeigten ersten Ausführungsform;
Fig. 7 eine Schnittansicht mit dem Aufbaue eines DRAM mit einem Stapeltypkondensator entsprechend einer zweiten Ausführungsform;
Fig. 8 eine Schnittansicht zum Verdeutlichen eines ersten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 7 gezeigten zweiten Ausführungsform;
Fig. 9 eine Schnittansicht zum Verdeutlichen eines zwei­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 7 gezeigten zweiten Ausführungsform;
Fig. 10 eine Schnittansicht zum Verdeutlichen eines drit­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 7 gezeigten zweiten Ausführungsform;
Fig. 11 eine Schnittansicht zum Verdeutlichen eines vier­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 7 gezeigten zweiten Ausführungsform;
Fig. 12 eine Schnittansicht zum Verdeutlichen eines fünf­ ten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 7 gezeigten zweiten Ausführungsform;
Fig. 13 eine Schnittansicht zum Verdeutlichen eines sech­ sten Schritts des Herstellungsprozesses des DRAM entsprechend der in Fig. 7 gezeigten zweiten Ausführungsform.
Es folgt eine Beschreibung der bevorzugten Ausführungsformen im Zusammenhang mit den Figuren.
Wie in Fig. 1 gezeigt, umfaßt ein DRAM der ersten Ausfüh­ rungsform ein P-Typ Siliziumsubstrat 81, einen in einem vorbe­ stimmten Bereich auf der Hauptoberfläche des P-Typ Silizium­ substrats 81 gebildeten Feldoxidfilm 82 zur Isolation von Ele­ menten, ein Paar von Source/Drain-Bereichen 83a und 83b, die einen vorbestimmten Abstand voneinander entfernt gebildet sind und dazwischen einen Kanalbereich 94 aufweisen, in einem aktiven Bereich, umgeben vom Feldoxidfilm 82, eine Gateelektrode 85, die auf dem Kanalbereich 94 mit einem dazwischenliegenden Gateoxid­ film 84 gebildet ist, einen die Gateelektrode 85 bedeckend ge­ bildeten Zwischenschichtisolationsfilm 86, eine untere Kondensa­ torelektrode 87 (87a, 87b), die elektrisch mit den Source/Drain- Bereich 83a verbunden ist und sich über die Gateelektrode 85 er­ streckt, mit einem dazwischenliegenden Zwischenschichtisola­ tionsfilm 86, einen Kondensatorisolationsfilm 88 (88a, 88b, 88c), der auf der Oberfläche der unteren Kondensatorelektrode 87 gebildet ist, eine obere Kondensatorelektrode 89 (89a, 89b), die auf der Oberfläche des Kondensatorisolationsfilms 88 gebildet ist, einen Zwischenschichtisolationsfilm 90, der die obere Kon­ densatorelektrode 89 bedeckend gebildet ist und eine Kontaktöff­ nung 90a auf den Source/Drain-Bereich 83b hinunter aufweist, eine elektrisch mit dem Source/Drain-Bereich 83b verbundene Bit­ leitung 91 in der Kontaktöffnung 90a, die sich entlang der Ober­ fläche des Zwischenschichtisolationsfilms 90 erstreckend gebil­ det ist, einen Zwischenschichtisolationsfilm 92, der aus einem PSG-Film oder einem TEOS-Film gebildet ist, dessen Oberfläche plan gemacht wurde und der die Bitleitung 91 bedeckend gebildet ist, sowie Aluminiumverbindung 93, die auf dem Zwischenschicht­ isolationsfilm 92 gebildet ist und der Gateelektrode 85 ent­ spricht.
Die Source/Drain-Bereiche 83a und 83b sowie die Gateelektrode 85 bilden den Transfergatetransistor einer Speicherzelle. Die un­ tere Kondensatorelektrode 87, der Kondensatorisolationsfilm 88 und die obere Kondensatorelektrode 89 bilden einen Stapeltypkon­ densator zum Speichern einer einem Datensignal entsprechenden Ladung.
Mit anderen Worten, die untere Kondensatorelektrode 87 ist aus einer unteren Kondensatorelektrode 87a einer ersten Schicht ge­ bildet, die elektrisch mit dem Source/Drain-Bereich 83a verbun­ den ist und sich über die Gateelektrode 85 erstreckend gebildet ist, mit dem Zwischenschichtisolationsfilm 86, sowie der unteren Kondensatorelektrode 87b der zweiten Schicht, die sich senkrecht zur Hauptoberfläche des P-Typ Siliziumsubstrats 81 erstreckend gebildet ist. Die obere Kondensatorelektrode 89 ist aus einer oberen Kondensatorelektrode 89a der ersten Schicht gebildet, die sich entlang der Oberfläche des P-Typ Siliziumsubstrats erstrec­ kend gebildet ist, sowie einer oberen Kondensatorelektrode 89b einer zweiten Schicht, die elektrisch in einer vorbestimmten Po­ sition mit der oberen Kondensatorelektrode 89a der ersten Schicht verbunden ist und die obere Oberfläche und beiden Sei­ tenwände der unteren Kondensatorelektrode 87 bedeckend gebildet ist. Ferner ist die untere Kondensatorelektrode 87 aus drei Ab­ schnitten gebildet, die sich senkrecht zur Hauptoberfläche des P-Typ Siliziumsubstrats 81 erstrecken, wobei der zentrale Ab­ schnitt so geformt ist, daß er eine T-Form aufweist. Mit anderen Worten, die untere Kondensatorelektrode 87 ist die obere Konden­ satorelektrode 89a der ersten Schicht umgebend gebildet. Damit ist die Kondensatorkapazität etwa 2-3 mal so groß wie die des in Fig. 15 gezeigten herkömmlichen DRAM auf derselben Grundfläche. Daher ist bei dieser ersten Ausführungsform eine hinrei­ chende Kondensatorkapazität sichergestellt, zum sicheren Spei­ chern von Daten, selbst wenn Elementgrößen bei zunehmender Inte­ grationsdichte verringert werden. Die unteren Kondensatorelek­ troden 87a und 87b sind aus Polysilizium gebildet, und jede weist eine Dicke im Bereich zwischen 100-200 nm auf. Der Kon­ densatorisolationsfilme 88 (88a, 88b, 88c) ist aus einem Zwei­ schichtfilm von SiO2-Filmen gebildet, oder einem SiO2-Film und einem SiO3N4-Film und weist eine Dicke etwa im Bereich zwischen 30-200 Å auf. Die oberen Kondensatorelektroden 89a und 89b sind aus Polysilizium gebildet und weisen jeweils eine Dicke etwa im Bereich zwischen 100 nm und 300 nm auf.
Nachfolgend wird unter Bezug auf die Fig. 1-6 eine Be­ schreibung eines Herstellungsprozesses des DRAM entsprechend der ersten Ausführungsform vorgenommen.
Wie in Fig. 2 gezeigt, wird ein Feldoxidfilm 82 zur Element­ isolation in einem vorbestimmten Bereich auf der Hauptoberfläche des P-Typ Siliziumsubstrats 81 durch thermische Oxidation gebil­ det. Der Gateoxidfilm 84, die Gateelektrode 85 und der Oxidfilm 86a werden gebildet. Unter Benutzung von diesen als Maske wird eine schräge Rotations-Ionenimplantation von Phosphor (P) bei 40-50 KeV durchgeführt, mit etwa 3 × 103 Atomen/cm2, zum Bilden von Source/Drain-Bereichen 83a und 83b. Nach dem Bilden eines Oxidfilms (nicht gezeigt) auf der gesamten Oberfläche, wird ein Seitenwandoxidfilm 86b auf beiden Seitenwänden der Gateelektrode 85 durch anisotropes Ätzen gebildet.
Dann wird, wie in Fig. 3 gezeigt, eine untere Kondensatorelek­ trode 87a der ersten Schicht mit einer Dicke etwa im Bereich zwischen 100-200 nm durch CVD gebildet, bei einer Temperatur zwischen 500-650 C°.
Wie in Fig. 4 gezeigt, wird ein Kondensatorisolationsfilm 88a der ersten Schicht aus SiO2 und mit einer Dicke im Bereich zwi­ schen 3 nm und 20 nm durch Oxidieren der Oberfläche der unteren Kondensatorelektrode 87a der ersten Schicht gebildet. Die obere Kondensatorelektrode 89a der ersten Schicht mit einer Dicke etwa im Bereich zwischen 100-300 nm wird auf der unteren Kon­ densatorelektrode 87a der ersten Schicht durch CVD bei einer Temperatur zwischen 550 650°C gebildet. Die obere Kondensator­ elektrode 89a der ersten Schicht wird durch Photolithographie- und Ätztechniken bemustert, zum Bilden einer oberen Kondensator­ elektrode 89a der ersten Schicht mit einer wie in Fig. 5 zeigten Form.
Dann wird ein Siliziumoxidfilm (Kondensatorisolationsfilm der zweiten Schicht) 88b mit einer Dicke etwa im Bereich zwischen 3-20 nm auf der Oberfläche der oberen Kondensatorelektrode 89a der ersten Schicht durch thermische Oxidation gebildet.
Dann wird der Kondensatorisolationsfilm 88b der zweiten Schicht im Bereich des Randes der oberen Kondensatorelektrode 89a der ersten Schicht gebildet.
Es wird eine Polysiliziumschicht (untere Kondensatorelektrode der zweiten Schicht) 87b mit einer Dicke etwa im Bereich zwi­ schen 100-200 nm durch CVD bei einer Temperatur zwischen 550 -650°C gebildet.
Dann wird ein Teil der unteren Kondensatorelektrode 87b der zweiten Schicht über der oberen Kondensatorelektrode 89a der ersten Schicht entfernt, und ein Teil des Bereichs, in welchem die untere Kondensatorelektrode 87a der ersten Schicht und die untere Kondensatorelektrode 87b der zweiten Schicht aufeinan­ der gestapelt sind, wird entfernt. Dadurch wird die untere Elektrode 47a der unteren Kondensatorelektrode 47 der ersten Schicht und der unteren Kondensatorelektrode 47b der zweiten Schicht gebildet.
Jetzt wird ein Kondensatorisolationsfilm 88c der dritten Schicht auf einem Siliziumoxidfilm mit einer Dicke etwa im Be­ reich zwischen 3-20 nm gebildet, auf den Oberflächen der un­ teren Kondensatorelektrode 47a der ersten Schicht und der un­ teren Kondensatorelektrode 47b der zweiten Schicht.
Dann wird der Kondensatorisolationsfilm 88b der zweiten Schicht auf der oberen Kondensatorelektrode 89a der ersten Schicht in dem Teil, der durch die untere Kondensatorelektrode 87b freigelassen wurde, entfernt.
Dann wird eine Polysiliziumschicht (obere Kondensatorelektrode der zweiten Schicht) 89b mit einer Dicke etwa im Bereich zwi­ schen 100-300 nm auf der gesamten Oberfläche durch CVD bei einer Temperatur zwischen 550-650°C gebildet. Dadurch wird die obere Kondensatorelektrode 89, gebildet aus der oberen Kondensatorelektrode 89a der ersten Schicht und der oberen Kondensatorelektrode 89b der zweiten Schicht, gebildet.
Dann wird ein Isolationszwischenschichtfilm 90 auf der gesam­ ten Oberfläche gebildet.
Dann wird eine Kontaktöffnung 90a in dem Isolationszwischen­ schichtfilm 90 gebildet auf dem Source/Drain-Bereich 83b.
Dann wird eine elektrisch mit dem Source/Drain-Bereich 83b in der Kontaktöffnung 90a verbundene Bitleitung sich entlang der Oberfläche des Zwischenschichtisolationsfilms 90 erstreckend gebildet, und es wird der in Fig. 6 gezeigte Aufbau geschaf­ fen.
Schließlich wird, wie in Fig. 1 gezeigt, nach dem Bilden eines Isolationszwischenschichtfilms 92 zum Bedecken der Bitleitung 91, die Oberfläche des Isolationszwischenschichtfilms 92 plan gemacht, durch Schmelzen oder ein Zurückätzverfahren. Eine Alu­ miniumverbindung 93 wird der Gateelektrode 85 entsprechend auf dem Zwischenschichtisolationsfilm 92 gebildet. Dadurch wird der DRAM entsprechend der ersten Ausführungsform fertiggestellt.
Wie in Fig. 7 gezeigt, umfaßt ein DRAM entsprechend einer zweiten Ausführungsform ein P-Typ Siliziumsubstrat 101, einen in einem vorbestimmten Bereich auf der Hauptoberfläche des P-Typ Siliziumsubstrats 101 gebildeten Feldoxidfilm 102 zum Isolieren von Elementen, ein Paar von Source/Drain-Bereichen 103a und 103b, die voneinander um einen Abstand entfernt und zwischen sich einen Kanalbereich 114 aufweisend, in einem aktiven Bereich gebildet werden, umgeben vom Feldoxidfilm 102, eine Gateelek­ trode 105, die auf dem Kanalbereich 114 mit einem dazwischenlie­ genden Gateoxidfilm 104 gebildet ist, einen Zwischenschichtiso­ lationsfilm 106, der die Gateelektrode 105 bedeckend gebildeten ist, eine untere Kondensatorelektrode 107 (107a, 107b), die elektrisch mit dem Source/Drain-Bereich 103a verbunden ist und sich über die Gateelektrode 105 erstreckt, mit dem Zwischen­ schichtisolationsfilm 106, einen Kondensatorisolationsfilm 108 (108a, 108b, 108c), der auf der Oberfläche der unteren Kondensa­ torelektrode 107 gebildet ist, eine obere Kondensatorelektrode 109 (109a, 109b), die auf der Oberfläche des Kondensatorisola­ tionsfilms 108 gebildet ist, eine Anschlußschicht 112 aus Poly­ silizium, die elektrisch mit dem Source/Drain-Bereich 103b ver­ bunden ist, und sich über die Gateelektrode 103 erstreckt, mit einem dazwischenliegenden Zwischenschichtisolationsfilm 106, einem Siliziumoxidfilm 113, der einen Endabschnitt der Anschluß­ schicht 113 oberhalb der Gateelektrode 105 bedeckt und für eine Isolierung zwischen der Anschlußschicht 112, der unteren Konden­ satorelektrode 107 und der oberen Kondensatorelektrode 109 sorgt, einen Isolationszwischenschichtfilm 110, der die obere Kondensatorelektrode 109 bedeckend gebildet ist und eine Kon­ taktöffnung 110a auf die Anschlußschicht 112 aufweist, eine elektrisch mit der Anschlußschicht 112 verbundene Bitleitung 111 in der Kontaktöffnung 110a, die sich entlang der Oberfläche des Isolationszwischenschichtfilms 110 erstreckend gebildet ist, einen Zwischenschichtisolationsfilm 112 aus einem PSG-Film oder einem TEOS-Film, dessen Oberfläche plan gemacht ist und der die Bitleitung 111 bedeckend, sowie eine Aluminiumverbindung 113, die der Gateelektrode 105 entsprechend auf dem Zwischenschicht­ isolationsfilm 112 gebildet ist.
Die Source/Drain-Bereiche 103a und 103b sowie die Gateelektrode 105 bilden den Transfergatetransistor der Speicherzelle. Die un­ tere Kondensatorelektrode 107 ist aus einer unteren Kondensator­ elektrode 107a der ersten Schicht gebildet, die elektrisch mit dem Source/Drain-Bereich 103a verbunden ist und sich über die Gateelektrode 105 erstreckt, mit dem dazwischenliegenden Zwi­ schenschichtisolationsfilm 106, und einer unteren Kondensator­ elektrode 107b der zweiten Schicht, die elektrisch mit der unte­ ren Kondensatorelektrode 107a der ersten Schicht verbunden ist und sich senkrecht zur Hauptoberfläche des P-Typ Silizium­ substrats 101 erstreckend gebildet ist. Die untere Kondensator­ elektrode 107 ist aus drei Abschnitten gebildet, die sich senk­ recht zur Hauptoberfläche des P-Typ Siliziumsubstrats 101 er­ strecken, wobei der zentrale Abschnitt in T-Form gebildet ist. Die obere Kondensatorelektrode 109 ist aus einer oberen Konden­ satorelektrode 109a der ersten Schicht gebildet, die zwischen der unteren Kondensatorelektrode 107a der ersten Schicht und der unteren Kondensatorelektrode 107b der zweiten Schicht liegt und sich entlang des P-Typ Siliziumsubstrats 101 erstreckt, und einer oberen Kondensatorelektrode 109b der zweiten Schicht, die elektrisch an einem vorbestimmten Punkt mit der oberen Kondensa­ torelektrode 109a der ersten Schicht verbunden ist und die obere Oberfläche und beide Seitenwände der unteren Kondensatorelektro­ de 107 bedeckend gebildet ist. Genauer gesagt, die obere Konden­ satorelektrode 109a der ersten Schicht wird von der unteren Kon­ densatorelektrode 107 umgeben. Diese Struktur ist im wesentli­ chen identisch mit dem Kondensatorbereich der in Fig. 1 ge­ zeigten ersten Ausführungsform.
Allerdings ist bei dieser zweiten Ausführungsform, im Gegensatz zur ersten Ausführungsform, eine Anschlußschicht 112 zwischen der Bitleitung 111 und dem Source/Drain-Bereich 103b vorgesehen, und der Siliziumoxidfilm 113 ist so gebildet, daß er den Kanten­ abschnitt der Anschlußschicht 112 bedeckt. Dadurch ist die unte­ re Kondensatorelektrode 107a der ersten Schicht so gebildet, daß sie auf dem Siliziumoxidfilm 113 liegt, und die untere Kondensa­ torelektrode 107a der ersten Schicht weist eine Form auf, die den Stufenabschnitt des Siliziumoxidfilms 113 wiedergibt. Als Ergebnis wird die einander gegenüberliegende Fläche zwischen der unteren Kondensatorelektrode 107 und der oberen Kondensatorelek­ trode 109 verglichen mit der ersten Ausführungsform um den Be­ trag vergrößert, der dem Stufenabschnitt des Siliziumoxidfilms entspricht. Dadurch wird die Kondensatorkapazität verglichen mit der fünften Ausführungsform bei der sechsten Ausführungsform weiter vergrößert. Entsprechend ist daher auch die Kondensator­ kapazität der zweiten Ausführungsform hinreichend, um das Spei­ chern von Daten sicherzustellen, selbst wenn Elemente durch zu­ nehmend höhere Integration der Halbleitervorrichtungen weiter in ihrer Größe vermindert werden.
Die untere Kondensatorelektrode 107a der ersten Schicht und die untere Kondensatorelektrode 107b der zweiten Schicht sind aus Polysilizium gebildet und weisen jeweils eine Dicke von etwa im Bereich zwischen 100-200 nm auf. Die Kondensatorisolationsfilme 108a, 108b und 108c sind beispielsweise aus einem Multi­ schichtfilm: aus SiO2-Film, SiO2-Film und SiO3N4-Film gebildet, deren Dicke etwa im Bereich zwischen 3-20 nm liegt. Die obere Kondensatorelektrode 109a der ersten Schicht und die obere Kon­ densatorelektrode 109b der zweiten Schicht sind aus Polysilizium gebildet und weisen jeweils eine Dicke etwa im Bereich zwischen 100 nm und 300 nm auf.
Bei der zweiten Ausführungsform mit der Anschlußschicht 112 zwischen der Bitleitung 111 und dem Source/Drain-Bereich 103b ist der abge­ stufte Abschnitt der Bitleitung 111 vermindert, und der Kontaktbereich der Bitleitung 111 ist aufgeweitet. Als Ergebnis wird die Bildung von Bitleitungen weiter vereinfacht.
Nachfolgend folgt unter Bezug auf die Fig. 7-13 eine Be­ schreibung des Herstellungsprozesses des DRAM entsprechend der zweite Ausführungsform.
Wie in Fig. 8 gezeigt, wird ein Feldoxidfilm 202 zur Element­ isolation auf einem vorbestimmten Bereich auf der Hauptoberflä­ che des P-Typ Siliziumsubstrats 201 durch thermische Oxidationen gebildet. Der Gateoxidfilm 104, die Gateelektrode 105 und der Oxidfilm 106a werden gebildet. Unter Benutzung von diesen als Masken werden die Source/Drain-Bereiche 103a und 103b in einer selbstausrichtenden Weise durch Ionenimplantation von Fremdionen gebildet. Diese Ionenimplantation wird durch schräge (geneigte) Rotations-Ionenimplantation von Phosphor (P) bei 40-50 KeV durchgeführt, mit etwa 3 × 103 Atomen/cm2. Ein Oxidfilm (nicht ge­ zeigt) wird die gesamte Oberfläche bedeckend gebildet und dann anisotrop geätzt, zum Bilden eines Seitenwandoxidfilms 106b auf beiden Seitenwänden der Gateelektrode 105.
Wie in Fig. 9 gezeigt, wird eine Polysiliziumschicht 112a durch CVD gebildet. Die Polysiliziumschicht 112a wird durch Pho­ tolithographie- und Ätztechniken bemustert, und eine Anschluß­ schicht 112 mit einer Form, wie in Fig. 10 gezeigt, wird gebil­ det.
Wie in Fig. 11 gezeigt, wird eine Siliziumoxidfilmschicht 113a auf der gesamten Oberfläche durch CVD gebildet. Bemustern wird durch Photolithographie- und Ätztechniken durchgeführt, und der Siliziumoxidfilmschicht 113a, wie in Fig. 12 gezeigt, wird als Ergebnis gebildet. Genauer gesagt, der Siliziumoxidfilm 113 wird so gebildet, daß er einen Kantenabschnitt der Anschlußschicht 112 oberhalb der Gateelektrode 105 bedeckt. Dann wird, mit den­ selben Schritten wie bei dem Herstellungsprozess für die in den Fig. 3-6 gezeigten ersten Ausführungsform ein Aufbau wie in Fig. 13 gezeigt hergestellt.
Schließlich wird ein Zwischenschichtisolationsfilm 114 so gebil­ det, daß er die Bitleitungen 111 bedeckt. Die Oberfläche des Zwischenschichtisolationsfilms 114 wird plan gemacht (geglättet), durch Schmelzen oder ein Rückätzverfahren. Eine Aluminiumverbindung 115, die der Gateelektrode 105 entspricht, wird auf dem Zwischenschichtisolationsfilm 114 gebildet. Dadurch wird der DRAM entsprechend der zweiten Ausführungsform fertigge­ stellt.

Claims (13)

1. Halbleitervorrichtung mit einem Kondensator mit:
einer oberen Kondensatorelektrode (89, 109) mit einer oberen Schicht (89b, 109b) und einer unteren Schicht (89a, 109a), die miteinander verbunden sind,
einer unteren Kondensatorelektrode (87, 107), die die untere Schicht (89a, 109a) der oberen Kondensatorelektrode (89, 109) umgebend gebildet ist und
eine zentrale erste stehende Wand, die eine T-Form aufweist,
eine zweite stehende Wand sowie eine dritte stehende Wand auf­ weist, die voneinander in einem vorbestimmten Abstand entfernt und im wesentlichen vertikal zu einer Substratoberfläche gebil­ det sind,
einem Kondensatorisolierfilm (88, 108), der zwischen der oberen Kondensatorelektrode (89, 109) und der unteren Kondensatorelek­ trode (87, 107) liegt,
wobei die obere Schicht (89b, 109b) der oberen Kondensatorelek­ trode (89, 109) so gebildet ist, daß sie die obere Oberfläche und die beiden Seitenoberflächen der unteren Kondensatorelek­ trode (87, 107) bedeckt und mit der unteren Schicht (89a, 109a) der oberen Kondensatorelektrode (89, 109) zwischen der ersten stehenden Wand und der zweiten stehenden Wand sowie zwischen der ersten stehenden Wand und der dritten stehenden Wand verbunden ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der
die untere Kondensatorelektrode (87, 107) eine untere Schicht (87a, 107a) aufweist, die elektrisch mit den stehenden Wänden verbunden ist,
die untere Schicht (87a, 107a) der unteren Kondensatorelektrode so gebildet ist, daß sie sich unter die untere Schicht (89a, 109a) der oberen Kondensatorelektrode (89, 109) mit dem dazwi­ schenliegenden Kondensatorisolationsfilm erstreckt und die stehenden Wände so gebildet sind, daß sie sich auf der unte­ ren Schicht (89a, 109a) der oberen Kondensatorelektrode (89, 109) mit dem dazwischenliegenden Kondensatorisolationsfilm er­ strecken.
3. Halbleitervorrichtung nach Anspruch 2, bei der die obere Schicht (89b, 109b) der oberen Kondensatorelektrode (89, 109) so gebildet ist, daß sie die Oberfläche und beide Seitenwände der stehenden Wände sowie beide Seitenwände der unteren Schicht (87a, 107a) der unteren Kondensatorelektrode bedeckt.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die obere Schicht (89b, 109b) und die untere Schicht (89a, 109a) der oberen Kondensatorelektrode (89, 109) an zwei Stellen elektrisch verbunden sind.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die untere Kondensatorelektrode (87, 107) und die obere Konden­ satorelektrode (89, 109) aus Polysiliziumschichten gebildet sind.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der
die Dicke der unteren Kondensatorelektrode (87, 107) etwa im Be­ reich zwischen 100 nm und 200 nm liegt, und
die Dicke der oberen Schicht und die Dicke der unteren Schicht der oberen Kondensatorelektrode (89, 109) beide etwa im Bereich zwischen 100 nm und 300 nm liegen.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, mit
einem Halbleitersubstrat eines ersten Leitungstyps mit einer Hauptoberfläche (81, 101),
einem Paar von Source/Drain-Bereichen eines zweiten Leitungstyps (83a, 83b, 103a, 103b), das auf der Hauptoberfläche des Halblei­ tersubstrats (81, 101) um einen vorbestimmten Abstand voneinan­ der gebildet ist und zwischen sich einen Kanalbereich (94, 114) aufweist, und
einer Gateelektrode (85, 105), die auf dem Kanalbereich (94, 114) mit einem dazwischenliegenden Gateisolationsfilm (84, 104) gebildet ist, wobei die
untere Kondensatorelektrode (87, 107) elektrisch mit einem der Source/Drain-Bereiche verbunden ist.
8. Halbleitervorrichtung nach Anspruch 7, bei der
die untere Kondensatorelektrode (87, 107) eine untere Schicht (87a, 107a) aufweist, die elektrisch mit den stehenden Wänden verbunden ist und sich auf der Gateelektrode (85, 105) er­ streckend mit einem dazwischenliegenden Isolationsfilm (86, 106) gebildet ist, und
die stehenden Wände sich auf der Oberfläche der unteren Schicht (89a, 109a) der oberen Kondensatorelektrode (89, 109) er­ streckend mit einem dazwischenliegenden Kondensatorisolations­ film (88b, 108b) gebildet sind.
9. Halbleitervorrichtung nach Anspruch 7 oder 8, bei der
eine Bitleitung (91, 111) mit dem anderen Source/Drain-Bereich verbunden ist und
die Bitleitung (91, 111) sich auf der oberen Kondensatorelektro­ de (89, 109) erstreckend mit einem dazwischenliegenden Isola­ tionsfilm (90, 110) gebildet ist.
10. Halbleitervorrichtung nach Anspruch 9, bei der
eine Anschlußschicht (112) zwischen der Bitleitung (111) und dem anderen Source/Drain-Bereich liegt, und
eine Zwischenschichtisolationsschicht (143) zwischen der An­ schlußschicht (112) der oberen Kondensatorelektrode (109) und der unteren Kondensatorelektrode (107) liegt.
11. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kondensator nach einem der Ansprüche 1 bis 6, mit den Schritten
  • - Bilden der unteren Schicht (87a, 107a) der unteren Konden­ satorelektrode (87, 107),
  • - Bilden einer ersten Kondensatorisolationsschicht (88a, 108a) auf der unteren Schicht (87a, 107a) der unteren Kon­ densatorelektrode,
  • - Bilden der unteren Schicht (89a, 109a) der oberen Konden­ satorelektrode (89, 109) auf der ersten Kondensatorisola­ tionsschicht (88a, 108a) über einem vorbestimmten Bereich der unteren Schicht (87a, 107a) der unteren Kondensator­ elektrode,
  • - Bilden einer zweiten Kondensatorisolationsschicht (88b, 108b) zum Bedecken der unteren Schicht (89a, 109a) der oberen Kondensatorelektrode,
  • - Bilden der zentralen ersten stehenden Wand der zweiten stehenden Wand und der dritten stehenden Wand, jeweils elektrisch verbunden mit der unteren Schicht (87a, 107a) der unteren Elektrodenschicht,
  • - Bilden einer dritten Kondensatorisolationsschicht (88c, 108c) zum Bedecken von beiden Seitenwänden der unteren Schicht (87a, 107a) der unteren Elektrodenschicht und zum Bedecken der stehenden Wände, und
  • - Bilden der oberen Schicht (89b, 109b) der oberen Elektro­ denschicht zum Bedecken der dritten Kondensatorisolations­ schicht (88c, 108c).
12. Verfahren nach Anspruch 11, bei dem der Schritt zum Bilden der unteren Schicht (87a, 107a) und der stehenden Wände einen Schritt zum Bilden der Schichten mit je­ weils eine Dicke im Bereich zwischen 100 nm bis 200 nm durch CVD umfaßt.
13. Verfahren nach Anspruch 11 oder 12, bei dem der Schritt zum Bilden der unteren Schicht (89a, 109a) der obe­ ren Elektrodenschicht und der oberen Schicht (89b, 109b) der oberen Elektrodenschicht einen Schritt zum Bilden der Schichten mit jeweils einer Dicke im Bereich zwischen 100 nm bis 300 nm durch CVD umfaßt.
DE4345344A 1992-03-27 1993-03-01 Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür Expired - Fee Related DE4345344C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4306318A DE4306318C2 (de) 1992-03-27 1993-03-01 Verfahren zum Herstellen einer Halbleitervorrichtung mit Kondensatorelektroden

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4070825A JP2838337B2 (ja) 1992-03-27 1992-03-27 半導体装置
DE4306318A DE4306318C2 (de) 1992-03-27 1993-03-01 Verfahren zum Herstellen einer Halbleitervorrichtung mit Kondensatorelektroden

Publications (1)

Publication Number Publication Date
DE4345344C2 true DE4345344C2 (de) 2002-04-18

Family

ID=25923540

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4345344A Expired - Fee Related DE4345344C2 (de) 1992-03-27 1993-03-01 Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür
DE4345342A Expired - Fee Related DE4345342C2 (de) 1992-03-27 1993-03-01 Verfahren zur Herstellung eines DRAMs

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE4345342A Expired - Fee Related DE4345342C2 (de) 1992-03-27 1993-03-01 Verfahren zur Herstellung eines DRAMs

Country Status (1)

Country Link
DE (2) DE4345344C2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4016686A1 (de) * 1989-05-26 1990-11-29 Toshiba Kawasaki Kk Halbleiterspeicher und verfahren zu seiner herstellung
DE4018412A1 (de) * 1990-06-05 1991-12-12 Samsung Electronics Co Ltd Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE4031411A1 (de) * 1990-06-02 1991-12-19 Samsung Electronics Co Ltd Verfahren zur herstellung eines halbleiters

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279462A (ja) * 1988-09-14 1990-03-20 Toshiba Corp 半導体記憶装置
JPH07106300B2 (ja) * 1989-12-08 1995-11-15 財団法人産業創造研究所 燃焼排ガス中の窒素酸化物除去法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4016686A1 (de) * 1989-05-26 1990-11-29 Toshiba Kawasaki Kk Halbleiterspeicher und verfahren zu seiner herstellung
DE4031411A1 (de) * 1990-06-02 1991-12-19 Samsung Electronics Co Ltd Verfahren zur herstellung eines halbleiters
DE4018412A1 (de) * 1990-06-05 1991-12-12 Samsung Electronics Co Ltd Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren

Also Published As

Publication number Publication date
DE4345342C2 (de) 2002-04-18

Similar Documents

Publication Publication Date Title
DE3922456C2 (de)
DE3854421T2 (de) Dynamische Speicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür.
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69523091T2 (de) DRAM-Bauteil mit oberem und unterem Kondensator und Herstellungsverfahren
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE4142961A1 (de) Dram-speicheranordnung
DE4029256C2 (de) Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE19748274A1 (de) Kondensator und Verfahren zu seiner Herstellung
DE69325132T2 (de) Halbleiterspeicherbauelement
DE4400034C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE4406850C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4229837A1 (de) Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden
DE4407532A1 (de) Halbleiter-Speicherzelle und Verfahren zum Bilden derselben
DE4137669A1 (de) Dram-speicheranordnung
DE19739755A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4345344C2 (de) Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür
DE4101940A1 (de) Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 4306318

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Free format text: TAMURA, KATSUHIKO, ITAMI, HYOGO, JP KAWAI, ATSUKO, ITAMI, HYOGO, JP

AC Divided out of

Ref country code: DE

Ref document number: 4306318

Format of ref document f/p: P

AC Divided out of

Ref country code: DE

Ref document number: 4306318

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee