DE3101101C2

DE3101101C2 - Leseschaltung für eine Halbleiterspeicherzelle

Info

Publication number: DE3101101C2
Application number: DE3101101A
Authority: DE
Inventors: Fujio Yokohama Masuoka
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-01-25
Filing date: 1981-01-15
Publication date: 1986-05-15
Also published as: GB2070874A; GB2070874B; DE3101101A1; JPS56105665A; JPS5836503B2; US4426687A

Abstract

Beschrieben ist eine Halbleiter-Speichervorrichtung, bei der mindestens eine schrägisolierte dynamische Randomspeicherzelle und mindestens eine Blindzelle vorgesehen sind. Zwischen Randomspeicherzelle und Blindzelle ist ein Flip-Flop-Leseverstärker eingeschaltet. Die Blindzelle besitzt einen Leitwert bzw. eine Konduktanz, welche(r) die Hälfte der Summe aus dem Leitwert G ↓1 der Randomspeicherzelle entsprechend einer binären "1" und ihrem Leitwert entsprechend einer binären "O" beträgt. Unter Heranziehung des Leitwerts der Blindzelle als Bezugsgröße vermag der Flip-Flop-Leseverstärker Daten zu erfassen und aus Randomspeicherzelle auszulesen.

Description

Die Erfindung betrifft eine Leseschaltung für eine Halbleiterspeicherzelle nach dem Oberbegriff des Patentanspruches 1.

In jüngster Zeit wurden schräg- bzw. kegelisolierte, dynamisch verstärkende Direktzugriffsspeicherzellen (taper isolated dynamic gain RAM cell) entwickelt, die große Aufmerksamkeit auf sich gezogen haben. Eine solche Speicherzelle ist z. B. in der Zeitschrift »IEEE Int. SoI. State Circ. Conf.«, 14.2.1979, Seiten 22 und 23, beschrieben. Diese Direktzugriffsspeicherzellen enthalten einen Feldeffekttransistor, jedoch keinen Kondensator. Der Leitwert des Feldeffekttransistors variiert in Abhängigkeit davon, ob zwischen seiner Source- und Drain-Elektrode eine Ladung gefangen ist oder nicht. Der Leitwert des Transistors wird abgegriffen, um damit eine Binärziffer »1« oder »0« aus der Direktzugriffsspeicherzelle auszulesen.

Aufgrund des Fehlens eines Kondensators können solche Direktzugriffsspeicherzellen eine Speicherzellenmatrix mit hoher Packungsdichte bilden. Daher werden derartige Speicherzellen als sehr günstig angesehen; sie werden jedoch derzeit in der Praxis nicht verwendet: Bisher sind nämlich weder ein Leseverstärker noch eine Dateneinschreibschaltung entwickelt worden, die zum Auslesen von Binärziffern aus solchen Direktzugriffsspeicherzellen bzw. zum Einschreiben von Binärziffern in diese Direktzugriffsspeichersellen benutzt werden könnten.

Aus der US-PS 40 44 340 ist eine Direktzugriffsspeicherzelle bekannt, die nur einen Feldeffekttransistor enthält Jedoch besitzt diese Speicherzelle zusätzlich noch einen diskreten Kondensator, dessen Ladungszustand den Speicherzustand der zugeordneten Speicherzeile bestimmt Diese bekannte Speicherzelle besteht somit nicht ausschließlich aus einem Feldeffekttransistor, und er Speicherzustand der Speicherzelle wird auch nicht durch den Leitwert des Transistors bestimmt Das Auslesen der bekannten Speicherzelle erfolgt somit nicht, indem der Leitwert des entsprechenden Feldeffekttransistors ermittelt wird, sondern in der Weise, daß die am Kondensator anliegende Spannung festgestellt wird.

Der US-PS 40 44 340 kann zwar die Lehre entnommen werden, eine Blindzelle bei einer Speicherzelle vorzusehen. Wie jedoch eine solche Blindzelle bei einer nur einen Feldeffekttransistor aufweisenden Speicherzelle zu gestalten ist, wird in dieser Druckschrift aber nicht angegeben.

Es ist Aufgabe der vorliegenden Erfindung, eine Leseschaltung der eingangs genannten An anzugeben, wobei diese Leseschaltung möglichst einfach aufgebaut und an die Speicherzelle angepaßt sein soll.

Diese Aufgabe wird bei einer Leseschaltung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüche 2 bis 5.

Bei der erfindungsgemäßen Leseschaltung ist ebenfalls wie in der Speicherzelle kein Kondensator vorgesehen, so daß sich ein einfacher und an die Speicherzelle angepaßter Aufbau ergibt, bei dem im wesentlichen ein Feldeffekttransistor benötigt wird, dessen Leitwert in spezieller Weise eingestellt wird.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der Zeichnung naher erläutert. Es zeigt

Fig. 1 eine Querschnittansicht eines Sperrschicht-Feldeffekttransistor bei einer bekannten Halbleiter-Speichervorrichtung und

Fig.2 ein Schaltbild der Leseschaltung mit den Merkmalen der Erfindung.

Fig. 1 veranschaulicht im Schnitt eine bekannte schrägisolierte dynamisch verstärkende Direktzugriffsspeicherzelle. Sie um£aßt eine Isolierschicht 11, eine auf diesem angeordnete Gate-Elektrode 12 aus Polysilizium bzw. polykristallinem Silizium und ein Silizium-Substrat 13. Gemäß Fig. 1 ist die Isolierschicht 11 sich verjüngend bzw. konisch zulaufend ausgebildet, so daß sie mit ihrem dünnen Teil im Kanalbereich des Transistors liegt. In dem unmittelbar unter der Gate-Elektrode 12 aus Polysilizium liegenden Bereich des Substrats 13 sind eine dicke /i-Typ-Zone 14 und eine dünne p-Typ-Zone ausgebildet. Außerdem ist im Substrat 13 um den Kanalbereich des Transistors herum eine p⁺-Zone 16 ausgebildet.

Wenn im Kanalbereich unter der Elektrode 12 eine Ladung gefangen isi, verringert sich der Leitwert des Transistors. Wenn die Ladung auf nahezu Null abnimmt, erhält der Transistor einen Leitwert beträchtlicher Größe. Es sei angenommen, daß der Leitwert die Größe »1« besitzt, wenn im Kanalbereich praktisch keine Ladung angesammelt oder aufgebaut ist. Bei einem Ladungsaufbau im Kanalbereich verringert sich in diesem Fall der

31 Ol 101

Leitwert auf »0,1« oder weniger. Durch Erfassung dieser Leitwerte können Binärziffern »1« oder »0« aus dem Transistor ausgelesen werden. Zur Feststellung des Leitwerts des Transistors wird eine in F i g. 2 dargestellte Schaltung benutzt.

Die Schaltung gemäß F i g. 2 weist einen Leseverstärker 22 auf, welcher dem Leitwert einer ausgewählten Speicherzelle 21 unter Heranziehung des Leitwerts einer Blindzelle 23 als Bezugsgröße erfaßt Die Blindzelle 23 besitzt denselben Aufbau wie die Speicherzelle 21, außer, daß das Verhältnis von Kanalbreite zu Kanallänge etwa die Hälfte des entsprechenden Verhältnisses bei der Speicherzelle 21 beträgt Genauer gesagt: es läßt sich die nachstehend angegebene Gleichung aufstellen, in welcher Lc und Wc Kanallänge bzw. -breite der Speicherzelle 21 und Ld und W_D Kanallänge bzw. -breite der Blindzelle 23 bedeuten:

L₁ L_n

zelle klein gehalten werden. Da weiterhin der Leitwert der auf einem Halbleiter-Chip geformten Biindzelle etwa die Hälfte des Leitwerts der Speicherzelie beträgt und daher als Bezugsleitwert zur Erfassung oder Bü-Stimmung des Leitwerts der Speicherzelle durch den Leseverstärker herangezogen werden kann, wird ein sehr kostengünstiger Speicherchip erhalten.

(D

Die obige Gleichung (1) gibt an, daß- das Leitwertverhältnis zwischen der Speicherzelle 21 und der Biindzelle 23 ungefähr 2 beträgt Wenn somit der Leitwert der Speicherzelle 21 dann, wenn in ihr keine Ladung aufgebaut ist, »1« beträgt beträgt der Leitwert der Blindzelle 23 in ihrem ladungsfreien Zustand »0,5«. In diesem Fall erfaßt der Leseverstärker 22 z. B. eine Binärziffer »1«, wenn der Leitwert der Blindzelle 23, d. h. der Bezugsleitwcrt, 03 oder mehr beträgt, während er z. B. eine Binärziffer »0« erfaßt, wenn der Bezugsleitwert unter 0,5 liegt.

Als Leseverstärker 22 wird ein Flip-Flop-Leseverstärker verwendet, der eine hohe Empfindlichkeit besitzt und nur wenig Strom verbraucht. Noch wichtiger ist, daß er eine Erfassung mit hoher Geschwindigkeit zu gewährleisten vermag.

Wie erwähnt, beträgt das Verhältnis von Kanalbreite zu Kanallänge bei der Blindzelle 23 die Hälfte des entsprechenden Verhältnisses bei der Speicherzelie 21. Insbesondere reicht es aus, wenn der Leitwert Cp der Blindzelle 23 der nachstehend angegebenen Gleichung entspricht, in welcher G\ den Leitwert der Speicherzelie 21 bei Speicherung einer binären »1« und Gq ihren Leitwert bei Speicherung einer binären »0« bedeuten:

(2) Hierzu 1 Blatt Zeichnungen

Der Leitwert Go beträgt somit 0,75, wenn die Leitwerte G\ bzw. Go 1,0 bz',v. 0,5 betragen. Infolgedessen ergibt sich das Leitwertverhältnis zwischen der Speicherzelle 21 und der Blindzelle 23 zu 1 :0,75.

Wie erwähnt, werden erfindungsgemäß mindestens ein Feldeffekttransistor als Speicherzeile, deren Leitwert in Abhängigkeit vom Vorhandensein oder Fehler einer Ladung zwischen Source- und Drain-Elektrode variiert, und mindestens ein Feldeffekttransistor als Biindzelle verwendet, die denselben Aufbau besitzt wie die Speicherzelle und deren Leitwert der Hälfte der Summe der Leitwerte der Speicherzelle bei Speicherung einer binären »1« und dem Leitwert der Speicherzelle bei Speicherung einer binären »0« entspricht. Zur Erfassung des Leitwerts der Speicherzelle wird ein Flip-Flop-Leseverstärker verwendet, wobei der Leitwert der Blindzelle als Bezugsgröße benutzt wird. Dieser Leseverstärker spricht aut die in der Speicherzelle gespeicherten Daten an. Aus dir?sm Grund kann die Speicher-

Claims

31 Ol 101 Patentansprüche:

1. Leseschaltung für eine Halbleiterspeicherzelle, die als einziges Bauelement einen ersten Feldeffekttransistor, dessen vom Vorhandensein oder Fehlen einer gefangenen Ladung im Halbleiterbereich zwischen Source- und Drain-Elektrode abhängender Leitwert Binärdaten zugeordnet ist, aufweist, g e kennzeichnet durch eine Feldeffekttransistor-Schaltung zur Erfassung des Leitwerts des ersten Feldeffekttransistors (21), wobei die Feldeffekttransistorschaltung einen zweiten Feldeffekttransistor (23) aufweist, dessen Leitwert die Hälfte der Summe aus einem ersten Leitwert, entsprechend dem ersten Binärwert einer Binärdateneinheit und einem zweiten Leitwert, entsprechend dem zweiten Binärwert der Binärdateneinheit, beträgt und als Bezugsleitwert für den ersten Feldeffekttransistor (21) das Auslesen des gespeicherten Datums gestattet

2. Lesescialtung nach Anspruch 1, dadurch gekennzeichnet, daß die Feideffekttransislor-Schaitung weiterhin einen Flip-Flop-Leseverstärker (22) aufweist, der mit dem ersten (21) und dem zweiten (23) Feldeffekttransistor in Verbindung steht

3. Leseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kanallänge bzw. die Kanalbreite des ersten Feldeffekttransistors (21) jeweils doppelt so groß ist wie die Kanallänge bzw. die Kanalbreite des zweiten Feldeffekttransistors (23).

4. Leseschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Feldeffekttransistor (21) eine schrägisolierte dynamisch verstärkende Direktzugriffsspeicherzelle bildet

5. Leseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite reldeffekttransistor (23) denselben Aufbau besitzt wie der erste Feldeffekttransistor (21).