DE2148896A1 - Halbleiterspeicher mit eintransistor-speicherelementen und mit flipflop-schaltung zur informationsbewertung und -regenerierung - Google Patents
Halbleiterspeicher mit eintransistor-speicherelementen und mit flipflop-schaltung zur informationsbewertung und -regenerierungInfo
- Publication number
- DE2148896A1 DE2148896A1 DE19712148896 DE2148896A DE2148896A1 DE 2148896 A1 DE2148896 A1 DE 2148896A1 DE 19712148896 DE19712148896 DE 19712148896 DE 2148896 A DE2148896 A DE 2148896A DE 2148896 A1 DE2148896 A1 DE 2148896A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- flip
- memory
- transistor
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356086—Bistable circuits with additional means for controlling the main nodes
- H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
Halbleiterspeicher mit Ein-Transistor-Speicherelementen
und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung „
Die Erfindung bezieht sich auf einen dynamischen Halbleiterspeicher
mit Ein-Transistor-Speicherelementen, wobei die Transistoren je einen Steuereingang aufweisen, der an
eine Auswahleinrichtung angeschlossen ist, mit Auswahlleitungen und mit wenigstens einer Digitleitung und mit
an der Digitleitung angeschlossener Bewerter- und Regenerierschaltung
.
Halbleiterspeicher der vorgenannten Art sind aus dem Stand der Technik an sich bekannt (Electronics vom 2.8.
1971, S. 69-75; deutsche Offenlegungsschrift 2 012 090).
Bei diesen Halbleiterspeichern wird die als Ladung in einer Kapazität gespeicherte Information über einen von
einer Auswahleinrichtung gesteuerten Transistor ausgelesen. Beim Auslesen der gespeicherten, Information erfolgt
ein Ladungsausgleich zwischen der vorgenannten Kapazität einerseits und der Kapazität der Digitleitung sowie der
Eingangskapazität der Bewerter- und Regenerierschaltung andererseits, der zu einer, der ausgelesenen Information
entsprechenden, Potentialveränderung auf der Digitleitung führt. Die Bewerterschaltung besteht aus einem Leseverstärker,
einem Zwischenspeicher und einer Treiberschaltung und dient zum Lesen und Regenerieren (Wiedereinschreiben)
der durch das Auslesen gelöschten Information.
Ein Nachteil dieser Schaltung besteht darin, daß ein empfindlicher, mit seiner Schwelle an die Amplitude des
Lesesignals angepaßter Verstärker wegen der Prozeßtole-
— 2 —
309815/0971
2U8896
ranzen nur rait erhöhtem Aufwand realisiert werden kann.
Ein weiterer Nachteil dieser Schaltung ist, daß eine Kompensation des beim Auswählen eines Speicherelements unvermeidlich
auftretenden Störsignals nicht möglich ist.
Es ist mithin eine Aufgabe der vorliegenden Erfindung, Nachteile des Standes der Technik zu beseitigen.
Diese Aufgabe wird durch einen wie eingangs angegebenen dynamischen Halbleiterspeicher gelöst, der erfindungsgemäß
dadurch gekennzeichnet ist, daß als Bewerter- und Regenerierschaltung eine Flipflop-Schaltung vorgesehen ist,
in der die beiden Eingangs- und Ausgangspunkte der Flipflop-Schaltung
über mindestens einen steuerbaren Halbleiterschalter elektrisch miteinander verbunden sind.
Als in ihrer elektrischen Leitfähigkeit steuerbare Halbleiterschalter
sind vorzugsweise Transistoren vorgesehen, insbesondere Feldeffekttransistoren.
Gemäß einer speziellen Ausführungsform der Erfindung sind in der Flipflop-Schaltung einer Bewerter- und Regenerier-•chaltung
der erfindungsgemäßen Art zwei steuerbare Halbleiterschalter vorgesehen, die in Bezug auf die Eingangsbzw. Ausgangspunkte dieser Flj-pflop-Schaltung in Reihe
elektrisch miteinander verbunden sind» wobei sich zwischen den zwei Halbleiterschaltern dieser Flipflop-Schaltung ein
Anschluß befindet, an dem ein vorgegebenes elektrisches Potential angeschlossen werden kann.
Gemäß einer Weiterbildung der Erfindung sind die beiden Eingangs- bzw. Ausgangspunkte (im folgenden auch als
"Punkte" bezeichnet) der als Flipflop ausgeführten Bewerter- und Regenerierschaltungen an je eine Digitleitung mit
- 3 309815/09 7 1
Speicherelementen angeschlossen. Auf diese V/eise wird vorteilhaft
eine doppelte Ausnutzung der vorgesehenen Bewerter- und Regenerierschaltungen erreicht. Um an jedem der
beiden Punkte einer erfinduhgsgemäßen Flipflop-Schaltung jeweils ein gleich großes Auslesesignal bei Auswahl eines
Speicherelementes der einen oder der anderen Digitleitung zu erhalten, werden beide Punkte mit nahezu gleich großer
Digitleitungskapazität belastet und vorzugsweise eine gleich große Anzahl von Speicherelementen an beide Digitleitungen
angeschlossen.
Für einen Halbleiterspeicher können eine vorgegebene Anzahl von Ein-Transistor-Speicherelmenten mit Auswahl- und
Digitleitungen und mit den jeweils zugehörigen Bewerterund Regenerierschaltungen zu einer Einheit zusammengefaßt
werden. Technisch von besonderem Interesse ist die Zusammenfassung zu einer Einheit in integrierter Halbleitertechnik.
In dieser Technik werden eine große Anzahl von Speicherelementen, die Schaltungselemente und Leiterbahnen
der Bewerter- und Regenerierschaltungen, die Auswahl- und Digitleitungen sowie die Auswahleinrichtungen zusammen
auf einem Halbleiterchip aufgebaut. V/eitere Einzelheiten dieser integrierten Technik sind aus dem Stand der
Technik bekannt.
Weitere Einzelheiten gehen aus den Figuren bevorzugter Ausführungsbeispiele und von Weiterbildungen der Erfindung
sowie aus der Figurenbeschreibung und aus den Unteransprüchen hervor.
Figur 1 zeigt eine für eine Bewerter- und· Regenerierschaltung
erfindungsgemäß vorgesehene Flipflop-Schaltung
mit einem Halbleiterschalter mit Steueranschluß
' - 4 30981 B/097 1
Figur 2 zeigt eine entsprechende Flipflop-Schaltung mit zwei Halbleiterschaltern mit einem dazwischenliegenden
Anschluß und mit einem Steueranschluß.
Figur 3 zeigt einen Speicher mit einer Bewerter- und Regenerierschaltung,
mit zwei Digitleitungen mit Speicherelementen und Blindelementen zur Störkompensation
und mit zwei Auswahleinrichtungen (Wortdecodierer und Bitdecodierer).
Die Flipflop-Schaltung der Figur 1 besteht im wesentlichen aus den beiden Schalttransistoren 2 und 4 und den
Lastwiderständen 6 und 8, die hier als Feldeffekttransistoren mit solchen Gateanschlüssen ausgeführt sind, die
mit der Drainelektrode der Feldeffekttransistoren verbunden sind. Mit 3 und 5 sind die Eingangs- bzw. Ausgangspunkte
der Flipflop-Schaltung bezeichnet, an denen Signale in die Flipflop-Schaltung eingegeben und Ausgangssignale
aus der Flipflop-Schaltung entnommen werden können. Gemäß einem Merkmal der Erfindung ist bei einer Ausführungsform
ein Transistor 10 als elektrischer Halbleiterschalter zwischen den Punkten 3 und 5 vorgesehen. Vorzugsweise
ist dies ein Feldeffekttransistor mit Gateelektrode. Im Falle des elektrisch leitenden Zustandes dieses
Schalters 10 sind die Punkte 3 und 5 elektrisch miteinander verbunden und befinden sich damit zwangsweise auf etwa
demselben Potential. Im elektrisch gesperrten Zustand des Transistors 10 können die Punkte 3 und 5, wie dies für
eine Flipflop-Schaltung typisch ist, zwei zueinander komplementäre stabile Zustände annehmen, wenn an die Anschlüsse
7 und 9 der Flipflop-Schaltung eine entsprechende elektrische Versorgungsspannung angeschlossen ist. Die
Umschaltung des Transistors 10 von dem einen in den anderen Zustand wird durch Anlegen eines entsprechenden Potentials
an den Anschluß 11, beim Feldeffekttransistor der Gateelektrode, bewirkt. Durch den elektrischen Kurz-
- 5 -3098 15/097 1
2U8896
Schluß zwischen den Punkten 3 und 5 wird die Flipflop-Schaltung
in einen Arbeitspunkt gezwungen, der den labilen Gleichgewichtszustand zwischen den beiden stabilen
Zuständen der Flipflop-Schaltung darstellt.
Figur 2 zeigt eine Variante der erfindungsgemäßen Ausführungsform der Bewerter- und Regenerierschaltung für einen
erfindungsgemäßen Speicher. Einzelheiten dieser Figur, die mit Einzelheiten der Figur 1 übereinstimmen, haben
gleiche Bezugszeichen. Mit 20 und 21 sind zwei Halblei- · terschalter bezeichnet. Als Halbleiterschalter sind wieder
Feldeffekttransistoren 20, 21 vorgesehen, deren Gateelektroden miteinander und mit den Drainelektroden verbunden
sind. In der Schaltung ist zwischen diesen beiden in Bezug auf die Punkte 3 und 5 in Reihe hintereinanderliegenden
Schalter 20 und 21 ein elektrischer Anschluß 23 vorgesehen, an den ein elektrisches Potential angelegt
werden kann. \Ienn die Schalter 20 und 21 sich in elektrisch
leitendem Zustand befinden, werden die Punkte 3 und 5, wie dies im Zusammenhang mit der Figur 1 bereits beschrieben
ist, auf übereinstimmendes Potential gezwungen. Bei der Ausführung nach Figur 2 nehmen die Punkte 3 und 5 das an
den Anschluß 23 angelegte■Potential an. Auf diese Weise
können die Punkte 3 und 5 mit einem vorgegebenen für die Punkte 3 und 5 gleichen Potential beaufschlagt werden,
das Je nach Höhe des Potentials am Anschluß 23 von dem Potential des Vorangehend beschriebenen labilen Gleichgewichtszustandes
der Flipflop-Schaltung abweicht. Damit kann eine Schwelle für die am Punkt 3 oder 5 auftretende
Auslesespannung eingestellt werden.
Figur 3 zeigt eine weiter ausgestaltete Ausführungsform eines Speichers nach der Erfindung. Mit 31 ist eine Bewerter-
und Regenerierschaltung bezeichnet, wie sie in den Figuren 1 und 2 dargestellt und näher beschrieben ist.
- 6 3098 1 5/097 1
-6- 2H8896
Soweit Einzelheiten in der Figur 3 bereits im Zusammenhang mit den Figuren 1 und 2 beschrieben worden sind, haben
sie dieselben Bezeichnungen. Der Anschluß 32 ist, jenachdem
ob eine Flipflop-Schaltung nach der Figur 1 oder nach der Figur 2 vorgesehen ist, gleichbedeutend mit dem
Anschluß 11 oder mit dem Anschluß 23. An jedem der beiden Punkte 3 und 5 der Bewerter- und Regenerierschaltung
ist gemäß dieser Ausgestaltung eine Digitleitung 40 und eine Digitleitung 50 angeschlossen. An die Digitleitung
40 sind eine Anzahl Ein-Transistor-Speicherelemente eines Speicherelementfeldes 400 angeschlossen, die parallel zueinander
gegen Erde geschaltet sind. In der Figur 3 sind für das Feld 400 stellvertretend nur die beiden Speicherelemente
41 und 42 dargestellt. Wie bereits oben erwähnt und wie aus dem Stand der Technik bekannt, besteht ein
Speicherelement aus einem Transistor (141, 142 ...) und einer Kapazität (241, 242 ...), in der das eingeschriebene
Signal gespeichert wird. Mit 43 ist ein an sich bekannter Bit-Decodierer bezeichnet, der an das Ende der
Digitleitung 40 angeschlossen ist und der je nach Aufbau zur Auswahl jeweils einer oder jeweils einer Gruppe von
Digi;;leitungen dient. Mit 44 ist ein Wort-Decodierer bezeichnet,
dessen Ausgänge mit den Gateelektroden der Tran-
ψ sistoren (41, 42 »„,) der Speicherelemente des Feldes 400
verbunden sind.
Der Wortdecodierer 44 enthält zudem eine an sich bekannte
Logikschaltung 144, deren Ausgang gemäß einer besonderen Weiterbildung der Erfindung mit der Gateelektrode eines
Transistors 145 verbunden ist. Dieser Transistor 145 bildet zusammen mit der Kapazität 245 ein wie im folgenden
noch zu beschreibendes Blindelement 45, das in seinem Aufbau gleich dem Aufbau eines Speicherelements (41, 42 ...)
ist.
- 7 3 0 9 8 15/0971
-7- 2U8896
Mit 13 ist die in der Schaltung auftretende Schaltungskapazität
der Schaltung 31 am Punkt 5 bezeichnet. Im wesentlichen ist diese Kapazität durch die angeschlossene Digitleitung
gegeben.
An dem Punkt 3 der Bewerter- und Regenerierschaltung ist eine weitere Digitleitung 50 angeschlossen. Diese Digitleitung
50 ist mit einer Anzahl von Speicherelementen eines Feldes 500 verbunden, von denen stellvertretend die
beiden Speicherelemente 51 und 52 dargestellt sind. Vorzugsweise ist die Anzahl der an die Digitleitung 50 angeschlossenen
Speicherelemente gleich groß derjenigen Anzahl von Speicherelementen, die an die Digitleitung 40
angeschlossen sind. Auf diese Weise ist die kapazitive Belastung der Schaltung 31 am Punkt 5 genauso groß v/ie am
Punkt 3. Mit 54 ist der Wortdecodierer für die Speicherelemente
(51, 52 ...) bezeichnet. Der Wortdecodierer 54 ist mit den Gateelektroden der Schalttransistoren der jeweiligen
Speicherelemente verbunden. Der Wortdecodierer 54 enthält zudem eine an sich bekannte Logikschaltung 154,
die in ihrer Funktion der Logikschaltung 144 entspricht und deren Ausgang mit der Gateelektrode eines Schalttransistors
155 verbunden ist. Der Schalttransistor 155 bildet zusammen mit der Kapazität 255 ein Blindelement ^3t
das mit den Speicherelementen (51, 52 ...) identisch ist
und das in seiner Funktion dem Blindelement 45 entspricht. Mit 15 ist die am Punkt 3 auftretende Schaltungskapazität
der Bewerter-und Regenerierschaltung bezeichnet. Mit 60
ist die Gesamtheit der hier nur zum Teil dargestellten Leitungen und Anschlüsse für die Wortadressen bezeichnet,
wobei diese Anschlüsse mit den Wortdecodierern 44 und 54 verbunden sind. Mit 80 ist die Gesamtheit der hier nur
zum Teil dargestellten Anschlüsse für die Bitadresse bezeichnet, die mit dem Bitdecodierer 43 verbunden ist.
" - 8 30981 5/0971
-8- 2H8896
Zum Auslesen eines der Speicherelemente, beispielsweise des Speicherelementes 41, wird durch ein Signal des V/ortdecodierers
44 der Transistor 141 elektrisch leitend geschaltet. Die in der Kapazität 241 gespeicherte Ladung
verteilt sich damit auf die Kapazität 241 und die Schaltungskapazität 15 der Bewerter- und Regenerierschaltung
31· Durch dieses beim Auslesen an der Schaltungskapazität
15 auftretende Lesesignal wird, ausgehend von dem zuvor durch den Transistor (10 bzw. 20, 21) eingestellten Arbeitspunkt,
der Bewerter- und Regenerierschaltung Je nach ^ Polarität des Lesesignals ein Kippvorgang der Flipflop-™
Schaltung in den entsprechenden stabilen Zustand ausgelöst. Dieser Kippvorgang liefert nicht nur das logische
Signal am Daten-Ausgang 443 des Bitdecodierers, sondern bewirkt auch eine Wiederaufladung (Regenerierung) der Kapazität
241 auf ihren vorherigen Ladungswert.
Das für das Speicherelement 241 beschriebene Ausleseverfahren kann zu gleicher Weise mit Jedem anderen Speicherelement
durchgeführt werden.
Durch die Einstellung des Arbeitspunktes können gemäß dem Erfindungsgedanken bereits sehr kleine Auslesesignale be-)
wertet werden.
Beim Auslesen eines der Speicherelemente 41, 42 ... des
Feldes 400 wird entsprechend einer weiteren, wie oben angedeuteten Ausgestaltung der Erfindung gleichzeitig mit
der Ansteuerung eines Speicherelementes des Feldes 400 der Transistor 145 des Blindelementes 45 mit dem Transistor
145 und der Kapazität 245 durch die Logikschaltung 144 elektrisch leitend geschaltet. Bei dieser besonderen
Ausgestaltung der Erfindung wird die Bewerter- und Regenerierschaltung 31 an den Punkten 3 und 5 mit Jeweils
gleich großer Kapazität 245 und der beispielsweise ausge-
309815/0971
-9- 2H889B
wählten Kapazität 241 belastet. Das von dem Blindelement
ausgehende und am Punkt 3 auftretende Störsignal kompensiert das von dem auszulesenden Speicherelement, beispielsweise
41, ausgehende und am Punkt 5 auftretende
Störsignal, das dem Nutzsignal des Speicherelementes 41 überlagert ist. Durch diese vorteilhafte Ausgestaltung
der Erfindung ist es- also möglich, den Einfluß von Störsignalen weitgehend auszuschließen. Hierdurch können noch
kleinere Lesesignale bewertet werden, was eine vorteilhafte Reduzierung der Größe der Speicherkapazitäten (z.B.
241) ermöglicht.
Wie bereits oben erwähnt, ist es ein sehr wesentlicher Vorteil der Erfindung, daß durch Steuerung des Transistors
10 bzw. der Transistoren 20 und 21 der Arbeitspunkt der Flipflop-Schaltung der Bewerterhaltung unmittelbar vor dem
Eintreffen eines auszulesenden Signals in der Bewerterund Regenerierschaltung auf ein vorgegebenes, ein den
Punkten 3 und 5 gleiches Potential gebracht werden kann, nämlich bei einer Ausführung nach Figur 1 auf den Punkt
des labilen Gleichgewichtes zwischen den beiden stabilen Gleichgewichtszuständen der Flipflop-Schaltung und bei
einer Ausführungsform nach Figur 2 auf einen Arbeitspunkt
gelegt werden kann, der durch das vorgegebene Potential am Anschluß 23 bestimmt ist.
Vor Beginn des Ausleseprozesses, vorzugsweise unmittelbar vor Beginn des Ausleseprozesses, wird der Transistor 10
bzw. werden die Transistoren 20 und 21 wieder sperrend geschaltet. In diesem Zustand besteht für die Flipflop-Schaltung
die Möglichkeit, daß sich die Potentiale der Punkte 3 und 5, die zuvor im wesentlichen gleich waren,
gegeneinander verändern. Der Veränderung der Potentiale an den Punkten 3 und 5 wirken jedoch zunächst zu einem gewissen
Grade die Kapazitäten 13 und 15 entgegen.
- 10 3098 15/097 1
- ίο.- 7U3896
Durch das Auftreten eines Auslese'signals an dem Punkt 3 oder an dem Punkt 5 wird die Flipflop-Schaltung je nach
Polarität des Auslesesignals in eine der beiden stabilen Zustände gekippt, wobei der Transistor 10 bzw. die Transistoren
20 und 21 zum Zeitpunkt des Eintreffens dieser Auslesesignale bereits gesperrt sind. Anderenfalls würde
nämlich das Auslesen- infolge des vorliegenden Kurzschlusses zwischen den Punkten 3 und 5 unmöglich werden.
Gemäß einer bevorzugten Weiterentwicklung des Betriebsverfahrens einer erfindungsgemäßen Speicheranordnung v/erden
vor dem Auslesen der beispielsweise im Element 41 gespeicherten Information zunächst die Punkte 3 und 5 auf
nahezu gleiches Potential gebracht. Dies v/ird durch Umschalten des Transistors 10 bzw. der Transistoren 20 und
21 in den leitenden Zustand herbeigeführt. Gleichzeitig wird von der im Wortdecodierer 44 befindlichen Logikschaltung
144 ein Signal erzeugt, das den Transistor 145 des Blindelements 45 in den leitenden Zustand umschaltet. Dadurch
wird eine Aufladung der Speicherkapazität 245 auf das Potential des -Punktes 5 erreicht.
Nach erfolgter Aufladung wird der Transistor 145 durch ein entsprechendes Signal wieder in den nichtleitenden
Zustand umgeschaltet. Gleichzeitig oder in zeitlichem Abstand werden nun die Potentiale an den Anschlüssen 7 und
9 der Flipflop-Schaltung derartig geändert, daß die Flipflop-Schaltung
an diesen Anschlüssen keine Stromaufnahme aufweist.
Nach Erreichen dieses Zustandes wird dann der Transistor
10 bzw. werden die Transistoren 20 und 21 mittels eines entsprechenden Signals in den gesperrten Zustand geschaltet.
Nach erfolgter Abschaltung wird das Potential der Punkte 3 und 5 durch die angeschlossenen Schaltungskapa-
- 11 309815/0 9 71
2U8896
zitäten 13 bzw. 15 solange gespeichert, bis beim nun einsetzenden
Auslesevorgang (bzw. Einschreibvorgang) durch die auf den' Digitleitungen 40 und 50 auftretenden Nutz-
und Störsignale Potentialänderungen an den Punkten 5 und 3 herbeigeführt werden.
Zu Beginn des Auslesevorgangs wird durch ein vom Wortdecodierer
44 abgegebenes Signal beispielsweise der Transistor 141 des Speicherelements 41 in den leitenden Zustand
geschaltet, wodurch ein Ladungsausgleich zwischen der
Speicherkapazität 241 und der Schaltungskapazität 15 eingeleitet wird. Dies führt je nach vorherigem Ladungszustand
der Speicherkapazität 241 zu einer den Informationsinhalt darstellenden Erhöhung oder Verringerung des zuvor
am Punkt 5 erfindungsgemäß eingestellten und durch die Schaltungskapazität 15 gespeicherten Potentials. Ein gewisser
Anteil der auftretenden Potentialänderung wird dabei durch das beim Auslesen unvermeidbar auftretende Störsignal
verursacht.
Gleichzeitig mit dem oben beschriebenen Schaltvorgang am Transistor 141 wird auch der Transistor 145 des Blindelementes
45 durch ein entsprechendes, von der Logikschaltung 144 abgegebenes Signal in den leitenden Zustand geschaltet,
wodurch ein Ladungsausgleich zwischen der Speicherkapazität 245 und der Schaltungskapazität 13 eingeleitet
wird. Da wegen des wie zuvor beschriebenen Ladevorgangs der Speicherkapazität 245 vor Beginn des Auslesevorgangs
nahezu keine Potentialdifferenz zwischen der Speicherkapazität 245 und der Schaltungskapazität 13 be
stand, erfolgt hier ein nur durch das Störsignal verursachter Ladungsausgleich, der am Punkt 3 eine annähernd
gleich große und gleich gerichtete Potentialänderung hervorruft, wie sie durch das Auswahl-Störsignal am Punkt 5
hervorgerufen wird.
- 12 -309815/097 1
- 12 - 2H8896
Die nach beendetem Auslesevorgang zwischen den Punkten 3 und 5 vorhandene Differenzspannung stellt somit nur das
gewünschte Nutzsignal dar.
Hat diese Differenzspannung eine bestimmte, durch die
Schwellenbreite der erfindungsgemäß vorgesehenen Flipflop-Schaltung bedingte Größe erreicht, so wird die Flipflop-Schaltung
durch Änderung der Potentiale an den Anschlüssen 7 und 9 auf die ursprünglichen Werte aktiviert und somit
der Kippvorgang eingeleitet.
Da sich während der Dauer dieses Kippvorganges insbesondere
der Transistor 141 des Speicherelements 41 im leitenden Zustand befindet, erfolgt gleichzeitig über die Digitleitung
40 eine den zuvor vorhandenen Ladungszustand der Speicherkapazität 241 regenerierende Auf- oder Entladung.
Nach Erreiches des der ausgelesenen Information entsprechenden stabilen Zustands der Flipflop-Schaltung werden
die Transistoren 141 und 145 durch entsprechende Signale des Wortdecodierers 44 bzw. der Logikschaltung 144 in den
. gesperrten Zustand geschaltet und die ausgelesene Infor- * mation kann als Strom oder als logischer Spannungspegel
am Ausgang 443 des Bitdecodierers abgenommen werden. Es sei darauf hingewiesen, daß das Blindelement 45 auch bereits
nach Einsetzen des Kippvorganges der Flipflop-Schaltung der Bewerter- und Regenerierschaltung 31 durch Sperren
des Transistors 145 des Blindelementes 45 abgeschaltet werden kann.
Der gesamte oben beschriebene Funktionsablauf gilt sinngemäß
auch für alle anderen Speicherelemente des erfindungsgemäßen Speichers, z.B. auch für die des Speicherfeldes
500 mit dem diesem Feld zugeordneten Blindelement
- 13 309815/0971
13- 2H8896
Das Einschreiben einer Information erfolgt mit im wesentlichen gleichem Funktionsablauf, wobei die am Dateneingang
44Λ anliegende Information während des als Auslesevorgang
beschriebenen Zeiträumen über den Bitdecodierer 43 auf die beispielsweise ausgewählte Digitleitung 40 geschaltet
wird.
12 Patentansprüche
3 Figuren
3 Figuren
309815/0971
Claims (12)
- Patentansprüche/ti Dynamischer Halbleiterspeicher mit Ein-Transistor-Speicherelementen, wobei die Transistoren je einen Steuereingang aufweisen, mit dem diese an eine Auswahleinrichtung angeschlossen sind, mit Auswahlleitungen und mit wenigstens einer Digitleitung und mit an der Digitleitung angeschlossener Bewerter- und Regenerierschaltung,dadurch gekennzeichnet , daß als Bewer- ^ ter- und Regenerierschaltung (31) eine Schaltung, auf— gebaut nach Art einer Flipflop—Schaltung, vorgesehen ist, bei der zusätzlich zwischen den beiden Eingangsbzw. Ausgangspunkten (3» 5) der Flipflop-Schaltung eine weitere elektrische Verbindung (10; 20, 21) über mindestens einen steuerbaren Halbleiterschalter vorgesehen ist.
- 2. Speicher nach Anspruch 1,dadurch gekennzeichnet , daß als Halbleiterschalter ein Transistor vorgesehen ist (Fig.1,2).
- 3. Speicher nach Anspruch 1,ψ dadurch gekennzeichnet, daß als Transistor ein Feldeffekttransistor vorgesehen ist.
- 4. Speicher nach Anspruch 1 oder 2,dadurch gekennzeichnet, daß zwei in Bezug auf die Punkte in Reihe elektrisch miteinander geschaltete Halbleiterschalter vorgesehen sind und zwischen den beiden Halbleiterschaltern ein Anschluß (23) für ein elektrisches Potential vorgesehen ist (Fig. 2).- 15 309815/097 12U8896
- 5. Speicher nach einem der Ansprüche 1 "bis 4,dadurch gekennzeichnet , daß als Halbleiterschalter ein Halbleiterelement vorgesehen ist, das zusammen mit den Speicherelementen (41, 42; 51* 52) und den Elementen der Bewerter- und Regenerierschaltung in integrierter Technik ausgeführt ist.
- 6. Speicher nach einem der Ansprüche 1 bis 5,dadurch gekennzeichnet , daß an beiden Eingangs- bzw. Ausgangspunkten je eine Digitleitung (40, 50) mit Speicherelementen angeschlossen ist.
- 7. Speicher nach Anspruch 6,dadurch gekennzeichnet, daß die Anzahl der Speicherelemente bei beiden Digitleitungen gleich groß ist und die beiden Digitleitungen in ihrem Aufbau gleich ausgebildet sind (Fig.3).
- 8. Speicher nach Anspruch 6 oder 7,dadurch gekennzeichnet , daß jeweils ein Speicherelement (45, ^) einer Digitleitung als Blindelement mit seinem Steuereingang des Transistors (145, 155) an^der^Auswahleinrichtung (44, 54) der Speicherelemente der anderen Digitleitung (40, 50) angeschlossen ist.
- 9. Speicher nach einem der Ansprüche 1 bis 8,dadurch gekennzeichnet , daß Schaltungsmittel (144, 154) bei Auswahleinrichtung (44, 54) vorgesehen sind, die die Auswahl der Blindelemente zeitlich verschoben zur Auswahl der Speicherelemente ermöglichen.- 16 309815/09712H8896
- 10. Speicher,dadurch gekennzeichnet, daß mehrere Bewerter- und Regenerierschaltungen mit angeschlossenen Digitleitungen nach einem der Ansprüche 1 bis 8 zu einer Einheit zusammengefaßt sind.
- 11. Verfahren zum Betrieb eines Speichers nach einem der Ansprüche 1 bis 10,dadurch gekennzeichnet, daß zeitlich vor dem Auslesevorgang die Eingangs- bzw. Ausgangspunkte zunächst auf gleiches Potential gebracht werden und vor Beginn die zusätzliche elektrische Verbindung zwischen den Punkten (3, 5) unterbrochen und während des Auslesevorganges diese Unterbrechung beibehalten wird.
- 12. Verfahren nach Anspruch 11,dadurch gekennzeichnet, daß, nachdem die beiden Punkte auf gleiches Potential gebracht worden sind und vor Unterbrechung der zusätzlichen elektrischen Verbindung die Flipflop-Schaltung durch entsprechende Potentialveränderungen an den Anschlüssen (7, 9) für die Versorgungsspannung der Flipflop-Schaltung gesperrt wird und nach Aufladung der Schaltungskapazität (13, 15) der Flipflop-Schaltung durch die Information eines ausgewählten Speicherelementes in den vorherigen Zustand zurückgeführt wird«3098 15/097 1Leerseite
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE789500D BE789500A (fr) | 1971-09-30 | Memoire a semiconducteurs avec elements de memorisation a un seul transistor | |
| DE19712148896 DE2148896C3 (de) | 1971-09-30 | Halbleiterspeicher mit Ein-Transistor-Speicherelementen und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung und Verfahren zum Betrieb dieses Speichers | |
| US00288044A US3774176A (en) | 1971-09-30 | 1972-09-11 | Semiconductor memory having single transistor storage elements and a flip-flop circuit for the evaluation and regeneration of information |
| NL7213087A NL7213087A (de) | 1971-09-30 | 1972-09-27 | |
| GB4464572A GB1409910A (en) | 1971-09-30 | 1972-09-27 | Semiconductor data stores |
| IT29797/72A IT968421B (it) | 1971-09-30 | 1972-09-28 | Memoria a semiconduttori con ele menti di memoria ad un transisto re e con circuito filip flop per la valutazione e la rigenerazione di informazioni |
| FR7234348A FR2154683B1 (de) | 1971-09-30 | 1972-09-28 | |
| JP9792572A JPS5516342B2 (de) | 1971-09-30 | 1972-09-29 | |
| LU66201A LU66201A1 (de) | 1971-09-30 | 1972-09-29 | |
| DE2409058A DE2409058A1 (de) | 1971-09-30 | 1974-02-25 | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb |
| JP50023350A JPS595993B2 (ja) | 1971-09-30 | 1975-02-25 | フリツプフロツプ形式による２進信号の再生回路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712148896 DE2148896C3 (de) | 1971-09-30 | Halbleiterspeicher mit Ein-Transistor-Speicherelementen und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung und Verfahren zum Betrieb dieses Speichers | |
| DE2409058A DE2409058A1 (de) | 1971-09-30 | 1974-02-25 | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2148896A1 true DE2148896A1 (de) | 1973-04-12 |
| DE2148896B2 DE2148896B2 (de) | 1975-01-23 |
| DE2148896C3 DE2148896C3 (de) | 1977-02-24 |
Family
ID=
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046049A (de) * | 1973-08-02 | 1975-04-24 | ||
| DE2525225A1 (de) * | 1974-07-23 | 1976-02-05 | Ibm | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046049A (de) * | 1973-08-02 | 1975-04-24 | ||
| DE2525225A1 (de) * | 1974-07-23 | 1976-02-05 | Ibm | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung |
Also Published As
| Publication number | Publication date |
|---|---|
| LU66201A1 (de) | 1973-04-02 |
| US3774176A (en) | 1973-11-20 |
| DE2148896B2 (de) | 1975-01-23 |
| BE789500A (fr) | 1973-03-29 |
| DE2409058A1 (de) | 1975-09-04 |
| GB1409910A (en) | 1975-10-15 |
| IT968421B (it) | 1974-03-20 |
| JPS5516342B2 (de) | 1980-05-01 |
| JPS50120549A (de) | 1975-09-20 |
| NL7213087A (de) | 1973-04-03 |
| JPS4873031A (de) | 1973-10-02 |
| FR2154683B1 (de) | 1977-01-14 |
| FR2154683A1 (de) | 1973-05-11 |
| JPS595993B2 (ja) | 1984-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2409058A1 (de) | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb | |
| DE2635028C2 (de) | Auf einem Halbleiterplättchen integriertes Speichersystem | |
| DE2525225A1 (de) | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung | |
| DE2557359A1 (de) | Gegen datenverlust bei netzausfall gesicherter dynamischer speicher | |
| DE1959870C3 (de) | Kapazitive Speicherschaltung | |
| DE2514582B1 (de) | Schaltung zur erzeugung von leseimpulsen | |
| DE3939849A1 (de) | Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb | |
| DE3038641A1 (de) | Halbleiter-speicherschaltung | |
| DE2422136A1 (de) | Speicherschaltung mit einzeltransistorspeicherzellen | |
| DE2041959A1 (de) | Randomspeicher | |
| DE2855118B1 (de) | Dynamischer FET-Speicher | |
| DE2424858A1 (de) | Integrierte treiberschaltung | |
| DE3200613C2 (de) | ||
| DE2223734A1 (de) | Monolithische Speicherzelle | |
| DE4119248A1 (de) | Integrierter halbleiterschaltkreis | |
| DE3307756C2 (de) | ||
| DE1959374C3 (de) | Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter -Speicherzelle | |
| DE2523683A1 (de) | Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden | |
| DE2049076A1 (de) | Kreuzpunkt Matnxgedachtnis | |
| DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
| DE2247937A1 (de) | Verfahren zur messung einer gespeicherten ladung | |
| DE2101180A1 (de) | Datenspeicher mit Feldeffekttransisto ren ' | |
| DE2633558C2 (de) | Speicherbaustein | |
| DE3202028A1 (de) | Integrieter dynamischer schreib-lese-speicher | |
| DE2148896C3 (de) | Halbleiterspeicher mit Ein-Transistor-Speicherelementen und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung und Verfahren zum Betrieb dieses Speichers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 |