DE2912328A1 - Speichersystem mit stabilisiertem leseverstaerker - Google Patents

Description

BESCHREIBUNG

Die Erfindung bezieht sich auf ein Speichersystem mit einem schnellen und stabilen Leseverstärker hoher Empfindlichkeit und richtet sich im einzelnen auf ein monolithisches Speichersystem, welches von Feldeffekttran— sistoren als Schaltkreiselementen Gebrauch macht.

Ein in jüngerer Zeit entwickelter monolithischer Speicher umfaßt eine Anzahl von Speicherzellen, von denen jede einen Feldeffekttransistor und eine Kapazität enthält, sowie einen Differenzleseverstärker mit einer aus Feldeffekttransistoren aufgebauten Flip-Flop-Schaltung. Der Verstärker differenzverstärkt die Spannungen eines Paares von Datenleitungen und ermittelt das in einer ausgewählten der Speicherzellen gespeicherte Signal. Die Flip-Flop-Schaltung weist einen Halteknotenpunkt (latch node) auf, welcher auf eine bestimmte Spannung voraufgeladen wird, bevor die Flip-Flop-Schaltung mit ihrem Verstärkungvorgang beginnt. Die Datenleitungen werden ebenfalls auf nahezu die gleiche Spannung voraufgeladen. Vor dem Verstärkungsvorgang sind die Transistoren, welche die Flip-Flop-Schaltung bilden, im Aus-Zustand. Bei diesen Gegebenheiten wird das in einer der Speicherzellen gespeicherte Signal ausgelesen und die Spannung auf einer der Datenleitungen ändert sich entsprechend dem ausgelesenen Signal. Dann wird ein Entladefeldeffekttransistor,, der mit dem Halteknotenpunkt der Flip-Flop-Schaltung verbunden ist, eingeschaltet.

Infolgedessen sinkt die Knotenspannung auf 0 Volt ab und die Flip-Flop-Schaltung beginnt mit ihrem Verstärkung-Vorgang-. Das Schalten des Entladetransistors wird durch einen Spannungsimpuls gesteuert, der von einer Impuls=

/0811

schaltung geliefert wird, die in. der Peripherie des Speicherzellenbereichs sitzt. Sobald der Spannungsimpuls höher als die Schwellenspannung V des Transistor wird, wird der Transistor leitend. Der Transistor muß leitend werden, nachdem das in der Speicherzelle gespeicherte Signal auf
eine entsprechende Datenleitung ausgelesen worden ist«

Bei dem bekannten Speichersystem kommt es oft vor,
daß es nicht richtig arbeitet, wenn die Schwellenspannung V„ klein ist.

Zur Entwicklung eines Speichers mit höherer Packungsdichte ist es notwendig, die Größe der in dem Speicher verwendeten Transistoren zu vermindern. Ebenso ist es notwendig, die Versorgungsspannung V~_n, welche an die Transistoren geliefert wird, zu vermindern, um einen dielektrischen Durchbruch der Transistoren wegen der Größenverminderung zu vermeiden. Gleichzeitig ist es notwendig, die Schwellenspannung V der Transistoren zu vermindern, um ein schnelles
Arbeiten weiterhin zu gewährleisten. Die Schaltgeschwindigkeit eines Feldeffekttransistors ist in etwa proportional der Größe (V^ - V_m)ⁿ, wobei V„ die Gate-Spannung und η eine

VJ JL ta

zwischen 1,0 und 2,0 experimentell bestimmte Zahl ist. Wenn die Gate-Spannung V_ nahezu gleich der Versorgungs spannung V^-. angenommen wird, ist bei Verwendung einer niedrigeren Versorgungsspannung eine niedrigere Schwellenspannung V wünsehenswert, um weiterhin ein schnelles Arbeiten zu haben.
Wenn der mit der Flip-Flop-Schaltung verbundene Entladefeldeffekttransistor eine niedrigere Schwellenspannung hat, besteht wegen der Spannungsdrift des an sein Gate gelieferten Spannungsimpulses die Gefahr, daß er auch dann

leitend wird, wenn er nicht-leitend sein soll. Infolgedessen

9098/* n/0821

beginnt sich der Halteknotenpunkt der Flip-Flop-Schaltung während eines unerwünschten Zeitraumes sich zu entladen, und die Schaltung führt ihren Verstärkungsvorgang durch und entlädt damit die Datenleitungen. Das Ausgangssignal der Flip-Flop-Schaltung in dem Zeitraum, wo das verstärkte Signal nachgewiesen werden sollte, ist wegen der oben beschriebenen Fehlfunktion abgesenkt.

Zu der Spannungsdrift der Spannungsimpulse kommt es aus mehreren Gründen, von denen einer der folgende ist.

Die Impulsschaltung, welche den Spannungsimpuls liefert, ist mit einer gemeinsamen Erdungsleitung verbunden und liefert einen Spannungsimpuls mit einem Wert, der von der Spannung auf der gemeinsamen Erdungsleitung in dem Punkt, wo die Impulsschaltung daran angeschlossen ist, abhängt. Der Widerstand der Erdungsleitung ist nicht vernachlässigbar und es sind mehrere andere periphere Schaltungen mit der Erdungsleitung verbunden. Jede periphere Schaltung erzeugt einen Stromfluß durch die Erdungsleitung, während die Schaltung arbeitet. Infolgedessen driftet die Spannung der Erdungsleitung abhängig davon, wieviele der peripheren Schaltungen gerade arbeiten. Deshalb beginnt der Entladetransistor wegen dieser Spannungsdrift während einer unerwünschten Zeitdauer zu entladen, falls der Schwellenwert niedrig ist.

Die Erfindung schafft demgegenüber ein Speichersystem, bei welchem ein stabiles Arbeiten eines Signalnachweisverstärkers trotz einer Spannungsdrift eines auf diesen gegebenen Steuersignals gewährleistet ist.

Ferner schafft die Erfindung ein Speichersystem, bei welchem ein stabiles Arbeiten eines Signalnachweisverstärkers

ο 9 e λ ο / ο β a ι

welcher ein Schaltelement mit niedriger Schwellenspannung in der Entladeschaltung enthält, gewährleistet ist.

Darüber hinaus schafft die Erfindung ein Speichersystem, bei welchem ein stabiles Arbeiten der Entladeschaltung trotz der Spannungsdrift eines auf diese gegebenen Steuersignals gewährleistet ist.

Gemäß der Erfindung umfaßt das Speichersystem eine Impulsschaltung zur Erzeugung eines ersten Impulssignals, welches zwei verschiedene Werte annehmen kann, und eine Signalumwandlungsschaltung zur Umwandlung des Steuerimpulses in ein zweites Impulssignal, welches auf die Entladeschaltung eines Leseverstärkers gegeben wird. Die ümwandlungsschaltung gibt ein Impulssignal mit einem Wert aus, welcher hoch genug ist, daß die Entladung durch die Entladeschaltung nur dann möglich ist, wenn das erste Impulssignal einen Wert hat, der ausreichend höher als die Schwellenspannung der Entladeschaltung ist.

Im folgenden werden Ausführungsformen der Erfindung in Verbindung mit der beigefügten Zeichnung beschrieben.

Auf dieser zeigt

Fig. 1 ein schematisches Schaltbild eines Speichersystems gemäß der Erfindung,

Fig. 2 eine im Speichersystem der Fig. 1 verwendete

Speicherzelle,

Fig« 3 eine im Speichersystem der Fig. 1 verwendete Blindzelle,

09840/08

Fig. 4 ein Zeitdiagramm zur Veranschaulichung des Arfoeitens des Systems der Fig. 1,

Fig. 5 eine Halteschaltung (latch-Schaltung) einer weiteren Ausfuhrungsform der Erfindung.

In Fig. 1 ist ein Speichersystem gezeigt, welches N-Kanal-Feldeffekttransistoren verwendet und bei welchem an den Schnittpunkten einer Anzahl von Datenleitungen DL und DL mit einer Anzahl von Wortleitungen W jeweils eine Speicherzelle MC und an den Schnittpunkten der Datenleitungen DL und DL mit einer Blind-Wortleitung DW jeweils eine Blindzelie DC sitzt. Schaltungen zur Freisteuerung der Wortleitungen W und Blind-Wortleitungen DW sind zur Vereinfachung nicht gezeigt.

Jede Speicherzelle MC umfaßt, wie in Fig. 2 gezeigt, einen Feldeffekttransistor CL und eine Kapazität C , welche zwischen einer zugehörigen Datenleitung DL und einer Versorgungsspannung V_DD von 5 Volt in Reihe geschaltet sind. Die Gate-Elektrode des Transistors Q. ist an eine zugehörige Wortleitung W angeschlossen.='

Jede Blindzelle umfaßt, wie in Fig. 3 gezeigt, einen Feldeffekttransistor Q-, und eine Kapazität C_nD, welche zwischen einer zugehörigen Datenleitüng DL und der Versorgungsspannung V in Reihe geschaltet sind, sowie einen Feldeffekttransistor Q^, welcher zur Kapazität C_DD parallel geschaltet ist. Die Gate-Elektroden der Transistoren Q₂ und Q₃ sind mit einer zugehörigen Blind-Wortleitung DW bzw. Voraufladeleitung POL verbunden.

Die Source-Elektrode des Transistor Q₃ ist mit Erde verbunden,

109840/0821

-13- 231232:

Wie in Fig. 1 zu sehen, sind die Source und Drain jedes der Vorauflade-Feldeffekttransistoren Q_p„ mit der zugehörigen Datenleitung DL oder DL bzw. einer gemeinsamen Versorgungsleitung SL, an die die Versorgungsspannung ¥ _Q geliefert wird_# verbunden.

Ein Vorauflagesignal CE_ wird über eine gemeinsame Vorauflageleitung POL von einer Impulsschaltung PC₁ her auf die Gate-Elektroden der Transistoren Q_pn gegeben * Falls der hohe Pegel des Signals CE„ größer als (V + V_J , beispielsweise gleich iV_DD + 2V_n,) , wie in Fig. 4 gezeigt, ist, werden die Datenleitungen auf den Wert V_DD vorauf geladen.

Jeder der Vorverstärker PÄ weist ein Flip-Flop mit einem Paar kreusgekoppelter Feldeffekttransistoren Q.

und G„ auf» Die Drains der Transistoren Q₁ und Q, sind mit den Datenleitungen DL bzw. den Datenleitungen DL verbunden= Die Gates der Transistoren Q und Q. sind jeweils mit den Drains der Transistoren Q. bzw» Q₁ verbunden. Die Sources der Transistoren Q₁ und Q₁ sind in Verbindungspunkten 70, die Balteknotenpunkte (latch nodes) genannt werden, miteinander und außerdem mit einer Vorverstärkerleitung PÄL verbunden/ an welche die Halteknotenpunkte der Verstärker Pü. gemeinsam-angeschlossen sind» " Die. Leitung PÄL· ist mit "der Source eines Feldef f ekttransistors Q₁₃. verbunden, an dessen Drain die VersorgungsSpannung V_n- angeschlossen ist= Der Transistor Q_p1 lädt die Leitung PÄL vor, x-jenn ein Vorauf lagesignal CE*, das von einer Impulsschaltung PC₃ her über eine Leitung PIL auf sein Gate gegeben wird_ff hoch ist= Das Signal CE₁ ist so ausgelegt, daß die Differenz zwischen dem Vorauf-

S09840/08I1

ladepegel der Leitung PAIj und demjenigen der Datenleitung DL und DL kleiner als die Schwellenspannung V^ der Transistoren Q₁ und Q, ist. Beispielsweise wird der hohe Pegel des Signals CE₁ wie in Fig. 4 gezeigt, so eingestellt/ daß er gleich (V_DD + 2V) ist, wie dies auch für das Signal CE- der Fall ist. Der Vorauflagepegel der Leitung PAL ist V_nn Volt und die Transistoren Q, und Q₁ sind nicht-leitend. Die Leitung PAL ist mit einer Erdungsspcinnungsleitung GL über einen Feldeffekttransxstor Q_n1 verbunden, an dessen Gate über eine Entladesteuerleitung DCL ein von einer Impulsschaltung PC„ gelieferter Spannungsimpuls VP geliefert wird. Während der Voraufladezeit ist der Wert des Spannungsimpulses VP, wie in Fig. 4 gezeigt, tief und deshalb der Transistor Q_Q1 nicht-leitend.

Wenn eine mit einer bestimmten der Datenleitungen DL verbundene Speicherzelle MC ausgelesen werden soll, werden die mit der Speicherzelle verbundene Wortleitung W und die mit den Datenleitungen DL verbundene Blind-Wortleitung DW selektiv freigeschaltet. Wenn eine mit einer bestimmten der Datenleitungen DL verbundene Speicherzelle MC ausgelesen werden soll, werden die.mit der Speicherzelle MC verbundene Wortleitung W und die mit den Datenleitungen DL verbundene Blind-Wortleitung DW selektiv freigeschaltet. Die Spannungen der ausgewählten Woirtleitung W-und Blind-Wortleitung DW werden, wie in Fig. 4 gezeigt, hoch. In jedem der beiden Fälle werden eine Speicherzelle und eine Blindzelle gleichzeitig ausgewählt..

Eine Speicherzelle MC senkt, wenn sie ausgelesen wird, die Spannung der entsprechenden Datenleitung auf eine von zwei möglichen Spannungen ab, welche von den in der Spei-

909840/0821

cherzelie gespeicherten Signalen abhängen.

Eine Blindzelle DC senkt, wenn sie ausgelesen wird, die Spanmang der entsprechenden Datenleitung auf einen Wert zwischen den zwei möglichen Spannungen ab, Um das Arbeiten der Vorverstärker PA ingangzusetsen, ist es notwendig, die Differenz zwischen der Spannung der Leitung PAL und derjenigen der Datenleitungen DL und DL größer als die Schwellenspannung V der Transistoren Q₁ und Q. zu machen.

Der Wert des Spannungsimpulses VP wird angehoben, nachdem eine Wortleitung W und eine Blind-Wortleitung DW ausgewählt sind, wie dies in Fig. 4 gezeigt ist. Solange der Spannungsimpuls VP nicht wesentlich höher wird als die Schwellenspannung V_ wird der Transistor Q_D1 aus den un-

Ϊ5 ten erläuterten Gründen nicht leitend.

Eine Halteschaltung LCH (Latch-Schaltung) schaltet seitweise einen niedrigen Widerstand (R_T) und zeitweise einen hohen Widerstand (R₁J zwischen das Gate des

£1

Translators Q₁ und die Erdspannungsleitung GL. Die Halteschaltung LCH umfaßt wechselseitig kreuzgekoppelte Transistoren Q_q und Q_D2· ^D;*-^e Drain des Transistors Q_ ist mit der Entladesteuerleitung DCL an einen Punkt 60 nahe des Gates des Transistors Q₁ verbunden. Die Sources der Transistoren Q_g und Q^₂ sind mit der Erd-. spannungsleitung GL an einem Punkt 50 in der Nähe des Punktes 40 verbunden, wo die Source des Transistors Q₁ angeschlossen ist. Das Gate des Transistors Q- ist mit der Drain des Transistors Q₀ verbunden. Das Gate des Transistors Q_ und die Drain des Transistors Q„._o sind beide mit der Source eines Transistors Qps, in einem Punkt 61 ver-

909840/0821

bunden. Die Drain des Transistors Q _? wird rn.it der Versorgungsspannung V_nn und sein Gate durch eine Impulsschaltung PC. mit einem Voraufladesignal CE₀ versehen. Das Voraufladesignal CE„ ist ebenso wie Voraufladesignale CE₀ und CE₁ im Voraufladezeitraum hoch und'lädt einen Punkt 61 auf eine Spannung (V_nn - V™) auf. Deshalb befindet sich während der Voraufladung das Gate des Transistors Q auf hohem Wert, so daß der Transistor Q„ leitend ist und einen kleinen Widerstand R_T von ungefähr 1 k£L hat. Infolgedessen werden die Entladesteuerleitung DCL und die Erdspannungsleitung GL durch den niedrigen Widerstand nebeneinander geschaltet. Ein in der Leitung DCL angeordneter Widerstand R_ß stellt den Ersatzgesamtwiderstand des in Wirklichkeit über die Leitung DCL verteilten Widerstands dar und beträgt ungefähr gleich 1 k£L. Deshalb wird während der Ladeperiode das Gate des Transistors Q₁ mit einer Spannung von ungefähr 1 V^ versehen, wobei V_L die Spannung des unteren Pegels des Impulses VP ist. Infolgedessen wird der Transistor Q- nicht leitend, wenn der untere Pegel V weniger als 1 Volt beträgt.

Wenn der Spannungsimpuls -VP auf den hohen Wert von

V_nD Volt zu steigen beginnt, steigt proportional zur Spannung des Impulses VP die Spannung im Punkt 60. Wenn die Spannung im Punkt 60 auf mehr als ·1 Volt ansteigt, wird der Transistor Q_nl leitend. Gleichzeitig wird der Transistor Q₂ ebenfalls leitend. Infolgedessen fällt die Spannung im Punkt 61 rasch auf Erdpotential ab, weshalb der Transistor Q_ nicht-leitend wird. Er hat einen hohen Widerstand R_H. Die Halteschaltung LCH wird daher vom Gate des Transistors Q . praktisch entkoppelt. Die Spannung

§09840/0821

am Gate des Transistors Q_D1 wird daher rasch gleich der Spannung des Impulses VP. Wenn der Impuls VP weiter ansteigt, steigt die Spannung im Punkt 60 ebenfalls an.

Wenn die Vorverstärkerleitung PAL entladen ist, verstärken die Vorverstärker PA die Spannungsdifferenzen zwischen zwei entsprechenden Datenleitungen. Nach Beendigung der Verstärkung werden alle Steuersignale auf ihre Werte während der Voraufladeperiode zurückgeführt.

Wie oben ausgeführt, ist der Transistor Q₁ wirksam nicht-leitend, bis der Spannungswert des Impulses VP größer als 1 Volt ist. Dies bedeutet, daß die Schwellenspannung des Transistors Q₀₁ vermöge der Halteschaltung wirksam angehoben ist.

Um das obige Arbeiten sicherzustellen, werden die zwei Pegel V_ und V„ des Impulses VP und die Schwellenspannung L H

V so eingestellt, daß sie die folgende Ungleichung erfüllen:

20 V_L < (

^RL

Die Schaltungen PC₁ bis PC. sind in Punkten TO, 20, 30 bzw. 40 mit der Erdspannungsleitung GL verbunden. Diese Schaltungen liefern Spannungsimpulse, deren Werte von der Spannung der Erdspannungsleitung GL an den Punkten, wo sie jeweils angeschlossen sind, abhängen. Die Spannung . der Erdspannungsleitung GL ist wegen des verteilten Widerstands der Leitung und wegen des Stromflusses durch sie

909840/0811

nicht eindeutig bestimmt. Die Widerstände R₁ bis Rg stellen Gesamtwiderstände als Ersat.zwiderstände für den verteilten Widerstand der Leitung GL dar.

Mit der Leitung GL sind auch noch verschiedene andere Schaltungen verbunden, welche Steuersignale für das Auslesen aus den und Einschreiben in die Speicherzellen erzeugen, diese Schaltungen sind jedoch aus Gründen der Einfachheit weggelassen. Wenn einige der Schaltungen, die an die Leitung GL angeschlossen sind, arbeiten, fließt Strom durch die Leitung GL und erzeugt einen Spannungsabfall längs dieser Leitung. Deshalb schwankt beispielsweise der untere Pegel V_T des Spannungsimpulses VP abhängig davon, wieviele der Schaltungen arbeiten, und ist in der Regel nicht gleich 0 Volt.

Bei obiger Ausführungsform leitet der Entladetransistor Q_n* nicht, wenn der untere Pegel V_x des Impulses

L) I L·

VP größer als 0,5 Volt, was gleich der Schwellenspannung V des Transistors ist, aber kleiner als 1 Volt ist. Daher wird bei obiger Ausführungsform das Entladen durch den Transistor Q .. trotz der Spannungsdrift der Erdspannüngsleitung GL stabil gesteuert.

Bei obiger Ausführungsform sprechen die Impulsschaltungen PC. bis PC. auf entsprechende Taktsignale an, welche' durch eine Schaltung geliefert werden, die aus Gründen der Einfachheit in Fig. 1 nicht gezeigt ist. Die Schaltungen PC₁ bis PC. lassen sich durch den Fachmann unter Hinzuziehung der folgenden Literatur ohne Schwierigkeiten verwirklichen:
1) IEEE Journal of Solid State Circuit/ Bd. SC-8, Nr. 5,

S. 292-331, 1973. 10.

909840/0821

2} William N. Carr et al., "MOS/LSI Design & Application" _f

McGraw Hill.
3) Robert H. Crawford, "MOS-FET in Circuit Design", McGraw Hill.

Eine weitere Ausführungsform der Erfindung erhält man, indem man die Halteschaltung LCH der Fig. 1 zu einer Halteschaltung LCH¹ der Fig. 5 abwandelt.

Elemente mit den gleichen BezugsSymbolen wie in Fig. bezeichnen gleiche Elemente wie in Fig. 1. Das Gate des Feldeffekttransistors Q ' ist über eine Leitung 200 mit der Leitung PaL verbunden und wird gleichzeitig auf die Spannung Y voraufgeladen, wenn die Leitung PAL durch den Transistor Q_p1 (Fig. 1) voraufgeladen wird. Während der Voraufladeperiode ist der Transistor Q 'leitend und der Transistor Q . wird durch den niedrigen Ein-Zustand-Widerstand R_r des Transistors Q ' nebengeschlossen. Wenn

Ij S

der Spannungsimpulswert ansteigt und der Spannungswert der Leitung DCL im Punkt 60 größer als die Schwellenspannung des Transistors Q_n1 wird, wird der Transistor Q_n^ leitend und die Leitung PAL beginnt zu entladen,, womit der Spannungswert der Leitung PAL auf Erdpegel zu fallen beginnt. Entsprechend dem Abfall der Spannung auf der Leitung PaL wird der Widerstand· des Transistors "Q₀' "grösser und damit auch die Spannung im Punkt 60. Schließlich wird der Transistor Q_D1 voll leitend und der Transistor Q_e' voll nicht-leitend. Die Halteschaltung LCH¹ wird von der Leitung DCL wirksam entkoppelt.

Aus der Beschreibung oben ergibt sich, daß die Entladesteuerleitung DCL und die Halteschaltung

909840/0821

LCH bzw. LCH^c eine Signaltransformationsschaltung bilden, welche das durch die Impulsschaltung PC« gelieferte Impulssignal in ein anderes Impulssignal transformiert, dessen Werte höher oder niedriger als die Schwellenspannung des Entladetransistors Q₁ liegen, je nachdem ob der von der Schaltung PC„ gelieferte Impuls höhere oder niedrigere Werte hat.

Die Erfindung beschränkt sich nicht auf obige Äusführungsformen. Beispielsweise kann sie auch auf ein Speichersystem angewandt werden, welches P-Kanal-Feldeffekttransistoren verwendet.

Ki/s

909840/0821

Leerseite

Claims (11)

1. a. y ι Z O ί, U

   SCHIFF ν, FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FlNCK

   MARIAHILFPLATZ 2 & 3, MÜNCHEN 9O POSTADRESSE: POSTFACH 95Q16O, 0-8000 MÖNCHEN 95

   Hitachi, Ltd.

   DEA-5840 28. März 1979

   Speichersystem mit stabilisiertem Leseverstärker

   PATENTANSPRÜCHE

   ₍ Ij/ Speichersystem, g e k e η η ζ _;e i c h η e .t durch eine Anzahl von Datenleitungen (DL, DL), mit welchen eine Anzahl von Speicherzellen (MC) verbunden ist; eine mit der Anzahl von Datenleitungen verbundene Nachweiseinrichtung zur Ermittlung von deren Spannungen, wobei das Arbeiten der Nachweiseinrichtung von einem Spannungswert eines darin enthaltenen Halteknotenpunkt (70) in einer solchen Weise abhängt, daß die Nachweiseinrichtung gesperrt ist, wenn

   90984 0/0821

   sich der Spannungswert am Halteknoten in einem ersten Spannungsbereich befindet,und daß die Nachweiseinrichtung freigeschaltet ist, wenn sich der Spannungswert am Halteknoten in einem zweiten Spannungsbereich befindet; eine mit dem Halteknoten verbundene erste Vorauf.ladeeinrichtung zur Aufladung des Halteknotens auf eine innerhalb des ersten Spannungsbereich liegende erste Spannung; eine mit dem Halteknoten verbundene erste Entladeeinrichtung zur Entladung des Halteknotens für ein Verschieben seiner Spannung von der ersten Spannung auf eine innerhalb des zweiten Spannungsbereichs liegende zweite Spannung, wobei die erste Entladeeinrichtung entlädt, wenn ein auf ihre Steuerelektrode gegebenes Signal einen über einer vorgegebenen Schwellenspannung liegenden Wert hat; eine Einrichtung zur Erzeugung eines ersten Impulssignals mit einem ersten und einem zweiten Wert; und eine mit der Erzeugungseinrichtung und der Steuerelektrode der ersten Entladeeinrichtung verbundene Transformationseinrichtung zur Transformierung des ersten Impulssignals in ein zweites Impulssignal, welches einen unter und einen über dem Schwellenwert liegenden Wert hat, wenn das erste Impulssignal den ersten bzw. den zweiten Wert hat.
2. 2. Speichersystem nach Anspruch 1, dadurch g e kennzeichne tt, daß der zweite Wert höher als

   9098^0/0821

   der erste Wert und der Schwellenwert ist.
3. 3« Speichersystem nach Anspruch 2, dadurch g e kennzeichnet^ daß die Transformationseinrichtung eine Einrichtung zur Lieferung eines Signals ist, welches ansprechend auf den ersten und den zweiten Wert des ersten Impulssignals einen dritten und einen vierten Wert hat, wobei das Verhältnis des dritten Wertes zum ersten Wert kleiner als das Verhältnis des vierten Werts zum zweiten Wert ist.
4. 4« Speichersystem nach Anspruch 3, dadurch g e kennzeichnet^ daß die Transformationsein-" richtung sine einen Ausgangsanschluß der Erzeugungseinrichtung mit der Steuerelektrode der ersten Sntladeeia- richtung nicht widerstandsfrei verbindende Eingangsleitungs einrichtung fDCL! und eine mit der Eingangsleitungseinrichtung is der Umgebung der Steuerelektrode der ersten Eatlade- einrichtung verbundene Halteeinrichtung zur Weben- se&ließung dar Eingangsleitungseinrichtung auswählst mit einem ersten Widerstand oder einem zweiten Widerstand in Ansprechung an den ersten Wert oder den. zweiten Wert des ersten Iiapulssigaals_ff" wobei der zweite .Widerstand " groSer als der erste Widerstand ist, umfaßt=
5. 5. Speichersystem nach Anspruch 4, dadurch gekennzeichnet, daß die Halteeinrichtung eine erste Schalteinrichtung, welche auswählend einen ersten und zweiten Widerstand hat, wenn sie im Ein-Zustand oder Aus-Zustand ist, und ferner eine mit der ersten Schalteinrichtung verbundene Signaleingabeeinrichtung zur Lieferung eines Signals an ihre Steuerelektrode, welches die erste Schalteinrichtung auswählend abhängig davon, ob der Wert des ersten Impulssignals der erste oder der zweite Wert ist, ein- und ausschaltet, umfaßt.
6. 6. Speichersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Signaleingabeeinrich- tung eine mit einer Steuerelektrode der ersten Schalteinrichtung verbundene zweite Voraufladeeinrichtung zur Aufladung dieser Steuerelektrode auf eine die erste Schalteinrichtung schaltende Spannung, und eine mit dieser Steuerelektrode der ersten Schalteinrichtung verbundene zweite Entladeeinrichtung zur Entladung dieser Steuerelektrode ansprechend auf den zweiten Wert-des ersten Impulssignals umfaßt.
7. 7. Speichersystem nach Anspruch β_# dadurch g e ·-

   kennzeichnete daß die zweite Entlaäeeisarieh-

   tung eine zweite Schalteinrichtung_f welche eine mit der Steuerelektrode der ersten" Schalteinrichtung verbundene Eingangselektrode aufweist;, eine mit der ersten Entladeeinrichtung verbundene Äusgangselektrode und eine mit der Eingaagsleitungseinrichtung in der Umgebung der ersten Entladeeinrichtung verbundene Steuerelektrode umfaßt,
8. 8 c Speichersystem nach Anspruch 5, dadurch g e -

   kenn zeichnet,, daß die Signaleingabeeinrichtung eine Einrichtung zur Verbindung des Halteknotens {70) mit der Steuerelektrode der ersten Schalteinrichtung ist.
9. 9. Speichersystem nach Anspruch 8_r dadurch g e kennzeichnet, daß die erste und zweite Voraufladeeinrichtung eine mit dem Halteknoten (70) und der Steuerelektrode der ersten Schalteinrichtung verbundene Voraufladeeinrichtung zur Voraufladung des Halteknotens und der Steuerelektrode der ersten Schalteinrichtung umfaßt. " -
10. 10. Speiehersystem nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß es mit der ersten Entladeeinrichtung und der Erzeugungseinrichtung geitieinsam verbundene Spannungsleitungseinrichtungen umfaßt;

    i ο β e 4 η / π ß 11 -

    daß die erste Entladeeinrichtung eine erste Schalteinrichtung umfaßt, welche zwischen ihrer Eingangs- und Ausgangselektrode leitet, wenn das auf ihre Steuerelektrode gegebene Signal größer als der Schwellenwert ist, wobei die Eingangs- und die Ausgangselektrode mit dem Halteknoten (70) und der Spannungsleitungseinrichtung verbunden "sind, und daß die Erzeugungseinrichtung mit der Spannungsleitungseinrichtung verbunden ist, und das erste Impulssignal liefert, dessen erster Wert von einer Spannung der Spannungsleitungseinrichtung abhängt.
11. 11. Speichersystem nach Anspruch 10, dadurch gekennzeichnet, daß eine dritte Voraufladeeinrichtung mit jeder der Datenleitungen (DL, DL) verbunden ist und die Datenleitungen auf die erste Spannung auflädt, daß jede der Speicherzellen eine Spannung einer zugehörigen Datenleitung von der ersten Spannung nach von dem in der Zelle gespeicherten Signal abhängigen anderen Spannungen verschiebt, daß die Nachweiseinrichtung eine Flip-Flop-Einrichtung mit einem ersten Transistor (Q₁) und einem zweiten Transistor (Q₁) umfaßt, wobei entsprechende Eingangselektroden derselben mit entsprechenden der Anzahl von Datenleitungen (DL, DL) verbunden sind, entsprechende Steuerelektroden des ersten und des zweiten Transistors mit entsprechenden Eingangselektroden des zweiten und des ersten

    909840/0821

    291232:

    Transistors verbunden sind, und entsprechende Ausgangselektroden des ersten und des zweiten Transistors zur Bildung des Halteknotens (70) miteinander verbunden sind. 5

    909840/0811