DE2700802C3 - Vorverstärker für Diskriminatorschal hingen - Google Patents

Vorverstärker für Diskriminatorschal hingen

Info

Publication number
DE2700802C3
DE2700802C3 DE2700802A DE2700802A DE2700802C3 DE 2700802 C3 DE2700802 C3 DE 2700802C3 DE 2700802 A DE2700802 A DE 2700802A DE 2700802 A DE2700802 A DE 2700802A DE 2700802 C3 DE2700802 C3 DE 2700802C3
Authority
DE
Germany
Prior art keywords
current flow
transistors
voltage
charge transfer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2700802A
Other languages
English (en)
Other versions
DE2700802A1 (de
DE2700802B2 (de
Inventor
Lawrence Griffith Brewster Heller
Dominic Patrick Ozone Park Spampinato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2700802A1 publication Critical patent/DE2700802A1/de
Publication of DE2700802B2 publication Critical patent/DE2700802B2/de
Application granted granted Critical
Publication of DE2700802C3 publication Critical patent/DE2700802C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H03K3/356078—Bistable circuits using additional transistors in the feedback circuit with synchronous operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)
  • Preliminary Treatment Of Fibers (AREA)

Description

20
25
Die Erfindung betrifft Vorverstärker in Diskriminatorschaltungen für sehr kleine Differenzspannungen nach dem Oberbegriff des Patentanspruchs 1. Sie bezieht sich insbesondere auf mit Feldeffekttransistoren aufgebaute Vorverstärker für integrierte Diskriminator- < ><> Schaltungen, welche empfangene schwache Signale einem von zwei unterscheidbaren Spannungsbereichen zuordnen und ein verstärktes Ausgangssignal eindeutiger Zuordnung liefern. Bevorzugtes Anwendungsgebiet sind Leseverstärker zum Auslesen der aus einer IVl Speichereinrichtung, insbesondere einem integrierten dynamischen Halbleiterspeicher, erhaltenen binären Speicherinformationssignale. Derartige Vorverstärker können jedoch auch in anderen Schaltungseinrichtungen verwendet werden, wie z. B. in Differentialverstärkern, Vergleicherschaltungen oder Schaltungen zum Erkennen der Polarität eines Eingangssignal».
Besonders deutlich werden die an derartige Diskriminatorschaltungen zu stellenden Anforderungen hinsichtlich Empfindlichkeit und Schnelligkeit im Zusammenhang mit dem Auslesen von Ein-Transistor-Speicherzellen. Diese Speicherzellen bestehen jeweils aus einer Kapazität und einem Transistor, durch dessen öffnen die Kapazität über eine Bitleitung auf- oder entladen werden kann. Damit lassen sich zwar außerordentlich hochintegrierte Speichermatrizen aufbauen, wobei jedoch mit zunehmender Packungsdichte die mit dem Auslesen verbundenen Probleme sehr stark zunehmen. In jedem Fall ist es erforderlich, daß ein an die Bitleitung angeschlossener Leseschaltkreis die nach öffnen des Zelltrar.sistors auf die Bitleitung geschaltete und im Vergleich zur Bitleitungskapazität außerordentlich geringe Ladung in möglichst kurzer Zeit zuverlässig erkennt. Bekannte Diskriminatorschaltungen, die in der Literatur auch als Regenerier- und Bewerterschaltungen bezeichnet sind, verwenden direkt einen Flipflop-Schaltkreis, wobei die zu diskriminierenden (Differenz-) Eingangssignale direkt an die Flipflop-Kreuzkopplungsknoten angelegt werden, vergleiche z. B. US-PS 37 74 176. Angesichts der mit weiterei Integration immer kleiner werdenden Eingangssignale wurden auf der Basis des Flipflop-Prinzips ergänzende Maßnahmen erforderlich, um mit derartig kleinen Spannungen den Flipflop-Schaltkreis zuverlässig in einen der beiden stabilen Schaitzustände umzuschalten. Neben Maßnahmen zur kontrollierten Voraufladung der Eingangsleitungen, um zu definierten Ausgangsverhältnissen zu kommen, wurden derartige Flipflop-Schaltkreise z. B. mit einem schaltbaren Quertransistor zwischen den Kreuzkopplungsknoten bzw. zusätzlich mit aufhebbarer Kreuzkopplungsverbindung ausgestattet, vgl. die bereits erwähnte US-PS 37 74 176 sowie deutsche Offenlegungsschriften 24 19 040 und 24 20 663. Durch diese Maßnahmen wird der Flipflop-Schaltkreis unmittelbar zu Beginn der Diskriminationsphase zwangsweise in einen Zwischenzustand versetzt, von dem aus er unter dem Einfluß des geringen Differenzsignals leichter in den jeweiligen stabilen Binärzustand geschaltet werden kann. Ferner ist es bekannt, zusätzliche Trenntransistoren zwischen den Eingangsieitungen und den daran angeschlossenen Auswahlschaltkreisen vorzusehen, um von dort herrührende Störungen während der Diskriminationsphase von den Eingangsleitungen fernzuhalten. Außerordentlich nachteilig bleibt jedoch bei all diesen lediglich auf dem Flipflop-Prinzip basierenden Diskriminatorschaltungen, daß einer weiteren Empfindlichkeitssteigerung dadurch Grenzen gesetzt sind, daß die Kapazität der Eingangs- bzw. Bitleitungen direkt in die Größe der am Eingang vorliegenden Differenzspannung eingeht.
Ein im Sinne der Empfindlichkeitserhöhung wesentlich verbessertes Prinzip für derartige Diskrimatorschaltungen ist durch die Einführung des sog. Ladungsübertragungsprinzips bekanntgeworden, vgl. deutsche Offenlegungschrift 25 25 225. Die Spannungsänderung der Bitleitung wird dabei nicht mehr direkt auf den eigentlichen Leseverstärker geführt, sondern es wird noch ein in einem Vorverstärker-Schaltungsteil vorgesehener Transistor dazwischengeschaltet, der nach dem Prinzip der Ladungsübertragung betrieben wird. Dadurch wird erreicht, daß in das am Eingang der
Diskriminatorschaltung zur Verfügung stehende Differenzsignal die Eingangs- bzw. Bitleitungskapazität nicht mehr eingeht Man kann also beispielsweise im obenerwähnten Anwendungszusammenhang sehr viele Speicherzellen an eine Bitleitung anschließen und trotzdem an dem Speicherkondensator, der jetzt ebenfalls sehr klein gemacht werden kann, noch einen für den Diskriminationsvorgang ausreichenden Spannungshub erhalten. Nachteilig bei diesem auf dem Prinzip der Ladungsübertragung beruhenden Disknminationsprö zip ist jedoch, daß infolge der von der Auslegung des Ladungsübertragungstransistors abhängigen Zeitkonstante eine gewisse Verzögerung bis zum Einstellen des Gleichgewichtzustandes beim Ladungsausgleich auftritt.
Die Erfindung bezweckt eine weitere Verbesserung derartiger Schaltungen, um die genannten Nachteile zu vermeiden, d. h. die anzugebende Schaltung soll in der Lage sein, außerordentlich kleine Differenzspannungen in möglichst geringer Zeit zuverlässig zu diskriminieren.
Diese Aufgabe wird bei der eingangs erwähnten Schaltung entsprechend den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. Merkmale vorteilhafter Weiterbildungen und Ausgestaltungen der Erfindung finden sich in den Unteransprüchen. Zusammengefaßt besteht die Erfindung bei einem Vorverstärkerschaltungsteil, der direkt mit den zu diskriminierenden sehr kleinen Spannungsdifferenzen in Verbindung stehende und nach dem Ladungsübertragungsprinzip betriebene Transistoren enthält, darin, daß die Ladungsübertragungstransistoren ihrerseits mit einer funktioneilen Kreuzkopplung ausgestattet sind. Dadurch ergibt sich eine sowohl schnellere als auch gesteigerte Diskrimationsfähigkeit, weil die an einem der beiden Eingänge zustandekommende Spannungsänderung direkt den mit dem anderen Eingang verbundenen Ladungsübertragungstransistor in der zur schnelleren und erhöhten Diskriininationsfähigkeit erforderlichen Richtung vorspannt.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen mit Hilfe der Zeichnungen näher erläutert.
Fig. 1 ist ein erstes AvisFührungsbeispiel eines Vorverstärkers nach der Erfindung.
F i g. 2 ist ein zweites Ausführungsbeispiel eines Vorverstärkers nach der Erfindung.
Fig. 3 ist eine Darstellung von Steuersignalen in Abhängigkeit von der Zeit zur Erläuterung der Arbeitsweise des Vorverstärkers nach Fig.! und 2.
Fig.4 zeigt eine Anwendung des ersten Ausführungsbeispiels in einem Leseverstärker.
F i g. 5 ist das zugehörige Diagramm der Steuersignalfolgen.
F i g. 6 ist ein weiteres Beispiel eines Leseverstärkers mit einem Vorverstärker gemäß dem erste.i Ausführungsbeispiel.
Fig. 7 ist das zugehörige Diagramm der Steuerimpulsfolgen.
F i g. 8 ist ein Beispiel eines Leseverstärkers, der den Vorverstärker gemäß dem zweiten Ausführungsbeispiel enthält.
F i g. 9 ist das zugehörige Diagramm der Steuerimpulsfolgen.
Fig. 10 ist ein weiteres Beispiel eines Leseverstärkers, der das zweite Ausführungsbeispiel des Vorverstärkers verwendet.
Fi g. 11 ist das zugehörige Diagramm der Folgen von SteuerimDulsen.
In der Fig. 1 ist ein erstes Ausiuhrungsbeispiel eines Vorverstärkerkreises nach der Erfindung dargestellt, wobei der Vorverstärker 10 zwei über Kreuz gekoppelte Transistoren für die Ladungsübertragung enthält, welcher Vorverstärker 10 an Abschnitte 16 und 18 von Bit/Leseleitungen angeschlossen ist Der Vorverstärker 10 enthält zwei steuerbare Transistoren 20 und 22, die beispielsweise MOSFETs, d. h. Feldeffekttransistoren mit isolierter Steuerelektrode sein können, deren
ίο Gate-Elektroden an eine erste Taktleitung Φι angeschlossen sind. Weiter enthält der Vorverstärker 10 zwei steuerbare Transistoren 24 und 26, die ebenfalls MOSFETs sein können. Transistor 24 ist mit einer seiner Stromleitungselektroden an den Abschnitt 16 einer Bit/Leseleitung angeschlossen. Die andere Stromleitungselektrode führt zu einem Schaltungsknoten 28, an den auch eine der Stromleitungselektroden des Transistors 20 angeschlossen ist. Der Transistor 26 ist über eine Elektrode mit dem Abschnitt 18 einer Bit/Leseleitung verbunden und mit der anderen Elektrode mit einem Schaltungsknoten 30, an den auch der Transistor 22 angeschlossen ist. Die Gate-Elektrode des Transistors 24 ist über Kreuz an den Schaltungsknoten 30 gekoppelt und weiterhin über einen Kondensator
?-. 32 mit einer zweiten Taktleitung 4>2 verbunden. Die Gate-Elektrode des Transistors 26 ist über Kreuz an den Schaltungsknoten 28 gekoppelt sowie über einen Kondensator 34 ebenfalls an die zweite Taktleitung Φ2 angeschlossen. In integrierten Schaltkreisen besitzen
m Leitungszüge Streukapazitäten, von denen beispielsweise die Streukapazitäten 36 und 38 der Bit/Leseleitungen als an Masse führende Kondensatoren dargestellt sind. Diese Streukapazitäten sind in den F i g. 1 und 2 nur der Vollständigkeit halber mit dargestellt, sie werden jedoch
ι· in den Figuren der weiteren Ausführungsbeispiele weggelassen.
Die Fig.3 dient zur Erläuterung des Betriebsverfahrens des ersten Ausführungsbeispiels nach der Fig. 1 und zeigt einige Signalfolgen in zeitlicher Abhängigkeit.
Der erste Zeitabschnitt ist der Vorauiladungszeitraum A-B. Der Zeitraum ß-Cist der Zeitraum der Ausbildung des zu erkennenden oder abzufühlenden Signals. C- D ist der Zeitraum der Ladungsübertragung. Für die Beschreibung wird angenommen, daß alle Transistoren N-Kanaltrar.sistoren vom Anreicherungstyp sind. Zu Beginn wird die erste Taktleitung erregt, wodurch die Transistoren 20 und 22 so eingeschaltet werden, daß sie im linearen Bereich arbeiten. Die Schaltungsknoten 28 und 30 werden daher auf eine erste Voraufladungsspan-
i(i nung Vi aufgeladen, da die Transistoren 20 und 22 an eine entsprechende Spannungsquelle angeschlossen sind. Während die Ladung an den Schaltungsknoten 28 und 30 sich aufbaut, werden die über Kreuz gekoppelten Transistoren 24 und 26 ebenfalls eingeschaltet. Die
v> Transistoren 24 und 26 arbeiten im Sättigungsber.;ich, weshalb die Abschnitte 16 und 18 der Bit/Leseleitungen auf einen bestimmten oberen Spannungswert aufgeladen werden, welcher Grenzwert V,- V, um die Schwellenspannung Vi des Transistors unterhalb der ersten
wi Voraufladungsspannung V, liegt. Die erste Voraufladungsspannung Vi wird so gewählt, daß die Abschnitte 16 und 18 der Bit/Leseleitungen auf eine Spannung oder Potentialsiufe aufgeladen werden, die in der Mitte zwischen dem Spannungswert liegt, der im ungünstig-
h". sten Falle einer gespeicherten binären «I« noch entspricht und einer Spannung, die im ungünstigsten Fall noch als binäre »0« interpretiert wird. Dies gilt für den Fall einer Speicherzelle, wo die Binärwerte »1« und
»0« einem hohen bzw. niedrigen Spannlingsniveau entsprechen. Die Transistoren 24 und 26 arbeiten dann in ihrem Sperrbereich, und die erste Taktleitung Φ· v/ird nun abgesenkt, wodurch die Transistoren 20 uru1 22 abgeschaltet werden, v«omit die Periode der Voraufladung beendet ist. Falls erwünscht, ist es ebensogut -nöglieii, eine unvollständige Voraufladung auszuführen, d. h. die Transistoren 20 und 22 werden bereits abgeschaltet, wenn die Transistoren 24 und 26 für die Ladungsübertragung sich in einem Zustand nahe der vollständigen Sperrung befinden. Als Ergebnis findet eine Ladungsübertragung zwischen den .Schaltungsknoten 28 und 30 und den Abschnitten 16 und 18 eier Bit/Leseleitungen statt. Die Transistoren 24 und 26 gehen stark in den Sperrbereich, weil jede Ladungsübertragung nach dem Abschalten der Transistorer 20 und 22 einen Spannungsabfall an den Gates der Transistoren 24 und 26 (und an den Schaltungsknoten 28 und 30) hervorruft, wodurch sie gezwungen werden, stark zu sperren. Es ist ebenso möglich, die Gate-Source-Kapazität der Transistoren 20 und 22 zu erhöhen, so daß im Zeitpunkt der Absenkung der ersten Taktleitung an den Schaltungsknoten 28 und 30 genügend Spannung ausgekoppelt wird, um die Transistoren 24 und 26 für die Ladungsübertragung abzuschalten.
Nach der Periode der Voraufladung wird eine Wortleitung angesteuert, und das zu lesende Signal wird entsprechend dem gespeicherten Binärwert entweder positiv oder negativ sein, wobei die Bit/Leseleitungen auf ein mittleres Potential aufgeladen sind. Angenommen, eine Wortleitung auf der linken Seite außerhalb der Schaltung sei angesteuert und der gespeicherte Binärwert «0« sei durch eine Spannung von Nu!! Volt verkörpert, dann bildet sich auf der Kapazität der Bit/Leseleitung ein negatives Signal aus. Entsprechend fällt die Source-Spannung des Transistors 24 auf den Wert Vj der Lesespannung ab und ebenso verringert sich dessen Schwellenspannung um einen geringen Betrag aufgrund des Substrateffektes. Das Zusammenwirken dieser Spannungen bzw. Spannungsabfälle am Gate des Transistors 24 ergibt dort ein wirksameres Steuersignal (Vr V5- V,)&\s am Gate des Transistors 26.
Nach der Einführung des Lesesignals wird das Signal auf der zweiten Taktleitung Φ2 allmählich auf positive Werte angehoben, wodurch die Spannung an den Schaltungsknoten 28 und 30 ansteigt. Dabei wird ein Punkt erreicht, wo der Transistor 24 beginnt, leitend zu werden und so bewirkt, daß eine beträchtliche positive Ladung vom Schaltungsknoten 28 auf die Bit/Leseleitung 16 übertragen wird. Die Kapazität der Bit/Leseleitung ist wesentlich größer als die Kapazität am Schaltungsknoten 28. Deshalb wird die Spannung am Schaltungsknoten 28 eher abnehmen als zunehmen infolge der Spannungsverstärkung, die durch den Prozeß der Ladungsübertragung begründet ist wodurch der Transistor 26 abgeschaltet wird. Mit dem allmählichen Ansteigen der Spannung auf der zweiten Taktleitung erreicht auch die Spannung am Schaltungsknoten 30 höhere positive Werte, während die Spannung am Schaltungsknoten 28 absinkt, bis der Transistor 24 aus der Sättigung gerät und in den linearen Bereich seiner Arbeitskennlinie übergeht, weshalb dann die Ladungsübertragung aufhört. Nur wenig oder gar keine Ladung wurd dabei vom Schaltungsknoten 30 auf die Bil/Leseleitung 18 übertragen, weshalb der Schaltungsknoten 30 nur einen Spannungsanstieg erfährt. Wesentlich ist, daß auf diese Weise ein vorverstärktes Signal sich zwischen den
Schaltungsknoten 28 urd 30 entwickelt, das mindestens gleich einer Transistor-Schwellenspannung ist und unabhängig von der Größe des abgefühlieis LescsigruVts, das hier vergleichsweise als gering angenommen wird. Die Vorverstärkerschalturig besitzt daher das einzigartige Merkmal der Ladungsverstärkung, d. h. das vorverstärkte Signal zwischen den Schaltungsknoten 28 und 30 kann mehr Ladung enthalten, als ursprünglich in der Kapazität der Speicherzelle gespeichert war. Zu die« em Zeitpunkt ist die Phase der Vorverstärkung beendet. Die gestrichelte Fortsetzung des Signals auf ^er zweiten Taktleitung soll andeuten, daß die Abschalizcit für das zweite Taktsignal Φ2 nicht kritisch ist. Die gleichen Bezeichnungen werden auch bei der Beschreibung der anderen Ausführungsbeiipide verwende".
Wenn in der Speicherzelle eine binäre »1« gespeichert gewesen wäre, wäre ein positives Lesesignal in die linke Bit/Leseleitung eingeführt worden. Die Betriebsweise des Schaltkreises ist dann sinngemäß gleich wie oben beschrieben, mit der Ausnahme, daß die Ladungsübertragung dann durch den Transistor 26 vorgenommen worden wäre und das vorverstärkte Signal zwischen den Schaltungsknoten 28 und 30 dann von der entgegengesetzten Polarität wäre.
Die Schaltung des Vorverstärkers 12 der Fig. 2 arbeitet größtenteils auf die gleiche Weise wie der Vorverstärker 10 der Fig. 1. Die erste Taktleitung Φι wird erregt, wodurch die Transistoren 20, 22, 40 und 42 eingeschaltet werden. Da alle diese Transistoren so ausgelegt sind, daß sie in dem linearen Bereich ihrer Kennlinie arbeiten, werden die Schaltungsknoten 28 und 30 auf die erste Voraufladungsspannung V, und die Schaltungsknoten 44 und 46 auf die zweite Voraufladungsspannung V2 positiv aufgeladen. Während der Aufladung der Schaltungsknoten 28 und 30 werden ebenfalls die über Kreuz gekoppelten Transistoren 24 und 26 für die Ladungsübertragung eingeschaltet. Die Transistoren 24 und 26 arbeiten im Gebiet der Sättigung, weshalb die Abschnitte 16 und 18 der Bit/Leseleitungen veranlaßt werden, sich aufzuladen, bis der vorgegebene Grenzwert Vi-V, erreicht ist. Die Schaltungsknoten 44 und 46 werden auf die zweite Voraufladungsspannung V2 aufgeladen, wobei V2 größer als V] ist. Wenn die Transistoren 24 und 26 ihren Sperrzustand erreicht haben, wird die erste Taktleitung Φι abgesenkt, wodurch die Transistoren 20, 22, 40 und 42 abgeschaltet werden, womit die Periode der Voraufladung beendet ist.
Nach dieser Voraufladungsperiode wird eine (nicht dargestellte) Wortleitung WL angesteuert. Es sei angenommen, daß sich ein Lesesignal auf der linken Bit/Leseleitung ausbildet, das aus einem negativen Spannungsabfall besteht. Wie oben erklärt, erhält darum der Transistor 24 ein wirksameres Steuersignal an seinem Gate als der Transistor 26.
Nach der Einführung des Lesesignals wird die Steuerspannung auf der zweiten Taktleitung Φ2 allmählich zu positiven Werten angehoben, wodurch die Spannung an den Schaltungsknoten 28 und 30 anzusteigen beginnt. Wie oben erläutert, wird ein Punkt erreicht, wo der Transistor 24 beginnt leitend zu werden, wodurch eine beträchtliche positive Ladung veranlaßt wird, vom Schaltungsknoten 44 auf die Bit/Leseleitung 16 übertragen zu werden. Die Kapazität der Bit/ Leseleitung ist wesentlich größer als die Kapazität am Schaltungsknoten 44. Deshalb wird die Spannung am Schaltungsknoten 44 eher absinken als ansteigen infolge
der Spannungsverstärkung, die aus der Funktion der Ladungsübertragung herrührt. Als Ergebnis der Kopplung übe- iJen Kondensator 48 wird die spannung am Schnlti'ngsknoten 28 tbenso absinken, wodurch der Transistor 26 abgeschaltet wird. Während die Spannung auf der zweiten Taktlcitung Φ? weiterhin zu positiven Werten ansteigt, erhöht sich die Spannung an den Schaltungsknoten 30 und 46, während die Spannung an tier. Sv-haliungskiioten 28 und 44 absinkt, bis der Transistor 24 aus der Sättigung gerät und in den linearen Bereich seiner Kennlinie kommt, so daß die 1 adungsübertragung aufhört. Wenig oder gar keine Ladung war von dem Schaltungsknoten 46 auf die Bit/Leseleitung 18 übertragen worden, weshalb die Schaitungsknoicii 30 und 46 nur «inen Sparwjngssnstieg erfahren. Zwischen den Schaltungsknoten 44 und 46 wird ein vorverstärktes Signal entwickelt, das wesentlich größer sein kann als eine Transistor-Schwellenspannung. Auch hier ist dies nur möglich wegen des Merkmais der sogenanntem Ladungsverstärkung. Die 2q Phase der Vorverstärkung ist an diesem Punkt beendet. Das Abfühlen eines positiven Lesesignals auf der Bit/Leseleitung 16 bewirkt entsprechend ein vorverstärktes Signal der umgekehrten Polarität zwischen den Schaltungsknoten 44 und 46.
In der Fig.4 ist ein Ausführungsbeispiel eines Leseverstärkers dargestellt, welcher die Vorverstärkerschaltung 10 enthält. Die Folge der Steuerimpulse ist in der F i g. 5 dargestellt. Das vorverstärkte Signal erscheint zwischen dem Schaltungsknoten 28 und 30 wie oben beschrieben. Nach der Vorverstärkung wird die dritte Taktleitung Φ3 erregt, wodurch die Transistoren 52 und 54 eingeschaltet werden und die Bit/Leseleitungen auf ein Spannungsniveau aufladen, das einer gespeicherten binären »1« entspricht. Dann werden die Transistoren 52 und 54 abgeschaltet. Jetzt wird das auf der vierten Taktleitung Φ< anstehende positive Signal veranlaßt, langsam auf Massepotential abzufallen. Da die Spannung am Schaltungsknoten 28 geringer als die am Schaltungsknoten 30 ist, angenommen ein negatives *o Lesesigna! wird auf der linken Bit/Leseleitung abgefühlt, wird der Transistor 58 früher als der Transistor 56 leitend werden. Die Geschwindigkeit des Abfalls der Steuerspannung ist so, daß dem Schaltungsknoten 28 Zeit verbleibt, dem vierten Taktsignal Φ4 innerhalb der « Schwellenspannung des Transistors 56 zu folgen. Der Transistor 56 wird deshalb niemals leitend. Während der Entladung des Schaltungsknotens 28 wird der Transistor 24 leitend und veranlaßt die Bit/Leseleitung 16, sich zu entladen. Die Bit/Leseleitung ist so eingerichtet, daß sie so sich auf Massepotential entlädt. Da dies die ursprüngliche binäre Information in der Speicherzelle war, wird ihre Wortleitung aberregt Die Information wurde so zurückgeschrieben. Die Spannung auf der vierten Taktleitung Φ4 wird nun wieder auf + Vi V0It -■" angehoben und die Steuerspannung auf der zweiten Taktleitung Φ2 auf Null Volt abgesenkt Mit der Erregung der fünften Taktleitung Φ5 wird der Lesezyklus beendet, in dem beide Bit/Leseleitungen nach Massepotential entladen werden. Im Falle, daß eine binäre »1« ausgelesen worden wäre, wären die Transistoren 26 und 56 eingeschaltet worden und die B'.t/Leseleitungen wären auf hohem Spannungsnivsau verblieben, wodurch die durch ein hohes Spannungsniveau verkörperte binäre »1« in die Speicherzelle zurückgeschrieben wird.
Ein weiteres Beispiel eines Leseverstärkers, welcher die Vorverstärkerschaltung 10 enthält, ist in der F i g. 6 dargestellt. Die zugehörige zeitliche Folge der Steuerimpulse wird in tier Fig.7 gezeigt. Das vorverstärkte Signal erscheint zwischen den Schaltungsknoten 28 und 30. Die Taktleitungen Φ3 un«J Φ4 werden erregt, um die Bit/Leseleitungen auf ein hohes Spannungsniveau u :if-7iilijrli»n ΠϋΠΓ wirH Hip Aj'ittp
)-. pntrpat
Das auf der fünften Taktleitung Φ5 anstehende positive Signal wird allmählich gegen Massepotential abgesenkt unter den gleichen Bedingungen, wie oben beschrieben. Angenommen, ein negatives Signal auf der Bit/Leseleitung 16 stünde an, dann beginnt Transistor 58 leitend zu werden und dabei die Bit/Leseleitung 16 auf Massepotential zu entladen. Die zugehörige Wortleitung wird entregt. Die Steuerspannungen auf den zweiten und vierten Taktleitungen werden auf Null Volt abgesenkt und das Signal auf der fünften Taktleitung Φ5 auf + Vi Volt angehoben. Die sechste Taktleitung Φβ wird kurz erregt, um beide Bit/Leseleitungen auf Massepotential zu entladen, womit ein Lesezyklus beendet ist. Das Auslesen einer binären »1« auf der Bit/Leseleitung 16 bewirkt, daß das Spannungsniveau auf der Bit/Leseleitung 16 hoch bleibt und so eine binäre »1« in die Speicherzelle zurückgeschrieben wird.
Ein weiterer vollständiger Leseverstärker ist in der Fig. 8 dargestellt. Dieses Ausführungsbeispiel ist ähnlich dem der F i g. 4, nur ist hier der Vorverstärker 10 durch einen Vorverstärker 12 ersetzt. Die zugehörigen zeitlichen Folgen der Steuerimpulse sind in der F i g. 9 dargestellt
In ähnlicher Weise ist das Beispiel eines anderen vollständigen Leseverstärkers in der Fig. 10 dargestellt, der ähnlich aufgebaut ist wie das Beispiel der F i g. 6, nur ist hier der Vorverstärker 10 durch einen Vorverstärker 12 ersetzt Die zugehörigen Folgen von Steuersignalen sind in der F i g. 11 dargestellt und entsprechen denen
j r? : ~ -j
UCI 1' Ig. / .
In den Beispielen wurden Vorverstärkerschaltungen und vollständige Leseverstärker beschrieben, weiche in einer binären Halbleiter-Speichereinrichtung verwendet werden. Es ist jedoch für den Fachmann klar, daß der Vorverstärker in allen möglichen Schaltungseinrichtungen verwendet werden kann, in denen schwache Signale eindeutig erkannt und ausgewertet werden sollen, wie beispielsweise in Vergleicherschaltungen, in Einrichtungen zur Feststellung der Polarität von Signalen oder in anderen Schalteinrichtungen ähnlicher Art Wesentlich ist die Verwendung eines Vorverstärkers mit zwei Transistoren, die über Kreuz gekoppelt sind und nach dem Prinzip der Ladungsübertragung arbeiten.
Hierzu 5 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Vorverstärker in Diskriminatorschaltungen für sehr kleine Differenzspannungen mit je einem Ladungsübertragungstransistor, dessen erste Stromflußelektrode mit je einem der beiden Eingänge für das abzufühlende Eingangssignal und dessen zweite Stromflußelektrode mit je einem internen Schaltungsknoten verbunden ist, sowie mit mindestens zwei durch ein erstes Taktsignal steuerbaren Voraufladetransistoren, deren erste Stromflußelektroden an eine Spannungsquelle für die Voraufladespannung und deren zweite Stromflu3elektroden jeweils an die zweite Stromflußelektrode eines der Ladungsübertragungstransistoren und damit an die beiden internen Schaltungsknoten angeschlossen sind, dadurch gekennzeichnet, daß die zweiten Stromflußelektroden der Ladungsübertragungstransistoren (24, 26) mit der Steuerelektrode des jeweils anderen Ladungsübertragungstransistors verbunden sind, und daß an jede der zweiten Stromflußelektroden der genannten Ladungsübertragungstransistoren mindestens ein Kondensator (32, 34) zum Einspeisen eines zweiten Taktsignals (Φ2) angeschlossen ist
2. Vorverstärker nach Anspruch 1, dadurch gekennzeichnet, daß vier durch ein erstes Taktsignal (Φι) steuerbare Voraufladetransistoren (20, 22, 40, 42) vorgesehen sind, daß die ersten Stromflußelektroden eines ersten Paares (20, 22) der genannten Transistoren an eine erste Quelle (V\) einer ersten Voraufladespannung angeschlossen sind, daß die ersten Stromflußelektroden eines zweiten Paares (40, 42) der genannten Transistoren an eine zweite Quelle (V2) einer zweiten Voraufladespannung angeschlossen sind, daß die zweite Stromflußelektrode eines Transistors (40, 42) des genannten zweiten Paares jeweils unmittelbar an die zugehörige zweite Stromflußelektrode eines der Ladungsübertragungstransistoren (24, 26) angeschlossen ist, und daß die zweite Stromflußelektrode eines Transistors (20, 22) des genannten ersten Paares jeweils über einen weiteren Kondensator (48,50) an die zugehörige zweite Stromflußelektrode eines der Ladungsübertragungstransistoren (24, 26) angeschlossen ist.
3. Vorverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Stromflußelektrode jedes der Ladungsübertragungstransistoren (24, 26) an eine Bit/Leseleitung (16, 18) einer Speichereinrichtung angeschlossen ist.
io
DE2700802A 1976-02-09 1977-01-11 Vorverstärker für Diskriminatorschal hingen Expired DE2700802C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/656,677 US4039861A (en) 1976-02-09 1976-02-09 Cross-coupled charge transfer sense amplifier circuits

Publications (3)

Publication Number Publication Date
DE2700802A1 DE2700802A1 (de) 1977-08-11
DE2700802B2 DE2700802B2 (de) 1978-06-15
DE2700802C3 true DE2700802C3 (de) 1979-02-15

Family

ID=24634093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2700802A Expired DE2700802C3 (de) 1976-02-09 1977-01-11 Vorverstärker für Diskriminatorschal hingen

Country Status (15)

Country Link
US (1) US4039861A (de)
JP (1) JPS5295935A (de)
AT (1) AT364995B (de)
AU (1) AU498566B2 (de)
BR (1) BR7700762A (de)
CA (1) CA1099347A (de)
CH (1) CH604319A5 (de)
DE (1) DE2700802C3 (de)
ES (1) ES455732A1 (de)
FI (1) FI770415A (de)
FR (1) FR2340598A1 (de)
GB (1) GB1567565A (de)
IT (1) IT1079566B (de)
NL (1) NL7700762A (de)
SE (1) SE416854B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922316B2 (ja) * 1976-02-24 1984-05-25 株式会社東芝 ダイナミツクメモリ装置
US4144590A (en) * 1976-12-29 1979-03-13 Texas Instruments Incorporated Intermediate output buffer circuit for semiconductor memory device
SU928405A1 (ru) * 1976-08-05 1982-05-15 Предприятие П/Я Р-6429 Усилитель считывани дл интегрального запоминающего устройства
JPS5938670B2 (ja) * 1976-10-15 1984-09-18 日本電気株式会社 差信号増巾回路
US4130897A (en) * 1977-08-03 1978-12-19 Sperry Rand Corporation MNOS FET memory retention characterization test circuit with enhanced sensitivity and power conservation
US4170741A (en) * 1978-03-13 1979-10-09 Westinghouse Electric Corp. High speed CMOS sense circuit for semiconductor memories
US4286178A (en) * 1978-06-12 1981-08-25 Texas Instruments Incorporated Sense amplifier with dual parallel driver transistors in MOS random access memory
DE2839073C2 (de) * 1978-09-07 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Dynamische Stromquelle für Halbleiterbausteine und ihre Verwendung
US4321484A (en) * 1979-02-28 1982-03-23 International Business Machines Corporation Field effect transistor multivibrator
US4253163A (en) * 1979-10-09 1981-02-24 Bell Telephone Laboratories, Incorporated Sense amplifier-detector circuit
DE3173745D1 (en) * 1981-10-30 1986-03-20 Ibm Deutschland Fet memory
JPS6050694A (ja) * 1983-08-26 1985-03-20 Mitsubishi Electric Corp ダイナミツク・ランダム・アクセス・メモリ
US4547685A (en) * 1983-10-21 1985-10-15 Advanced Micro Devices, Inc. Sense amplifier circuit for semiconductor memories
JPS61142591A (ja) * 1984-12-13 1986-06-30 Toshiba Corp 半導体記憶装置
US4670675A (en) * 1986-02-07 1987-06-02 Advanced Micro Devices, Inc. High gain sense amplifier for small current differential
JPS62252597A (ja) * 1986-04-24 1987-11-04 Sony Corp センスアンプ
JPS6410493A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Charge transfer type sense amplifier
NL8901376A (nl) * 1989-05-31 1990-12-17 Philips Nv Geintegreerde geheugenschakeling met een leesversterker.
US5270591A (en) * 1992-02-28 1993-12-14 Xerox Corporation Content addressable memory architecture and circuits
US6018253A (en) * 1996-09-30 2000-01-25 Advanced Micro Devices, Inc. Register with current-steering input network
US5828239A (en) * 1997-04-14 1998-10-27 International Business Machines Corporation Sense amplifier circuit with minimized clock skew effect
US10762944B2 (en) * 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3838295A (en) * 1973-02-05 1974-09-24 Lockheed Electronics Co Ratioless mos sense amplifier
US3882326A (en) * 1973-12-26 1975-05-06 Ibm Differential amplifier for sensing small signals
US3949381A (en) * 1974-07-23 1976-04-06 International Business Machines Corporation Differential charge transfer sense amplifier

Also Published As

Publication number Publication date
FR2340598A1 (fr) 1977-09-02
US4039861A (en) 1977-08-02
SE416854B (sv) 1981-02-09
SE7700699L (sv) 1977-08-10
DE2700802A1 (de) 1977-08-11
BR7700762A (pt) 1977-10-11
ES455732A1 (es) 1978-01-16
AU2176277A (en) 1978-08-03
IT1079566B (it) 1985-05-13
ATA17477A (de) 1981-04-15
CA1099347A (en) 1981-04-14
AU498566B2 (en) 1979-03-15
FR2340598B1 (de) 1979-09-21
FI770415A (de) 1977-08-10
JPS5295935A (en) 1977-08-12
JPS57596B2 (de) 1982-01-07
CH604319A5 (de) 1978-09-15
NL7700762A (nl) 1977-08-11
GB1567565A (en) 1980-05-14
AT364995B (de) 1981-11-25
DE2700802B2 (de) 1978-06-15

Similar Documents

Publication Publication Date Title
DE2700802C3 (de) Vorverstärker für Diskriminatorschal hingen
DE2659248C3 (de) Dynamischer Speicher mit wahlfreiem Zugriff
DE3102799C2 (de) Halbleiter-Speichervorrichtung
DE2621137C3 (de) Leseverstärker und Verfahren zu seinem Betrieb
DE102007055541A1 (de) Speicherbauelement, Verfahren für den Betrieb eines Speicherbauelements und Vorrichtung zur Verwendung mit einem Speicherbauelement
DE2901233C2 (de) Dynamischer Lese-Auffrischdetektor
DE2634089B2 (de) Schaltungsanordnung zum erfassen schwacher signale
DE2659207B2 (de) In einem integrierten MOSFET-Schaltkreis ausgebildete Verzögerungsstufe
DE2722757B2 (de)
DE3781193T2 (de) Leseverstaerker.
DE2707456C3 (de)
DE3635344C2 (de)
DE2712735B1 (de) Lese-/Schreibzugriffschaltung zu Speicherzellen eines Speichers und Verfahren zu ihrem Betrieb
DE3236729C2 (de)
DE2845100C3 (de) Speicherschaltung
DE4431183A1 (de) Ausgangspuffer
DE69016829T2 (de) Leseverstärkerschaltung.
DE4010103A1 (de) Ladeschaltung vom mos-typ
DE2623219B2 (de) Verfahren zum Betreiben einer Leseverstärkerschaltung für einen dynamischen MOS-Speicher und Anordnung zur Durchführung dieses Verfahrens
DE2842690C2 (de)
EP0005743B1 (de) Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop
DE1960598A1 (de) MOS-Schnellesespeicher
DE2724646A1 (de) Halbleiterspeicheranordnung
DE3037132C2 (de) Vorladeschaltung
EP0087818B1 (de) Integrierter dynamischer Schreib-Lese-Speicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee