DE2525225C2 - Lese-Differentialverstärker für durch elektrische Ladungen dargestellte Bits speichernde Halbleiterspeicher - Google Patents

Description

», Speichers gekoppelt sind, dadurch gekennzeichnet, daß die Unipolarschaltvorrichtung (14/1 bzw. 14S; fernerhin eine einerseits am

;".-.· Verbindungspunkt des Vorladungs-Unipoiarschaltungselcments (24/4 bzw. 24B) mit dem betreffenden

' Kippeingang (16/4 bzw. t6B) und andererseits an der jeweils zugeordneten Bit/Leseleitung (18Λ bzw. t8B) liegende Eimerkettenstufe (38A 42 A bzw. 385, A2B) enthält, deren Gateelektrode an eine Referenzspannungsquelle (Vr) angeschlossen ist

2. Lese-Differentialverstärker nach Ansprach 1 zur Verwendung für einen aus jeweils mit ihren Gates an Wortleitungen angeschlossenen Feldeffekttransistoren mit jeweils in Serie geschaltetem Kondensator gebildeten Speicherelementen aufgebauten Halbleiterspeicher, dadurch gekennzeichnet, "daß die jeweilige Kapazität an den Kippeingängen (16/1, i6B) auf den etwa zwei- bis dreifachen Wert der Kapazität der Speicherelemente (2OA bzw. 205; eingestellt ist

3. Verfahren zum Betreiben eines Lese-Differentialverstärkers nach den Ansprüchen 1 und 2, dadurch gekennzeichnet

daß während des Vorladungs-Zeitintervalls neben dem Vorladungs-Spannungsimpuls (Vp) seitens der Referenzsspannungsquelle (Vr) ein Referenzspannungsimpuls angelegt wird,
daß zwecks Auslesens und Durchführung des Übertragens einer das ausgelesene Bit darstellenden Ladung sowohl der Reierenzspannungsimpuls neu angelegt,

als auch die hierzu angesteuerte Wortleitung (z. B. i5A) ebenso wie die an ein ebenfalls einen Feldeffekttransistor (z. B. 22B) enthaltendes Referenzspeicherelement (z. B. 235;, das jeweils an der Verbindung zwischen Unipolarschaltvorrichtung (z. B. 145; und Bit/Leseleitung (z. B. tSB) des dem , Kippeingang (z. B. i6A) der angesteuerten Bit/Leseleitung (z. B. i&A) gegenüberliegenden Kippeingangs (z.B. 165; liegt angeschlossene Refsrenzwortleitung (Vwld) je mit einem Spannungsimpuls belegt werden,

daß nach Entwickeln einer relativ großen, zwischen beiden Kippeingängen (16/1, 165,) auftretenden Differenzspannung eine Rampenspannung (Vlh) zum Anheben des Bezugspotentials der bistabilen Kippschaltung (12) zugeführt wird, und
daß nach Beendigen des Ladungsübertragungsvorgangs dem Gate eines die Halbleiter-Schaltungselement-Überbrückung darstellenden Feldeffekttransistors (34) ein Spannungsimpuls (Vrd\ zwecks Ladungsausgleichs zwischen den an den beiden Kippeingängen (i€A, 16B) angeschlossenen Bit/Leseleitungen (13/4,185; übertragen wird.

Die Erfindung betrifft einen Lese-Differentialverstärker, wie er dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist

Leseschaltungen für Datenspeicher, die Bits in Form elektrischer Ladungen speichern, sind an sich bekannt. Hierzu wird auf die US-PS 35 14 765 und 37 60 381, wie auch auf den Artikel »Storage Array and Sense/Refresh Circuit for Single-Transistor Memory Cells« von K. U. Stein u. a, veröffentlicht durch »1972 IEEE International Solid-State Circuits Conference« in »Digest of Technical Papers« Februar 1972 auf den Seiten 56 und 57 verwiesen. Der Leistungsverbrauch in derartigen Schaitungen ist nicht vernachlässigbar, da zur Umschaltung ein minimaler Leistungsaufwand erforderlich ist

DE-OS 21 48 896 zeigt ebenfalls einen dynamischen Halbleiterspeicher, der eine nach Art einer Flip-Flopschaltung aufgebaute Bewerter- und Regenerierschaltung enthält, die parallel zu den Eingangsleitungen der dynamischen, bistabilen Selbsthalte-Schaltungsanordnung liegt Das gleiche gilt für die in der Veröffentlichung in der Zeitschrift »Electronics« vom 13.September 1973 auf den Seiten 119 und 120 gezeigte und beschriebene Schaltungsanordnung. In beiden letztgenannten Fällen läßt sich aber auch damit nicht ein nicht unbeachtlicher Leistungsaufwand vermeiden, der sich bei mehr und mehr zunehmender Schaltungsdichte auf dem Halbleiterplättchen äußerst störend bemerkbar macht.

Eine gewisse Verbesserung in dieser Hinsicht läßt sich herbeiführen, wenn ein Lese-Differentialverstärker nach »IBM Technical Disclosure Bulletin« Bd. 16, Nr. 9, Februar 1974, Seiten 2792 und 2793 Verwendung findet. Allerdings gewisse Nachteile liegen auch hier insofern vor, als die durch die zum Betrieb erforderlichen Schaltungselemente in Form von Transistoren bedingten zusätzlichen Streukapazitäten eine vorteilhafte Betriebsweise ohne weiteres nicht zulassen.

Die Aufgabe der Erfindung besteht darin, für einen Halbleiterspeicher zur Speicherung von durch elektrische Ladungen dargestellten Bits einen Lese-Differentialverstärker zu schaffen, der bei sehr hoher Empfindlichkeit für Lesesignale einen denkbar geringen Leistungsverbrauch hat indem iediglich die durch Vorladen des Lese-Differentialverstärkers vor Einleiten eines Lesevorgangs zugeführte Energie zur Verstärkung des Lesesignals herangezogen wird.

Erfindungsgernäß wird die Aufgabe gelöst wie es dem Kennzeichen des Patentanspruchs 1 zu entnehmen ist.

Dank der Erfindung lassen sich Sireukapazitäten weitgehend ausschalten. Die noch verbleibenden Streukapazitäten der Bitleseleitungen werden in vorteilhafter Weise für eine Ladungsübertragung zwecks zusätzlicher Verstärkung des jeweiligen Lesesignals ausgenutzt Zusätzlich ergibt sich durch Anwenden der Erfindung noch der Vorteil, daß während des Lesevorgangs keine stromführende Verbindung zwischen den Betriebsspannungsanschlüssen vorliegt, so daß im wesentlichen hierbei keine Strombelastung durch den Lese-Differentialverstärker trotz hoher Leseempfindlichkeit besteht.

ί J-?! „ J

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Die Erfindung wird durch eine Ausführungsbeispielsüeschreibung anhand nachstehend aufgeführter Zeichnungen näher erläutert Es zeigt

Fig. 1 eine Schahunganordnung eines Teils eines Halbleiterspeicher mit einem Lese-Differentialverstärker gemäß der Erfindung,

F i g. 2 Impulsdiagramme zur Erläuterung der Betriebsweise der Schaltungsanordnung nach Fig. 1.

Zellen mit Ladungsspeicherung, besonders wenn sie in ganzen Feinem angeordnet sind, finden wegen ihrer Kleinheit und ve-hältnismäßig einfachen Struktur für den Aufbau von Halbleiter-Datenspeichern großes Interesse. Bei ihrer Verwendung besteht aber eine größere Schwierigkeit im Auslesen der gespeicherten Signale während einer Leseoperation, da jene wegen der Verteilung der gespeicherten Ladung auf die Kapazität der Speicherzelle einerseits und auf die im Vergleich hierzu große Kapazität der Bit/Leseleitung ' andererseits stark gedämpft erscheinen. Daher muß die Kapazität einer Speicherzelle bei der Planung groß Vorgesehen werden, wodurch die von der Zelle beanspruchte Fläche groß wird, oder man ist gezwungen, hochempfindliche Leseverstärker zu verwenden. Als weiterer Faktor ist beim Betrieb von Anordnungen mit Ladungsspeicherzellen der Leistungsverbrauch im Auge zu behalten. In dieser Hinsicht ist es äußerst wünschenswert, Leseverstärker mit geringer Leistungsaufnahme einzusetzen.

, Die Fig. 1 zeigt nun ein Ausführungsbeispiel eines (sehr empfindlichen Lese Verstärkers. Dieser ist in der Lage, viel kleinere Ladungsmengen als sonst üblich festzustellen, und stellt auch bezüglich Leistungsverbrauch einen Fortschritt dar, weil er praktisch keine Gleichstromleitung aufnimmt, was in bisher üblichen Anordnungen d^;e wichtigste Ursache von Leistungsverbrauch war.

Der in Fig. 1 dargestellte Lese-Differenzverstärker 10 schließt einen dynamischen Haltekreis 12 ein, der zwischen zwei sog. »Eimerkettenw-Schaltungen 14/4 und 145 liegt, die ihrerseits zur Vorverstärkung beidseits des Haltekreises 12 verwendet werden. Die genannten Eimerketten-Schaltungen 14/1 und !45, die je an einen Anschluß 16Λ bzw. 165 des Haltekreises 12 gelegt sind, sind gleichzeitig auch über gleichwertige Segmente ISA und 185 der Bit/L.eseleitung mit den typischen Ladungsspeicherzellen 2OA und 205 verbunden. Ein Beispie' solcher Datenspeicherzellen mit Ladungsspeicherung mit ihren zugehörigen Wortleitungen t5A und i5B ist eingehend ir der amerikanischen Patentschrift 37 60 381 erläutert Zusätzlich zu den genannten Datenspeicherzellen sind aber auch zwei Referenz-Speicherzellen 23/4 und 235 vorgesehen, die gleich wie die ersteren und alle weiteren Speicherz '!en entlang der Bitleitung des Datenspeichers aufgebaut sind.

Die Referenz-Speicherzellen 23/4 und 235 bestehen aus dem steuerbaren Element 22/4 und 22B und einer Kapazität 36Λ bzw. 365. Die Elemente 224 und 225 sind je mit der Bit/Leseleitung 18/4 bzw, WB einerseits und mit der Kapazität 36/4 bzw. 365 andererseits Verbunden. Die Referenz-Speicherzellen 23Λ und 23B werden dazu benötigt, einen Referenzspannungspegel aufzubauen, der das Schalten des dynamischen Haltekreises 12 mitbestimmt. Die Eimerkettenschaltungen 14/4 und 145 umfassen jede zwei steuerbare Elemente 24/4, 38/4 bzw. 24B, 3SB und «ine Kapazität 42/4 bzw.

425. Der dynamische rialtekreis 12 schließlich besteht aus einer Anordnung steuerbarer Elemente 28, 30 und 32, die alle Feldeffekt-Transistoren sein können.

Eine Quelle, welche ein Signal Vp zwecks vorausgehender Aufladung der Leseleitungen liefert, ist an die Gate-Elekiroden der steuerbaren Elemente 24/4 und TAB angeschlossen. Diese Spannung V/> wird einer unabhängigen, nicht dargestellten Impulsquelle entnommen. An die Gate-Elektrode eines weiteren steuerbaren ι" Elementes 34 wird zudem die Quelle einer Verteilspannung VRD gelegt, die Quelle einer Referenzspannung Vr an die Gate-Elektroden der Elemente 38/4 und 385, und schließlich die Quelle einer sägezahnähniichen Spannung Vlh an die Gate-Elektrode des Elementes 32. Keine dieser Spannungsquellen Vrd, Vr oder Vlh ist in der F i g. 1 gezeigt. Die F i g. 2 hingegen zeigt die Impubformen der vorgenannten Spannungen wie auch die Spannung V_Wl der angesteuerten Wortleitung, die Spannung Vwld der Referenz-Wortleitung und jene der Knoten 16/4 und 165 bzw. der Anschlüsse des dynamischen Haltekreises 12.

Die Betriebssequenz des Leseverstärkers 10 aus F i g. 1 verläuft nach den Darstellungen der F i g. 2 wie folgt Die Spannung V_P zur Voraufladung und die Referenzspannung Vr werden an die Elemente 24Λ und 245 bzw. an die Übertragerelemente 38Λ und 385 gelegt und schalten diese ein. womit die Vorladeperiode beginnt. Dadurch wird positive Ladung über die Elemente 24A, 38/4 und 245, 385 der Bit/Leseleitung zugeführt, bis die Elemente 38Λ und 3SB nahe am Sperrpunkt der Stromleitung angelangt sind. Das Potential, bis zu welchem die Bit/Leseleitungen aufgeladen werden, wird durch die Referenzspannung Vr bestimmt, die danach auf ihren Basiswert Null zurücksinkt und dadurch sicherstellt, daß die steuerbaren Elemente 38/4 und 385gesperrt werden.

Zur selben Zeit erfolgt auch eine Verteilung der Ladung unter den Kapazitäten 42Λ, 44/4, und 425, 445, wodurch die Spannung an den Knoten 16Λ, 165 etwas sinkt wie dies der Spannung am Haltekreis in F i g. 2 anzusehen ist. Bei den mit 44A und 44B bezeichneten Kapazitäten handelt es sich um die Streukapazität an dem betreffenden Anschluß. Weil die der Vorladung dienenden Elemente 24Λ und 245 unter der Einwirkung der Spannung Vp immer noch eingeschaltet sind, wird aber die Spannung an den genannten Knoten durch weitere Aufladung auf die volle, ursprüngliche Höhe gebracht. Danach schaltet die Spannung Vp zur Voraufladung ab, weshalb die steuerbaren Elemente 24/4 und 245 gesperrt werden und die Periode der Voraufladung mit aufgeladenen Bit/Leseleitungen 18/4 und 185 und gesperrten Übertragerelementen 38/4 und 385 endet.

Die Leseperiode beginnt damit, daß die Referenzspannung Vr eingeschaltet und durch sie die Elemente 38/1 und 385 in den ursprünglichen stromleitenden Zustand nahe dem Sperrpunkt versetz* werden. Dabei steigt die Spannung an den Knoten 16/4 und 165 infolge Ladungsverteilung unter den Kapazitäten 42Λ, 44Λ bzw. 425,445 an. Jetzt werden auch eine angesteuerte Wortleitung sowie eine bezüglich letzterer auf der anderen Seite des Leseverstärkers 10 liegende Referenzwortleitung, die beide mit der Bit/Lesel&itung zusammenwirken, mit Spannung belegt. Die Referenz-Speicherzelle stellt sozusagen ein weiteres Bit pro Bit/Leseleitung dar. Sie besitzt eine Speicherspannung, die etwa in der Mitte zwischen den beiden Spannungspegeln liegt, welche an den regulären Speicherzellen zur

25

Darstellung binärer Information auftreten. Die Speicherspannung der Referehzspeicherzeile wird zur ; Festsetzung des Referenzpegeis für das Schälten des Haltekreises 12 benötigt

Für dies«/ Erläuterungen wird angenommen, daß die Datenspeicherzelle 2Ö-4 angesteuert tyird und daß in der zu ihr gehörigen Kapazität 2iA keine Ladung, d. h. eine Null, gespeichert ist Wenn die angesteuerte Wortleitung der Zelle 2OA mit Spannung belegt wird, dann fließt Ladung von der an def Bit/Leseleitung verteilten Kapazität in die Speicherkapazität 21/4 der Zelle 2OA, wodurch die Spannung über der Speicherkapazität HA ansteigt und jene an der Bit/Leseleitung 18-4 absinkt ■ Dieser letztere Spannungsabfall bewirkt, daß das ;Element 3SA zur Ladungsübertragung besser stromleitend wird.

Da das Potential am Knoten 16/4 höher liegt als jenes der Bit/Leseleitung 18/4, fließt Ladung vom Anschluß 16/4 zur Leitung 18/4 so lange, bis das Element 38.4 zur Ladungsübertragung wieder fast seinen Sperrzustand erreicht hat Die Ladung, welche am Anschluß 16/4 verlorengegangen ist, entspricht im wesentlichen jener, um welche die der Speicherkapazität 21/4 der angesteuerten Zelle zugenommen hat, da an der Ladung der an der Bit/Leseleitung verteilten Kapazität praktisch kaum eine Änderung stattgefunden hat Daher ist der durch verlorene Ladung verursachte Spannungsabfall am Knoten 26.4 gleich dem Spannungsanstieg über der Kapazität der angesteuerten Datenspeicherzelle mal dem Verhältnis der Speicherzellenkapazität 21A zur Kapazität am Anschlußknoten 16/4.

Üblicherweise ist ein Lesesignal, das sich auf der Bit/Leseleitung 18/4 entwickelt ziemlich klein, da die Kapazität der Leseleitung sehr viel größer ist als die Speicherkapazität Wenn nun in der vorliegenden Anordnung die Kapazität am Anschlußknoten 16/4 auf einen vernünftigen Wert verglichen zu jenem der Speicherkapazität 2tA, d.h. auf etwa das Zwei- bis Dreifache, festgelegt wird, dann ergibt sich am Knoten 16/4 ein vergleichsweise kräftiges Signal. Dies ist eine 4v wichtige Eigenschaft der Ladungsübertragung gemäß der vorliegenden Erfindung. Solange das Potential am Anschlußknoten 16.4 °rößer ist °'^c ^^α°·^α|ΐ1^σα **"f der Bit/Leseleitung 18,4, ist Gewähr gegeben, daß das Element 18-4 wie erwünscht fast einen Sperrzustand erreicht Der eben beschriebene Vorgang wiederholt sich auf der gegenüber'iegenden Bit/Leseleitung 185, wo eine Referenzspeicherzelle 235 angesteuert worden ist Da diese Referenzzelle 235 halb aufgeladen ist, wird das Potential des zugehörigen Anschlußknotens 165 nur so etwa um den halben Betrag fallen. Dies ist in der F i g. 2 durch die Spannungskurven für dip zwei Anschlußknoten des Haltekreises 12 dargestellt

Nachdem sich ein relativ großes Differenzial zwischen den Anschlüssen 16/4 und 1S5 des Haltekreises 12 entwickelt hat, wird die Steuerleitung Vlh des Elementes 32 mit Spannung belegt worauf dieses in den leitenden Zustand versetzt wird. Wie Verlauf von Vlh in Fig.2 zeigt wird das Element 32 durch den sägezahnähnlichen Anstieg der Rampen-Spannung Vw **> langsam eingeschaltet wodurch die Kapazität am Drain-Knoten 17 entladen wird. Bei sinkendem Potential am Knoten 17 wird ein Punkt erreicht an dem das Element 28 leitend wird, da sein Steuerpotential, identisch mit jenem des Knotens 165 höher liegt als jenes des Elementes 30, das mit dem Potential am Knoten 16/4 übereinstimmt Bei eingeschaltetem Element 28 beginnt die Ladung am Knoten 16Λ über die Elemente 28 und 32 abzufließen. Wenn das Potential am Knoten 16/4 unter jenes der Bit/Leseleitung ISA gesunken ist, dann beginnt auch deren Ladung über die Elemente iSA, 28 Und 32 abzufließen.

Wertn die Ehtladurigsrate, welche durch den Spannungsanstieg der Funktion VZh gegeben ist so verläuft daß das Potential am Knoten 16Λ jenem des Knotens 17 in einem Abstand folgt, der kleiner ist als die Schwelienspannurlg des Elementes 30, dann wird das Element 30 überhaupt nicht leitend werden. Die Bit/Leseleitung 18/4 und die Speicherkapazität der Datenzeile werden sich bis auf Erdpotential völlig entladen. Der dynamische Haltekreis 12 ist dabei ohne eigentliche Aufnahme von Gleichstromleistung eingestellt worden.

Da anfänglich die angesteuerte Datenspeicherzelle keine Ladung gespeichert hatte, ist sie nun in den Zustand vor der eingeleiteten Leseoperation zurückgeführt worden, oder anders ausgedruckt die Information jst wieder in die angesteuerte Speicherzelle zurückgeschrieben worden. Die angesteuerte Wortleitung ist ebenfalls auf Erdpotential zurückversetzt worden, wodurch die Speicherzelle ausgeschaltet wurde. Die Spannung Vlh ist auch auf Erdpotential abgesunken, so daß das Element 32 gesperrt ist Nachdem nun die eine Bit/Leseleitung 18/4 auf Erdpotential und die andere Bit/Leseleitung 18ß auf hohem Potential angelangt ist wird der Steueranschluß V_RD mit Spannung belegt und das Element 34 in leitenden Zustand versetzt

Nun erfolgt der Ladungsausgleich zwischen den beiden Bit/Leseleitungen 18/4 und MB über die Stromlettenden Elemente 38/4,34 und 38Ä Das Potential der Leitung 185 fällt dabei auf die Hälfte des anfänglichen Wertes und das Potential der Leitung 184 steigt auf diesen selben Wert an. Die Kapazität 365 der Referenzspeicherzelle hat nun die halbe Ladung und damit auch das halbe Potential einer regulären Speicherzelle. Die Referenzwortleitung wird jetzt auf die Spannung Null herabgesetzt und damit die ReierenzspeicherzeHe 233 durch ihr Eleven· 225 ausgeschaltet Das Element 34 ist ebenfalls wieder gesperrt Das Absenken des Potentials an jener BifLeseleitüfig, die vorher ein hohes Potential erreich» hatte, ist noch aus einem anderen Grund wünschenswert Indem beide Segmente der Bit/Leseleitung auf denselben Pegel gebracht werden, wird gewährleistet daß während der anschließenden Vorladeperiode die Elemente 38Λ und 385 in denselben Sperrzustand versetzt werden. Dabei kann die Spannung Vr auf Null herabgesetzt werden oder auch nicht, die Elemente 38/4 und 385 können eingeschaltet bleiben. Die Sequenz ist nun damit beendet daß die angesteuerte Speicherzelle und die Referenzzelle in den ursprünglichen Zustand zurückversetzt worden sind, d.h. die gespeicherte information ist in die Zelle zurückgespeichert worden.

Wenn in der angesteuerten Speicherzelle hohes Potential oder eine Eins gespeichert gewesen wäre, dann wäre das Potential auf der Bit/Leseleitung nach dem Einschalten der angesteuerten Wortleitung unverändert geblieben. Das Element 38/4 wäre dann folglich fast im Sperrzustäad verblieben und wenig oder keine Ladungsübertragung hätte zwischen dem Anschlußknoten 16/4 und der Bit/Leseleitung 18/t stattgefunden. Der Knoten 16Λ hätte somit ein höheres Potential besessen als der Knoten i6B, und der Haltekreis 12 wäre in den umgekehrten Zustand versetzt worden, d. h. Element 28 gesperrt und Element 30 leitend. Die Bit/Leseleitung 18Λ wäre also auf hohem Pegel verblieben. Dabei

würde sich die Sequenz wie vorher fortsetzen, indem der hohe Pegel wieder in die angesteuerte Zelle zurückgespeichert würde.

Es ist hier zu erwähnen, daß in anderen Ausführungen die Spannung Vr nicht in Impulsen vorliegen muß. In der vorliegenden Ausführung ist Vr eine Impulsspannung, um über die Kapazitäten 42/4 und 425 eine höhere Spannung auf die Anschlußknoten 16Λ und 165 zu bringen. Diese Kapazitäten hätten aber auch getrennt mit Impulsen beaufschlagt werden können, um eine ähnliche Spannungssteigerung zu erzielen, nachdem ihre Anschlüsse von der V^-Leitung getrennt v/orden wären. Die Spannung Vr würde statt dessen als Gleichspannung auf konstantem Potential gehalten. Um ein höheres Potential an den Knoten 16/4 und 165 zu (5 erzielen, ist es auch möglich, diese über die stromführenden Elemente 24Λ und 245 auf einen höheren Pegel aufzuladen. Dadurch könnte auf die Verwendung der Kapazitäten 42/4 und 425 ganz verzichtet werden. An die V«-Leitung kann in diesem Fall eine Gleichspannung gelegt werden.

Das Beaufschlagen der V«-Leitung mit Impulsen hat aber den wünschenswerten Effekt, daß die Ladungsverschiebung unterbrochen wird, sobald sich zwischen den Knoten 16/4 und 165 eine genügende Differenz entwickelt hat Umgekehrt können diese Impulse, andere, unerwünschte Effekte wie z. B. Rauschen durch Erzeugen von Spannungsspitzen hervorbringen. Um die Ladungsverschiebung ohne solche schädlichen Folgen zu unterbrechen, könnte zu geeigneter Zeit das Potential der Eit/Leseleitung angehoben werden. Das hätte zur Folge, daß das Element 38Λ oder 385 in den Sperrzustand versetzt würde, bevor die zwischen den Knoten \<oA und 165 entwickelte Differenz verlorengehen könnte.

Ein weiteres Betriebsverfahren könnte darin bestehen, daß durch Wahl der Spannung Vr die Bit/Leseleitungen auf ein Potential aufgeladen würden, das in der Mitte zwischen einem Pegel für eine gespeicherte Eins und einem solchen für eine gespeicherte Null liegt !n 4ff diesem Fall könnte auf Referenzzellen zur Festlegung eines Referenzpegels verzichtet werden. Ein Referenzpegel könnte durch unvollständiges, vorausgehendes Aufladen errichtet werden, d.h. die Vorladeperiode würde dann durch vorzeitiges Abschalten der Spannung Vyabgebrochen.

Die Ladungsübertragerelemente 38Λ und 385 wären dann noch genügend leitend, um Ladung von den Anschlußknoten des Haltekreises zu den Bit/Leseleitungen fließen zu lassen. Nach Beendigung der Vorladeperiode wird eine Wortleitung mit Spannung belegt und je nach Art der gespeicherten Information wird das Potential der Bit/Leseleitung entweder steigen oder fallen. Ein Potentialanstieg wird dazu führen, daß das Element 3SA oder 385 zur Ladungsübertragung je nach der Lage des Falles noch näher an den Sperrzustand herangebracht wird. Dadurch wird verglichen mit der anderen Seite die Ladungsverschiebung verlangsamt, was die Entwicklung einer Differenz zwischen den Knoten 16/4 und 165 am Haltekreis verursacht. Ein Polw.-Uialabfall auf der Bit/Leseleitung wird umgekehrt das Element zur Ladungsübertragung in Richtung erhöhter Leitfähigkeit beeinflussen, wodurch die Ladungsverschiebung beschleunigt wird, welche ihrerseits die Bildung einer Differenz mit umgekehrten Vorzeichen zwischen den Anschlußknoten des Haltekreises verursacht. Danach läuft der Vorgang wieder so ab, wie er vorher beschrieben worden ist

Nachdem sich zwischen beiden genannten Knoten die Differenz ausgebildet hat, werden beide Segmente der Bit/Leseleitung auf den Pegel einer gespeicherten Eins angehoben, indem externe, mit diesen Leitungen verbundene Elemente für kurze Zeit stromlekend gemacht werden. Der dynamische Haltekreis wird sodann wie bereits beschrieben eingestellt. Bei dieser Betriebsart wäre es vorteilhafter, den Anfang mit Bit/Leseleitungen auf Erdpotential zu machen. Das Element 34 ist in diesem Fall überflüssig, aber zwei zusätzliche Elemente werden dann gebraucht, um vor dem Beginn des nächsten Zyklus die Bit/Leseleitungen zu entladen. Der beschriebene Differenzverstärker für Ladungsübertragung wirkt also als Lese- und Regenerierschaltung für die angeschlossenen Speicherzellen mit Ladungsspeicherung. Außer durch Leckströme wird in diesem Verstärker keine Gleichstromleistung verbraucht wobei seine Empfindlichkeit sehr hoch ist und er nur insgesamt zehn aktive Elemente umfaßt.

Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche·

1. Lese-Differeniiatverstärker für durch elektrische Ladungen dargestellte Bits speichernde Kalbleiterspeicher, bestehend aus einer selbsthaltehden, wahlweise im Ansprechen auf Steuersignale während der hierdurch vorgegebenen Zeitintervalle auf festes Bezugspotential legbaren bistabilen Kippschaltung, deren beide als Leseanschlüsse dienenden, durch eine wahlweise schaltbare Kalbleiter-Schaltungselement-Überbrückung miteinander verbundenen Kippeingänge jeweils über eine wahlweise schaltbare Unipolarschaltvorrichtung,dieein Unipolarschaltungselement zur Voraufladung einer jeweils zugeordneten Blt/Leseleitung vor Einsetzen der Leseperiode im Ansprechen auf ein an deren Gateanschluß angelegtes Spannungssignal einschließt, mit den Bit/Leseleitungen des Halbleiter-