DE1774175C3 - Verfahren zum Betreiben von monolithischen Datenspeichern und Schaltungsanordnung zur Durchführung des Verfahrens - Google Patents
Verfahren zum Betreiben von monolithischen Datenspeichern und Schaltungsanordnung zur Durchführung des VerfahrensInfo
- Publication number
- DE1774175C3 DE1774175C3 DE19681774175 DE1774175A DE1774175C3 DE 1774175 C3 DE1774175 C3 DE 1774175C3 DE 19681774175 DE19681774175 DE 19681774175 DE 1774175 A DE1774175 A DE 1774175A DE 1774175 C3 DE1774175 C3 DE 1774175C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- field effect
- effect transistors
- cell
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
- G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
- H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft ein Verfahren Zürn Betreiben
von monolithischen Datenspeichern fnk bistabilen
Kippschaltungen als Speicherzellen, die in Matrixform angeordnet sind und über Reihen- bzw. Spaltenleitungen
angesteuert werden, zur Verringerung der Verlustleistung.
Ί Monolithische Speicher, deren Speicherzellen in
Reihen und Spalten zu Matrizenebenen zusammengefügt sind, sind prinzipiell bekannt. Die Speicherzellen
bestehen entweder aus bipolaren Transistoren oder aus Feldeffekt-Transistoren oder aus Thyristoren.
in Da jedoch die Verlustleistung der Speicherzellen mit
bipolaren Transistoren bzw. mit Thyristoren oder mit Feldeffekt-Transistoren relativ hoch liegt, wird die
theoretisch erreichbare Packungsdichte der Speicherzellen durch die Wärme, hervorgerufen durch die
ι * auftretende Verlustleistung, wesentlich herabgesetzt.
Um diesen Nachteil der Zellen zu beseitigen, wurden Versuche gemacht. Schaltungen derartiger Speicherzellen
so zu dimensionieren, daß sie möglichst wenig Verlustleistung aufnehmen sollen. Es ist jedoch nicht
2» möglich, auf diese Weise die Verlustleistung so weit
herabzusetzen, daß die gewünschte Packungsdichte von mehreren tausend Speicherzellen pro mm-' erreicht
wird. Vielmehr ist es so, daß die dabei auftretende Verlustleistung auch bei besonders dimensionieiten
.·· Speicherzellen so hoch ist, daß bei der genannten
gewünschten Dichte der Speicherzellen dieselben zerstört werden.
Speicherzellen,-tie aus Feldeffekt-Transistoren auf
gebaiii sind, sind durch die österreichische Patentschrift
i" 2 41JSJJ bekanntgeworden. Diese Speicherzellen mit
Feldeffekt-Transistoren benotigen durch den relativ hohen Innenwiderstand der Feldeffekt-Transistoren
zum Fernschreiben der Information einen relativ niedrigen Schreibstrom. wodurch die Ciesamtleistungs
i' aufnahme und damit die Verlustleistung eines derart
aufgebauten Speichers gegenüber einem bipolaren Transistor Speicher reduziert wird. Außerdem sind die
Arbeilswiderstände der beiden kreuzgekoppelten Feldeffekt
Transistoren ebenfalls als Feldeffekt Transisto
J'> ren ausgebildet, so daß der Informationsinhall mit nur
einem geringen Strom, d. h. bei niedriger Verlustleistung,
aufrechterhalten werden kann. |edoch ist auch bei
diesen Speicherzellen der Integrationsgrad innerhalb einer Speicherebene im wesentlichen durch die von der
■·'· Verlustleistung erzeugte Wärme begrenzt, weil die
Zellen bei Über·« hreiten einer bestimmten Temperatur
instabil werden.
Hm eine unzulässige Frwarmung einzelner Bauteile
innerhalb eines Verbandes. z.H. Speicherzellen, zu
·" verhindern, lsi e* aus der deutschen Auslegeschrift
K) 74 IW bekannt, an die diskreten Halbleiterkörper
einer Halbleiteranordnung unter Bildung einer Sperr schicht eine zusätzliche [-elektrode anzubringen, so daß
keine Beeinflussung der I lalbleiteranordnung durch den
" Sperrslrom der zusätzlichen FIcktrode auftritt und der
Sperrstrom in dieser zusätzlichen FIcktrode und einer mindestens angenähert sperrst hu hlfreien FIcktrode zur
Messung iindnder Regelung der Temperatur der
Halbleiteranordnung dient. Diese Temperaturabfühl
h" vorrichtung bedient bei einer einen bestimmten Wert
übersteigenden Temperatur der Halbleiteranordnung bzw. eines Teiles davon, eine oder mehrere Schaltvorrichtungen,
durch die die Speisespannung abgeschaltet öder die Betastung verringert öder die Kühlung bzw,
M stärkere Kühlung eingeschaltet wird.
Diese Vorrichtung hat jedoch den Nachteil, daß sie
erstens einen sehr höhen technischen Aufwand erfof'
dert, um die TemperalUfefi abfühien Und Überwachen zu
können, weiterhin, daß durch die zusätzlichen Elektroden an den Halbleiterelementen keine optimale
Packungsdichte für die Speicherzellen errreicht wird und daß außerdem durch Sperrung bestimmter überlasteter
Speicherzellen die Zykluszeit des gesamten Speichers wesentlich verringert wird.
Außerdem ist aus »The Radio and Electronic Engineer«, Juli 1966, Seiten 33 bis 45, ein Schieberegister
bekannt, dessen einzelne S'ufen aus einer Serienschaltung von ZWPi Feldeffekttransistoren bestehen. Diese
Stufen sind durch Schalter miteinander verbunden, wobei zum schrittweisen Fortschalten der Information
jeweils die Schalter aller ungeradzahligen bzw. aller geradzahligen Stufen wechselweise geöffnet bzw.
geschlossen werden. Die Information in den einzelnen Stufen ist durch Ladungen in den an den parallelgeschalteten
Gate-Elektroden der beiden Feldeffekttransistoren auftretenden Kapazitäten bei geöffnetem Eingangsschalter etwa 100 msec gespeichert. Soll die information
über diese Zeit hinaus gespeichert werden, so muß sie
regeneriert werden. Da/u wird jedes Ein/elelement
oder das gesamte Schieberegister als geschlossene Schleife geschaltet, wobei das Regenerieren stets Jann
erfolgen muß. wenn sich die Zeitdauer /wischen zwei aufeinanderfolgenden l.esevorgängen der Speicherzeit·
konstanten nähert, da das Überschreiten dieser Zeit
infolge der f ntladung der Kapazitäten /um Informationsverlust
fuhren würde Der Speicher/ustaiid einer
einzelnen Speicher/eile wird also durch intermittierende
Zufuhr einer Spannung aufrechterhalten, wobei die Zeitdauer zwischen zwei zugefuhrten Spannungsimpulsen
kleiner zu wählen ist als die Haltezeit des die
Information speichernden Gliedes der .Speicherzelle.
Obwohl hier eine Lösung zur Regenerierung des
gespeicherten lnformationsinhilts in Schieberegistern
mit Feldeffekttransistoren gezeigt ist. sind in dieser
Veröffentlichung keine Lösungen oder Anregungen zur Verringerung der Verlustleisiung von Schieberegistern
oder Speichern enthalten. Die unmittelbare Beeinflussung der Schaltung erfolgt lediglich durch eine dem
Informalicnswert entsprechende Spannung und führt deshalb nicht zur wesentlichen Verminderung der
Verlustleistung
Außerdem ist durch die Veröffentlichung aus »NFRLM RECORD«. I4b5. Seiten H4'l 35. eine
Schaltungsanordnung zur Reduzierung der Verlust'ei
suing bei Schaltkreisen, wie bistabil ·η Kippschaltungen,
bekanntgeworden, die wahrend einer Ruhephase durch zusätzliche Schalter in den Speisespanmingsleiiungen
die l.astwiderstande abschaltet und statt dessen eine
impulsbetriebene zusa* 'liehe Kapazität hinzuschaliet.
die durch Abgabe eines gleichmäßigen Stroms in dieser
Phase den Spcicher/ustanil aufrechterhall t ine derartige
Losung eignet sich für einzelne Schaltkreise zur Reduzierung der Verlustleistung, i^doch nicht für
hochiniegricne Monolithische Halbleiterspeicher. Da
hier für jede Speicherzelle ein zusätzlicher Kondensator
und die erforderlichen Schalter zu dieser Betriebsweise benotigt würden, wäre eine Integration von z. B. b4 000
Speicherzellen auf einem Speicherplattchen nicht möglich. Außerdem ist die Reduzierung der Verlustlei
stung durch diese Maßnahme noch nicht in der Größenordnung, wie sie* für hochintegrierte Halbleiterspeicher
erzielt werden nitiß, um eine Unzulässige
Erwärmung zu vermeiden-
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zt/fn Betreiben vofi monolithischen
Datenspeichern der eingangs genannten Art und eine Schaltungsanordnung zur Durchführung des Verfahrens
zu schaffen, durch welches bzw. durch welche eine wesentliche Erhöhung der Packungsdichte der Speicherelemente
durch Verringerung der Verlustleistung ermöglicht wird.
Die erfindungsgemäße Lösung besteht bei dem Verfahren darin, daß die zur Aufrechterhaltung des
Speicherzustandes der Speicherzellen innerhalb der Matrix erforderliche Speisespannung bzw. der erforder-
Hi liehe Speisestrom gepulst bzw. intermittierend zugeführt
wird, und daß dabei die Zeitdauer zwischen zwei Speiseimpulsen kleiner gewählt wird als die Haltezeit
bzw. das Errinnerungsvermögen der im Speicher benutzten bistabilen Kippschaltungen.
ii Die erfindungsgemäße Schaltungsanordnung zur
Durchführung des Verfahrens besteht darin, daß zwei an sich bekannten kreuzgekoppelten Feldeffekt-Transistoren
in bekannter Weise je ein weiterer Feldeffekt-Transistor nachgeschaltet ist, deren Steuerelektroden durch
;i> Impulse gesteuert werden, wodurch die Betriebsspannung
bzw der Betriebsstrom gepulst wird
Der Vorteil des erfindungsg^.iäßen Verfahrens
besteht darin, daß die aufzubringende Leistung /um Betreiben eines Speichers und die Verlustleistung, die in
.··, Wärme umgesetzt wird, sehr klein sind. Dadurch ergi1'
sich eine sehr geringe Erwärmung der einzelnen Speie!.erzellen, und die Packungsdichte kann deshalb
wesentlich erhöht werden. Außerdem besteht ein wesentlicher Vorteil darin, daß durch die abwechselnde
κι Speisung von Teilen bzw. Wortle-tungen eines Speichers
die aufzubringende Treiberleistung für den Gesamtspeicher nochmals wesentlich verringert wird
und außerdem fast konstant ist.
Die Erfindung wird an Hand vor m den Zeichnungen
i, dargestellten Ausführungsbeispicien naher beschrieben.
In den Zeichnungen bedeutet
Fig. I schematisch eine Speicherzelle in erfindungsgemäßer
Ausführung,
F i g. 2 eine Kurve, die den Einfluß der gepulsten oder
in intermittierenden Speisung der Triggerschaltung auf
kritische Spannungen dieser Schaltung hat,
F i g. 3 Kurven, die durch das Lesen der in der Speicher/eile gespeicherten Information erzeugt werden.
I) Fig. 4 schematisch, wie die erfindungsgemäßen
Speicherzellen zur Bildung von Speichern in Matrizen angeordnet werden können und
F ig. 5 eine schematische Darstellung einer anderen Ausführung der erfindungsgemäßen Speicherzelle.
Ίο Die aktiven Elemente dei in Fig. 1 gezeigten
Speicherzelle sind Feldeffekt Transistoren und haben drei Anschlüsse. di2 Steuerelektrode Cl,die Senke Dund
die Quelle S. In der in F i g. I gezeigten Ausführung s>nd
die Quellen .S'der Feldeffekt-Transistoren QX und Q 2
v> mii einer positiven Spannung von 10 V beaufschlagt.
Die Senken D von QX und Q 2 sind über eine Last mit
Masse verbunden. Die Last für QX bildet ein
Widerstand RX und ein Feldeffekt-Transistor Qi während die Last für Q 2 von einen Widersland R 2 und
mi einem Feldeffekt-Transistor Q4 gebildet werden. Die Steuerelektroden (»der beiden Feldeffekt Transistoren
Q1 und (J 2 sind mit der Senke Ddes anderen jeweils so
verbünden, daß sie eine bistabile Schaltung bilden, in der die Feldeffekt-Transistoren Q X und Q 2 ein kreuzgfe*
M koppeltes Paar für die bistabile Schaltung bilden Und die
Widerstände RX1 R2 und die Feldeffekt-Transistoren
C? 3 und Q 4 als Lastwiderstände für diese bistabile Schaltung fungieren. Obwohl in diesem Ausführungsbei-
spie! die Widerstände R 1 und R 2 verwendet werden,
werden durch Feldeffekt-Transistoren mit höheren Impedanzen an Stelle von Q3 und O 4 diese beiden
Widerstände überflüssig.
Gemäß der vorliegenden Erfindung wird der zur bistabilen Schallung fließende Strom durch Veränderung
der Spannung an den Steuerelektroden G von O 3 und QA gesteuert. Zu diesem Zweck sind die
Steuerelektroden G der Feldeffekt-Transistoren Q3 und Q4 miteinander und dem Anschluß 10 (Speisepunkt)
verbunden, Die Spannung am Anschluß 10 wird abwechselnd angehoben und gesenkt, um den Strom zur
bistabilen Schaltung periodisch an· und abzuschalten. Während der Abschaltperiode wird die Schaltung durch
die Spannung an den Ersatz-Kapazitäten C 1 und C2 in der jeweiligen Schaltstellung gehalten.
Die in der bistabilen Schaltung gespeicherte Information wird durch bipolare Abfrage gelesen. Zu diesem
Zweck koppelt der Feldeffekt-Transistor Q 5 den Punkt »A«mft dem Anschluß 12 für die »!«-Bitabfrage und der
Feldeffekt-Transistor Q6 den Punkt »B« mit dem Anschluß 14 für die »O«-Bitabfrage. Die Steuerelektroden
der Transistoren Q 5 und Q β sind miteinander und dem Anschluß 16 für die Wortleitung der Speicherzelle
so verbunden, daß die Spannung an den Punkten »A« und »0« bei Aufbringen eines einzelnen Leseimpulses
auf den Anschluß 16 der Wortleilung geleser werden können. Wie später zu sehen ist. werden die durch dieses
Lesen erhaltenen Signale an den Anschlüssen 12 und 14 der »!«-Abfrageleitung und der »O«-Abfrageleitung
zum Vergleich auf einen Differentialverstärker gegeben, um festzustellen, ob eine 1 oder eine 0 in der Zelle
gespeichert ist.
Wenn die Zelle mit voller Leistung arbeitet, leitet entweder der Feldeffekt-Transistor Q 1 oder Q 2. Wenn
Q 1 leitet, wird eine 1 in der Zelle gespeichert, wenn Q 2 leitend ist. eine 0. Um die Stromableitung und damit die
Verlustleistung der Zelle beim Betrieb zu reduzieren, werden die Transistoren Q 3 und Q 4 periodisch ein- und
ausgeschaltet. Wenn die Transistoren Q 3 und Q 4 ausgeschaltet sind, wird an die Zelle Strom oder
Spannung nur vom Anschlußpunkt 10 geliefert und die /.Clic UUtLIl uic iiiicincit ncipa/.iiätcn ι ι uuu t_ 2 uci in
ihr enthaltenen Transistoren in der richtigen Betriebsstellung gehalten. Diese internen Kapazitäten entladen
sich auf Grund der hohen Impedanz der Transistoren Q 1 bis Q 6 sehr langsam.
Um das Arbeitsprinzip der Zellen mit gepulster oder intermittierender Speisung zu verstehen, sei zuerst
angenommen, daß eine 1 in der Zelle gespeichert ist und die Transistoren Q 3 und Q 4 leitend vorgespannt sind.
Das heißt, daß Q 1 leitet und Ql abgeschaltet ist. Die
Leitung über Q 1 hebt den Punkt »Aa auf ungefähr 10 V,
während der Punkt »B« auf Grund der Abschaltung von Q 2 ungefähr auf Erdpotential bleibt. Durch die
Querverbindung der Steuerelektroden und Senken von Qi und Q 2 wird Qi dann eingeschaltet und Q 2
abgeschaltet gehalten.
Um die Wirkungsweise der Speicherzelle nach F i g. 1
besser erklären zu können, werden folgende Signalpotentiale an den einzelnen Punkten der Schaltung
angenommen:
Plus 10 V am Speisepunkt für die beiden Senken der Transistoren Q1 und Q 2, minus 5 V an den Speisepunkten
der beiden Widerstände R 3 und R 4, Erdpotential an den Drains D der beiden Transistoren O 3 und 04.
Impulse zwischen minus und plus 5 V an den Speisepunkten 12 und 14 sowie Impulse zwischen minus
3 und minus 8 V an {!cm Speisepunkt 16.
Wenn jetzt angenommen wird, daß eine Spannung auf dieSteuereleklrodcn von 03 und O 4 gegeben wird,
die ausreicht, um diese abzuschalten, wird dadurch der ι ganze Strom von der Zelle abgeschaltet. Alle Feldeffekt-Transistoren
in der Zelle sind dann in ihrem nichtleitenden Zustand. Durch die Potcnfialdiffcrcnz
der Punkte »/Wund »Ba wird Q I nach Abschalten von
03 und 04 eine Zeitlang in einer »Lcilungsbefeit-
Hi schaft« gehalten. Die Spannungen an den Punkten »Au
und »B« beruhen auf der Ladung der internen Kapazitäten Cl und C2 wahrend des Abschallens von
O3 und 04. Nach dem Abschalten von O^ und 04
ändert sich die Ladung der Kondensatoren Cl und C2
ΙΊ hur sehr langsam auf Grund der hohen Impedanzen von
01. 02. 05 und 06. Daher reicht die Potenlialdifferenz
an den Punkten »4« und »B« eine Zeitlang nach Abschalten von 0' und 04 aus. um beim Wiedereinschalten
des Speisestromes an die Zelle die Speicherzcl (e auf 1 zu schalten Im Lauf der 7eil nähern sich die
Spannungen an den Punkten »4« und »B« einander jedoch so. daß der Zustand der Zelle nicht aufrechterhalten
werden kann. Um das zu verhindern, werden Q 3 und 04 in vorgegebenen Zeiträumen wieder eingc-
r> schaltet, um die Ladung an den Kondensatoren Cl und
C2 wiederherzustellen und dadurch die Potcntialdifferen/
an den Punkten »4« und »B« auf der richtigen Höhe ^u halten.
F i g. 2 zeigt die Auswirkung des Fm- und Abschallens
jo von 03 und 04 auf die Spannung an Punkt »An. Zur
Erzielung dieser Kurve wurde ein 2 V-Impuls von 50 ns
Breite zur periodischen Anschaltung der Transistoren 03 und 04 verwendet. Zwischen den Impulsen wurden
03 und 04 abgeschaltet. Die Wiederholungsrate der
si 50 ns Impulse ist auf der Abszisse aufgetragen und die
Spannung an Punkt »A« auf der Ordinate. Aus dieser Kurve ist zu ersehen, daß die Spannung an dem Punkt
»A« bei einer Wiederholungsfrequenz von 7 ms des 50 ns Impulses nicht sonderlich entladen wird und daß
•to auch bei einer Wiederholungsfrequenz von 12.3 ms der
Spannungsabfall an Punkt »A« relativ klein ist. Die Impulsspeisung der Zelle auf periodischer Basis gemäß
Reduzierung der Verlustleistung. Diese Reduzierung
-15 kann so groß gehalten werden, daß dieselbe Zelle mit
den Transistoren Q?, und 04 eine 1 Million mal
geringere Verlustleistung aufweist, als wenn sie dauernd leitend gehalten würde, und ein Betrieb der Zelle mit
einer Verlustleistung von nur 1,5 Nanowatt ist möglich.
Bei der bisherigen Besprechung waren die Transistoren 05 und 06 abgeschaltet. Wenn eine Information
aus der Zelle gelesen oder in diese geschrieben werden soll, werden die Transistoren 05 und 06 durch einen
auf den Anschluß 16 der Wortleitung gegebenen negativen Frageimpuls eingeschaltet Dadurch wird die
Impedanz des Entladungsweges für die Kondensatoren Cl und C2 reduziert, so daß die Ladung dieser
Kondensatoren über 05 und 06 an die —SV-Stromquellen
fließen kann und so Impulse auf den
f>n Bitabfrageleitungen B 1 und B 0 erzeugt. F i g. 3 zeigt
die durch Abfragen der Wortleitung mit einem negativen Impuls erzeugten Impulse. Impuls 18 ist der
Wortleitungsimpuls, und die Impulse 20 und 22 sind die Antworten, die der Wortleitungsimpuls an den An-Schlüssen
12 bzw. 14 bei Speicherung einer 1 in der Zelle auf den Abfrageleitungen erzeugL Diese beiden Impulse
20 und 22 werden dann in einem Differentialverstärker voneinander subtrahiert und ergeben den bei 24
gezeigten Impuls, Dieser Impuls 24 ist ein positiver Impuls, den din Detektor als eine gespeicherte Elfis
erkennen würde. Wenn eine 0 gespeichert ist, wäre der
resultierende Impuls negativ.
Beifji Lescff können did Transistoren Q3 und Q 4
entweder ein- oder ausgeschaltet sein. Wenn sie eingeschaltet sind, werden die Spannungen an den
Punkten >>A« und »B« durch die Leseoperaiion nicht
ly^pnteilig beeinflußt, und der Slfomfluß durch Q3 und
Q 4 ftäll die Transistoren in der richtigen Stellung; Wenn
sie jedoch beim Lesen abgeschaltet sind, werden durch jede Leitung von QS und QB die khi'densalofen Cl
und Cl etwas entladen, so daß durch zahlreiche Lesevorgänge der Zustand der Zelle eventuell beeinflußt
würde. Das ist jedoch nicht der Fall, da der Widerstand von Q\ und Ql wesentlich kleiner ist als
der von QS und Q 6, die außerdem mit Q 3 bzw. Q 4
parallel geschallet sind. Infolgedessen neigen Q 5 und Q 6 im eingeschalteten Zustand dazu. Ql und Q 2
11CnSUSO ?U b^C'nf!l.ICSCn. al«: wpnn O \ und (J 4
eingeschaltet sind, so daß die Zelle beim Lesen also im Zustand 1 bleibt.
Um den Betriebszustand der Zelle zu ändern oder mit anderen Worten eine Null zu schreiben, wird ein
negativer Impuls auf den Anschluß 16 der Wortleitung gegeben und dadurch die Transistoren Q 5 und Qb
eingeschaltet. Gleichzeitig damit wird die Spannung auf den Anschluß 14 der O-Biiabfragelcitung gegeben,
wodurch die Spannung an der Steuerelektrode des Transistors Q 1 so weit ansteigt, daß dieser abgeschaltet
wird. Wenn Q1 abgeschaltet ist. entlädt sich der
Kondensator Cl schnell über QS. wodurch Ql
eingeschaltet wird und so die Spannung an dem Punkt »Ba auf ungefähr +1OV ansteigen kann. Jetzt können
QS und QB abgeschaltet werden, wodurch die Zelle im
O-Speicherzustand bleibt, so daß Ql also leitet und Q 1
nicht. Die Umschaltung vom Speicherzustand O in den Speicherzustand 1 erfolgt in ähnlicher Weise, jedoch mit
dem Unterschied, daß dieses Mal die Spannung am Anschluß 12 erhöht wird, um die Spannung an dem
Punkt »A« anzuheben, während QS und Q 6 leitend
sind. Dadurch wird Ql abgeschaltet, die Spannung an dem Punkt »B« fällt, und jetzt kann Q 1 einschalten. Eine
Schreiboperation kann genauso wie die Leseoperation unter Leckstrombedingungen ausgeführt werden.
Wie in Fig.4 gezeigt, kann eine Vielzahl der oben
beschriebenen Zellen zur Bildung von Matrizen, die Speicherfunktion übernehmen, zusammengeschaltet
werden. In derartigen Matrizen können die Zellen von Wortleitungen gespeist werden, wobei jede Wortleitung
zu einer anderen Zeit versorgt wird. Dadurch wird die Belastung der Stromquelle verteilt und die Leisturtgsanforderungen
fur diese stark reduziert. Zur Abfrage des Zelieninhälts werden die Bit-Leitungen BO und öl
verwende^ die mit den Abfühlverstärkern verbunden
sind.
In Fig.4 sind leitende Verbindungen Zwischen den
Zellen und den verschiedenen Treiber-, Abfrage- und Versorgungsleitungen für die Zellen hergestellt. Statt
dessen kann jedoch auch eine Übertragungstechnik erwünscht sein. Die erwähnten Treiber-, Abfrage/ und
Versorgungsleitungen, die die Speicherzellen bedienen, sind Übertragungsleitungen, und die Zellen können zur
Vermeidung von Zwischenverbindungen direkt an diese angekoppelt werden.
Die in Fig. 1 gezeigte Zelle kann gemäß der Darstellung in Fig.5 auch zur Übernahme assoziativer
Speicherfunktionen eingerichtet werden.
Die in F i g. 5 dargestellte Assoziativspeicherzelle unterscheidet sich von der in Fig. 1 gezeigten
Speicherze'le dadurch, daß die Senken der Feldeffekt-Transistoren Q 3 und Q4 zu einer Assoziativ-Abfrageleitung
laufen und die Steuerelektroden von <?3und Q4
getrennt gespeist werden können. Im übrigen ist diese Zelle mit der in Zusammenhang mit F i g. 1 beschriebenen
identisch. Um eine Assoziativsuche auf der in Fi g. 5 gezeigten Zelle durchzuführen, erhält die Steuerelektrode
entweder von Q 3 oder Q 4 einen negativen Impuls. Wenn eine 0 assoziativ gesucht werden soll, erhält die
Steuerelektrode von Q3 einen negativen Impuls. Das Ausgangssignal auf der Assoziativ-Abfrageleitung
hängt davon ab. ob eine 0 oder eine 1 gespeichert ist. Wenn eine 0 in der Zelle gespeichert ist, erscheint kein
Ausgangssignal auf der Assoziativ-Abfrageleitung, und wenn eine 1 gespeichert ist, erscheint ein Impuls. Die
Speisepunkte 10 und 11 sind zur Stromeinspeisung mit
Impulsquellen verbunden und sind dem gemeinsamen Speisepunkt 10 in F i g. 1 äquivalent.
Zur assoziativen Suche einer 1 erhält die Steuerelektrode von Q 4 einen negativen Impuls, wodurch ein
Impuls auf der Assoziativ-Abfrageleitung erzeugt wird, wenn eine 0 in der Zelle gespeichert ist und kein Impuls
wird gegeben, ist eine 1 gespeichert. In einer Speichermatrix existiert fur jede Zeiie einer vroriieitung
eine gemeinsame Assoziativ-Abfrageleitung und gemeinsame Assoziativ-Abfrageleitungen für die Zellen
auf derselben Bitposition in jedem Wort, so daß jede Zelle der Wortleitung getrennt abgefragt werden kann
und ein einziger Impuls auf der Assoziativ-Abfrageleitung das ganze Wort beeinflußt
Hierzu 3 Blatt Zeichnungen
Claims (7)
1. Verfahren zum Beireiben von monolithischen Datenspeichern mit bistabilen Kippschaltungen als
Speicherzellen, die in Matrixform angeordnet sind und über Reihen- bzw. Spaltenleitungen angesteuert
werden, zur Verringerung der Verlustleistung, dadurch gekennzeichnet, daß die zur
Aufrechterhaltung des Speicherzustandes der Speicherzellen innerhalb der Matrix erforderliche
Speisespannung bzw. der erforderliche Speisestrom gepulst bzw. intermittierend zugeführt wird und daß
dabei die Zeitdauer zwischen zwei Speiseimpulsen kleiner gewählt wird als die Haltezeit bzw. das
Erinnerungsvermögen der im Speicher benutzten bistabilen Kippschaltungen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Teile eines Zellenverbandes innerhalb
der Matrix (z. D. Spaltenleitungen eines Speichers) die Speu. impulse nacheinander zugeführt bekommen
i. Verfahren nach Anspruch 1, dadurch gekenn
zeichnet, daß die Teile eines Zellenverbandes der
Matrix (/ B. Wortleitungen einer Speichermatrix) die Speiseimpulse gleichzeitig zugeführt bekommen.
4 Verfahren nach den Ansprüchen 1 bis 3. dadurch gekennzeichnet, daß die in einer Speicherzelle
vorhandenen Schaltkapazitäten bzw. I.eitungskapazitäten
durch Anlegen von Speiseimpulsen aufgeladen werden und daß die Schall bzw. die
Leitungskrtvzitäten in den jeweils nachfolgenden Impulslücken über einen steuerbaren, sehr hochohmigen
Widerstand zur lufrechurhaltung des jeweiligen SpeicherzuScar.des enJadcn werden
5. Schaltungsanordnung / r Durchführung des Verfahrens nach den Ansprüchen I bis 4. dadurch
gekennzeichnet, daß zwei an sich bekannten kreuzgekoppelten Feldeffekt-Transistoren (Q I und
Q 2) in bekannter Weise je ein weiterer Fcldcffekt-Transistor
(Q 3 bzw Q 4) nachgeschaltet sind, deren Sieuercleklroilen (('·) durch Impulse gesteuert
werden wodurch die Bciriebsspannung bzw. der
Betrn.'bsstrom gepulst wird.
b. Schaltungsanordnung nach Anspruch 5. dadurch gekennzeichnet, daß die Steuerelektroden (Cl) der
beiden mit den Arbeitswiderstanden (R 1 und R 2) in
Reihe liegenden Feldeffekt-Transistoren (Q 3 und Q4) mit einem gemeinsamen Speisepunki (10)
verbunden sind, währenddem die Senken (I)) der
beiden genannten Feldeffekt Tiansistoren an Masse liegen.
7 Schaltungsanordnung nach den Ansprüchen "5
und b. dadurch gekennzeichnet, daß die Stciierelck
troilen ((!) der beiden Feldeffekt-Transistoren (Q \
und Q4) mit gelrennten Speisepunkten (10 bzw. II)
verbunden sind und daß die Senken der genannten
Feldeffekt Transistoren mn einer zusätzlichen Ab ftihlleilung (assoziativer Abfühlleitung) verbunden
sind, um einer assoziativen Speicher/eile (I ι g ">) die
Speisespannung bzw den Speisestrom gepulst zuzuführen^
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US64122367A | 1967-05-25 | 1967-05-25 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1774175A1 DE1774175A1 (de) | 1971-11-18 |
| DE1774175B2 DE1774175B2 (de) | 1973-04-19 |
| DE1774175C3 true DE1774175C3 (de) | 1980-05-08 |
Family
ID=24571472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19681774175 Expired DE1774175C3 (de) | 1967-05-25 | 1968-04-26 | Verfahren zum Betreiben von monolithischen Datenspeichern und Schaltungsanordnung zur Durchführung des Verfahrens |
Country Status (9)
| Country | Link |
|---|---|
| JP (1) | JPS4813257B1 (de) |
| BE (1) | BE712913A (de) |
| CH (1) | CH464294A (de) |
| DE (1) | DE1774175C3 (de) |
| ES (1) | ES354131A1 (de) |
| FR (1) | FR1564148A (de) |
| GB (1) | GB1218866A (de) |
| NL (1) | NL6806360A (de) |
| SE (1) | SE353616B (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1912176C2 (de) * | 1969-03-11 | 1983-10-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithische Speicherzelle |
| DE2460150C2 (de) * | 1974-12-19 | 1984-07-12 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolitisch integrierbare Speicheranordnung |
| JPS59159318U (ja) * | 1983-04-11 | 1984-10-25 | 株式会社 サンワ−ルド | 傘袋 |
-
1968
- 1968-03-28 FR FR1564148D patent/FR1564148A/fr not_active Expired
- 1968-03-28 BE BE712913D patent/BE712913A/xx unknown
- 1968-04-12 JP JP43024105A patent/JPS4813257B1/ja active Pending
- 1968-04-24 GB GB1930568A patent/GB1218866A/en not_active Expired
- 1968-04-26 DE DE19681774175 patent/DE1774175C3/de not_active Expired
- 1968-05-06 NL NL6806360A patent/NL6806360A/xx unknown
- 1968-05-21 ES ES354131A patent/ES354131A1/es not_active Expired
- 1968-05-22 CH CH763468A patent/CH464294A/de unknown
- 1968-05-24 SE SE06989/68A patent/SE353616B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| GB1218866A (en) | 1971-01-13 |
| BE712913A (de) | 1968-07-31 |
| SE353616B (de) | 1973-02-05 |
| DE1774175A1 (de) | 1971-11-18 |
| FR1564148A (de) | 1969-04-18 |
| CH464294A (de) | 1968-10-31 |
| DE1774175B2 (de) | 1973-04-19 |
| JPS4813257B1 (de) | 1973-04-26 |
| ES354131A1 (es) | 1969-11-01 |
| NL6806360A (de) | 1968-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
| DE2154024C3 (de) | ||
| DE2525225C2 (de) | Lese-Differentialverstärker für durch elektrische Ladungen dargestellte Bits speichernde Halbleiterspeicher | |
| DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
| DE2621137C3 (de) | Leseverstärker und Verfahren zu seinem Betrieb | |
| DE2432684C3 (de) | Schaltungsanordnung zur Zwischenspeicherung der in einer Matrix aus Feldeffekt-Transistoren gespeicherten binären Informationen | |
| DE2647892A1 (de) | Eingabepufferschaltung | |
| DE2707456A1 (de) | Dynamischer ram-speicher/direktzugriffspeicher | |
| DE1959870C3 (de) | Kapazitive Speicherschaltung | |
| DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
| DE2842690C2 (de) | ||
| DE2223734A1 (de) | Monolithische Speicherzelle | |
| DE2146905B2 (de) | Datenspeicher, insbesondere monolithisch integrierter Halbleiter-Datenspeicher | |
| DE2424858A1 (de) | Integrierte treiberschaltung | |
| DE1774175C3 (de) | Verfahren zum Betreiben von monolithischen Datenspeichern und Schaltungsanordnung zur Durchführung des Verfahrens | |
| DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
| DE2360378B2 (de) | Speicherzelle | |
| DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
| DE2061990B2 (de) | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
| DE2935121C2 (de) | ||
| DE2152109B2 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
| DE2702830C2 (de) | ||
| DE2251640A1 (de) | Elektronisches speicherelement und dieses verwendendes speicherwerk | |
| DE3207498A1 (de) | Integrierter dynamischer schreib-lese-speicher | |
| DE3202028A1 (de) | Integrieter dynamischer schreib-lese-speicher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |