DE2711523C2 - Dynamische Halbleiterspeichervorrichtung - Google Patents

Description

Die Erfindung betrifft eine dynamische Halbleiterspeichervorrichtung, bestehend aus wenigstens einer Speicherzelle mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, einer darin ausgebildeten Halbleiterzone eines zweiten Leitfähigkeitstpys (Senke) mit höherer Fremdatomkonzentration als derjenigen des Halbleitersubstrats, einer in der Senke ausgebildeten Source Zone und einer Drain-Zone vom ersten Leitfähigkeitstyp, die höhere Fremdatomkonzentrationen als diejenige des Halbleitersubstrats aufweisen, mit einer Gate-Isolierschicht zwischen der Source-Zone und der Drain-Zone, mit einer Isolierschicht, die

ίο wahlweise Teilabschnitte der Source- oder Drain-Zone bedeckt

Eine derartige dynamische Halbleiterspeichervorrichtung ist aus der US-PS 38 52 800 bekannt Bei dieser Halbleiterspeichervorrichtung ist das Speicherprinzip entsprechend der Verwendung einer äußeren elektrisch leitenden Schicht verwirklicht. Dabei fehlt jedoch ein Halbleiterbereich, in dem die Source- und Drain-Zonen ausgebildet sind. Damit die Kapazität des Speicherkondensators eine ausreichende Größe erhält, ist für den Speicherkondensator ein relativ großer Platz erforderlich.

Aus der GB-PS 14 12 132 sind Datenspeicherzellen bekannt, wobei jede Speicherzelle aus zwei in einem Halbleitersubstrat angeordneten Halbleiterzonen besteht, die sich gegenseitig überlappen und zwar unter Bildung eines pn-Übergangs, durch den eine Kapazität im Bereich de^r Source-Elektrode gebildet wird.

Bisher verwendete Halbleiter-Speichervorrichtungen sind meist vom statisichen Typ, der zur Speicherung von Daten in voll statischer Form ausgeibldet ist. Diese bisher verwendeten Halbleiter-Speichervorrichtungen lassen sich je nach der Art der Oberflächen-Feldeffekttransistoren in drei Arten einteilen, nämlich in einen η-Kanal, einen p-Kanal und einen Komplementärtyp.

Die komplementäre Halbleiter-Speichervorrichtung ist bereits als leistungslose Vorrichtung im Handel erhältlich; diese Vorrichtung ist hauptsächlich als statische Konstruktion ausgelegt, welche in erster Linie verringerten Stromverbrauch gewährleisten soll und die bei Ausfall einer ansteuernden oder treibenden Stromquelle zur Beibehaltung der gespeicherten Daten durch eine Batterie betrieben wird.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine dynamische Halbleiterspeichervorrichtung der eingangs definierten Art insbesondere hinsichtlich einer einfacheren Herstellba~keit und hinsichtlich einer erhöhten Kapazität des Speicherkondensators bei kleinem Platzbedarf zu verbessern.
Ausgehend von der dynamischen Halbleiterspeichervorrichtung der eingangs genannten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß eine zusätzliche Halbleiterzone, die den Leitfähigkeitstyp und die Fremdatomkonzentration der Source- oder Drainzone aufweist, in der Senke ausgeibldet ist, die mit der Source- oder Drain-Zone in Berührung steht und die dünner ausgebildet ist als die Source- oder Drain-Zone, daß eine elektrisch leitende Schicht elektrisch gegenüber allen Halbleiterzonen isoliert auf der Isolierschicht ausgebildet ist, welche die Source-Zone oder Drain-Zone bedeckt und die zusätzliche Halbleiterzone mit überdeckt, so daß in Zusammenwirken mit der zusätzlichen Halbleiterzone und der Source- oder Drain-Zone ein Kondensator gebildet ist.

Durch die erfindungsgemäße Ausbildung der dynamite sehen Halbleiterspeichervorrichtung wird bei gleicher Speicherzellenfläche eine erhöhte Kapazität durch Vergrößern der Source-Zone auf Kosten des trogförmigen. gegenüber dem Substrat den entgegengesetzten

Leitfähigkeitstyp aufweisenden Halbleiterbereich erreicht.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sicii aus den Unteransprüchen.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert Es zeigt

F i g. 1 einen Schnitt durch eine dynamische Halbleiterspeichervorrichtung gemäß einer bevorzugten Ausführungsform mit Merkmalen nach der Erfindung,

F i g. 2 ein Schaltbild einer Halbleiter-Speicheranordnung unter Verwendung des Halbleiterspeichers gemäß Fig. 1,

Fig. 3A bis 3C graphische Darstellungen der Wellenformen von Signalen zur Erläuterung der Arbeitsweise der Halbleiter-Speicheranordnung gemäß F i g. 2 und

Fig. 4 eine Abwandlung eines takigesteuerten Umsetzers oder Umwandlers zur Verwendung bei der Halbleiter-Speicheranordnung nach F i g. 2.

F i g. 1 ist ein Schnitt durch eine Halbleiter-Speichervorrichtung mit Merkmalen gemäß der Erfindung. Die Halbleitervorrichtung wird wie folgt hergestellt:

Zunächst wird in einem Siliziumsubstrat 100 vom n-Leit(fähigkeits)typ eine Senke vom p-Leittyp beispielsweise durch Diffusion oder Ionenimplantation ausgebildet. Nach demselben Verfahren werden in der p-Senke ein n+-Drainbereich 102 und ein n+-Sourcebereich 103 mit größerer Breite als derjenigen des Drainbereichs hergestellt. Zwischen dem Drainbereich 102 und dem Sourcebereich 103 wird eine Gate-Isolierschicht 104 angeordnet, auf der eine Gate-Elektrode 105 vorgesehen wird. Auf dem Drainbereich 102 wird eine Drain-Elektrode 106 und auf dem Sourcebereich 103 eine Source-Elektrode 107 vorgesehen. Zu beachten ist in Fig. 1, daß eine Isolierschicht 108 auf dem breiten Sourcebereich 103 ausgebildet ist und daß eine Metallschicht 109 aus z. B. Aluminium oder polykristallinem Silizium auf der Isolierschicht 108 abgelagert ist. Die Metallschicht 109 ist mit einer Stromversorgung Vdd (F i g. 2) verbunden, und ein Kondensator Cd ist aus der Isolierschicht 108, der Metallschicht 109 und dem Sourcebereich 103 gebildet. Die Metallschicht 109 und der Sourcebereich 103 werden als einander zugewandte Elektroden des Kondensators Co benutzt. Hierbei ist zur Erhöhung der Kapazität des Kondensators Co ein zusätzlicher η+ -Bereich 110 in der p-Senke 101 in Berührung mit dem η+ -Sourcebereich 103 durch erhebliche Vergrößerung der Fläche des Sourcebereichs 103, d. h. der Fläche der einander zugewandten Elektroden des Kondensators Cd ausgebildet. Dieser zusätzliche η+ -Bereich 110 sollte vorzugsweise durch Ionenimplantation flach ausgebildet werden, um eine unzulässige Verkleinerung des Abstands zwischen dem Bereich UO und dem Halbleitersubstrat 100 zu verhindern.

Gemäß der Theorie der physiku 'ischen Eigenschaften eines Halbleiter-Elements ist bek innt, daß die Kapazität eines pn-Übergangs bzw. einer pn-Sperrschicht proportional der Quadratwurzel derjenigen Fremdatomkonzentration einer der den pn-übergang darstellenden Diffusionsschichten ist, welche niedriger ist als diejenige der anderen Diffusionsschicht. Gemäß Fig. 1 sind das n-Halbleitersubstrat 100 mit einer Fremdatomkonzentration von 10¹⁵ Atome/cm³ und die p-Senke 101 mit einer Fremdatomkonzentration von 10¹⁶ Atome/cm³ ausgebildet, so daß die Fremdatomkonzentration der Senke 101 vom p-Leittyp um etwa lOmal höher ist als diejenige des Halbleitersubstrats 100. Wenn daher der Sourcebereich 103 in der p-Senke 101 mit der Fremdatomkonzentration von 10¹⁶ Atome/cm³ ausgebildet wird, beträgt die Kapazität pro Cs eines Obergangs bzw. einer Sperrschicht zwischen dem Sourcebereich 103 und dei Senke 101 das ][W- bzw. etwa das Dreifache einer Übergangska-pazität in dem Fall, in welchem der Sourcebereich 103 im Halbleitersubstrat mit einer Fremdatomkonzentration von 10¹⁵ Atome/cm³ hergestellt ist. Infolgedessen wird ein Übergangskondensator zwischen der p-Senke 101 und dem Sourcebereich 103 mit derselben Kapazität wie bei einer Speicherzelle für gewöhnliche p- oder n-Speichervorrichtungen unter Verkleinerung der Diffusionsfläche auf etwa '/3 der bei den üblichen Speichervorrichtungen erforderlichen Fläche ausgebildet, so daß die Oberfläche einer Speicherzelle insgesamt erheblich verkleinert wird.

Der Sourcebereich 103, in welchem die genannten Kondensatoren Ca Cs ausgebildet werden sollen, sollte zweckmäßig breiter sein als der Drainbereich 102, damit die Kondensatoren Cd, Cs in der begrenzten Chipoberfläche größere Kapazität erhalten.

Die vorstehend beschriebene Halbleitervorrichtung kann ohne zusätzlichen, schwierigen Arbeitsschritt nach den gleichen Fertigungstechniken wie beim gewöhnlichen CMOS-Herstellungsverfahren hergestellt werden. F i g. 2 veranschaulicht eine Halbleiter-Speicheran-Ordnung mit zahlreichen Speicherzellen, die in einer Matrix-Anordnung von Zeilen m und Spalten π angeordnet sind. Jede Speicherzelle umfaßt einen n-Kanal-IGFET TR, dessen Gate-Elektrode mit einer Zeilenwählleitung K und dessen Drain-Elektrode mit einer Bit-Leitung L verbunden ist, einen zwischen die Source-Elektrode des IGFETs 77? und die Stromversorgung Vdd eingeschalteten Kondensator Cd sowie einen zwischen die Source-Elektrode des IGFETs 77? und die Stromversorgung Vss eingeschalteten Kondensator Cs. Der Kondensator Cd entspricht einem zwischen der Metallschicht 109 und dem Sourcebereich 103 gemäß F i g. 1 ausgebildeten Kondensator. Der Kondensator Cs entspricht einem Übergangskondensator, der zwischen dem Sourcebereich 103 und der p-Senke 101 ausgebildet ist.

Die auf der einen Seite befindlichen Enden der Bitleitungen U bis L_n sind an p-Kanal-IGFETs 71 bis T_n angeschlossen, deren Source-Elektroden jeweils mit der Stromversorgung Vdd verbunden sind. Die Gate-Elektroden dieser IGFETs 71 bis T_n sind gemeinsam an einen Taktsignalgenerator 10 zur Lieferung eines Signals mit der Wellenform gemäß F i g. 3B angeschlossen. Kondensatoren Cöi — Con sind zwischen die anderen Enden der Bitleitung U-L_n und die Stromversorgung Vc eingeschaltet. Die anderen Enden der Bitleitungen Li-L_n sind in an sich bekannter Weise an eine nicht dargestellte Datenverarbeitungseinheit sowie eine nicht dargestellte Ausgangsschaltung über Meßschaltungen SC₁-SC_n angeschlossen, deren Ausgangsklemmen über Wandler 20-1 bis 20-n an taktgesteuerte Wandler 30-1 bis 30-/1 angeschlossen sind.

Dfr taktgesteuerte Wandler 30 besteht aus p-Kanal-IG FETs 31, 32, die in Reihe zwischen die Stromquelle Vdd und Vss geschaltet sind, sowie n-Kanal-IGFETs 33, 34, die auf ähnliche Weise in Reihe zwischen die Stromversorgungen Vdd und Vss geschaltet sind. Die Gate-Elektroden der IGFETs 32, 33 sind mit der Ausgangsklemme des Wandlers 20 verbunden. Die

Verzweigung zwischen den IGFETs 32, 33 ist mit der Bitleitung L verbunden. Die Gate-Elektrode des p-Kanals IGFETs 31 ist über einen Wandler 50 an die Ausgangsklemme eines Erneuerungssignalgenerators 40 zur Abgabe eines Erneuerungssignals mit der Wellenform gemäß F i g. 3C angeschlossen. Die Gate-Elektrode des n-Kanal-IGFETs 34 ist mit der Ausgangsklemme dieses Signalgenerators 40 verbunden.

Im folgenden ist nunmehr die Arbeitsweise der Speicherschaltung gemäß Fig.2 erläutert. Die Dateneinschreibung in die Speicherzelle MC erfolgt durch selektive Erregung der Bitleitung L und der Zeilenwählleitungen K. Wenn eine Dateneinheit »1«, beispielsweise in eine Speicherzelle AfC₂₂ eingeschrieben werden soll, wird eine Zeilcnwählleitung Ki erregt bzw. an Spannung gelegt, und eine Bitleitung L₂ wird auf einen hohen Spannungspegel Vdd gebracht. Infolgedessen wird ein n-Kanal-Feldeffekttransistor TR₂₂ zum Durchschalten gebracht, so daß sich ein Kondensator C$22 auf den hohen Spannungspegel Vdd auflädt. Wenn eine Dateneinheit »0« in die Speicherzelle MC22 eingeschrieben werden soll, wird an die Bitleitung L2 ein niedriger Spannungspegel V₅₅ (z. B. 0 Volt) angelegt, so daß sich ein Kondensator Cd 22 über den durch die an Spannung liegende Zeilenwählleitung Ki aktivierten Feldeffekttransistor 77?22 auf einen hohen Spannungspegel Vdd aufladen kann.

Die Datenauslesung aus der Speicherzelle MCerfolgt dadurch, daß selektiv die Erneuerungssignalgeneratoren 40-1 bis 40-/7 und die Zeilenwählleitungen K an Spannung gelegt werden. Wenn beispielsweise eine Dateneinheit »0« aus einer Speicherzelle MC₂₂ ausgelesen werden soll, wird ein IGFET T2 durch ein Ausgangstaktsignal vom Taktsignalgenerator 10 durchgeschaltet, wobei dieses Taktsignal die Wellenform gemäß F i g. 3B besitzt. Hierdurch wird die Bitleitung L₂ auf einen hohen Spannungspegel V_DD gebracht, so daß sich ein Kondensator Cm ebenfalls auf die hohe Spannung V_DD auflädt. Anschließend wird der Feldeffekttransistor 77?22 durch die an Spannung liegende Zeilenwählleitung /C2 durchgeschaitet. Da die Dateneinheit »0« in der Speicherzelle MC₂₂ gespeichert ist, wobei nämlich die Verzweigung zwischen den Kondensatoren C022 und C522 einen niedrigen Spannungspegel von V_Ss gung Vss verbunden wird und folglich die Verzweigung der Kondensatoren Cd 22 und Cs 22 einen niedrigen Spannungspegel von Vss erhält. Die Speicherzelle MC₂₂ wird dadurch für die Speicherung einer »0« erneuert.
Im folgenden ist die Art und Weise beschrieben, auf welche eine Information »1« aus der Speicherzelle MC₂₂ ausgelesen wird. In diesem Fall wird ebenfalls die Bitleitung L₂ durch ein Voraufladesignal vom taktsignalgesteuerten Generator 10 auf einen hohen Spannungspegel von Vdd erregt, um den Kondensator Co₂ auf den hohen Spannungspegel Vdd aufzuladen. Sodann wird der Feldeffekttransistor TR22 durch die selektiv an Spannung gelegte Zeilenwählleitung K2 durchgeschaltet. Da zu diesem Zeitpunkt die Information »1« in der Speicherzelle MC₂₂ gespeichert ist, d.h. die Verzweigung der Kondensatoren Co₂2 und Cs22 auf dem hohen Spannungspegle von Vdd liegt, bleibt die Spannung der Bitleitung L₂ weiterhin auf dem hohen Spannungspegel Vdd, auch nachdem der Feldeffekttransistor 77?₂₂ durchgeschaltet hat. Ein Spannungssignal von der Bitleitung L₂ wird durch die Datenmeßschaltung SC₂ festgestellt, wobei ein Signal mit hohem Pegel als Information »1« zu einer nicht dargestellten Datenverarbeitungseinheit übermittelt wird. Dieses hohe Signal wird im Wandler 20-2 umgewandelt und als Signal niedrigen Pegels dem taktgesteuerten Wandler 30-2 zugeführt. Da die Feldeffekttransistoren 31-2, 34-2 im taktgesteuerten Wandler 30-2 auf beschriebene Weise durch ein Ausgangs-Erneuerungssignal vom Erneuerungssignal-Generator 40-2 durchgeschaltet werden und der Feldeffekttransistor 33-2 durch ein einen niedrigen Spannungspegel besitzendes Ausgangssignal vom Wandler 20-2 zum Durchschalten gebracht wird, wird die Bitleitung L₂ mit der den hohen Spannungspegel besitzenden Stromversorgung Vdd verbunden. Infolgedessen führt die Verzweigung der Kondensatoren Cd22 und Cs₂₂ den hohen Spannungspegel von V_Od, und die Speicherzelle MC₂₂ wird für die Speicherung der Information »1« reaktiviert.

Obgleich die Erfindung vollständig in einer speziellen Ausführungsform beschrieben ist, ist sie keineswegs hierauf beschränkt, sondern zahlreichen Abwandlungen zugänglich.

Beispielsweise kann der taktgesteuerte Wandler 30

folgende Gleichung ausdrücken:

V_n =

-0:

besitzt, läßt sich die Spannung V₀ der Bitleitung L₂ nach 45 durch einen taktgesteuerten Wandler 60 gemäß F i g. 4 dem Durchschalten des Feldeffekttransistors TO₂₂ durch ersetzt werden, der aus 3 p-Kanal-Feldeffekttransisto-

ren61—63 besteht.
Die Gate-Elektroden der Feldeffenttransistoren 61,

· V_DD (1) 63 sind dabei an den Erneuerungssignalgenerator 40

-0 22 ⁺ Q 22 ⁺ Q₂ so angeschlossen, während die Gate-Elektrode des Feldef

fekttransistors 62 mit dem in der Fig.4 als Umsetzer bezeichneten Wandler 20 verbunden ist. Wenn ein Signal mit hohem Spannungspegel von der Meßschaltung SC über den Wandler 20 dem Feldeffekttransistor « 62 dann zugeführt wird, wenn die Feldeffekttransistoren 61, 63 durch ein Ausgangssignal des Generators 40 durchgeschaltet sind, bleibt der Feldeffekttransistor 62 weiterhin im Sperrzustand, so daß der Bitleitung L eine Spannung V_Ss niedrigen Pegels aufgeprägt wird. Bei Beschickung mit dem Signal niedrigen Spannungspegels schaltet sodann der Feldeffekttransistor 62 durch, so daß der Bitleitung L ein hoher Spannungspegel V_Dd aufgeprägt wird.

Die vorstehende Beschreibung bezieht sich auf den fe5 Fall, in welchem die Speichervorrichtung gemäß F i g. 1 nach positiver Logik betrieben wird. Die Speichervorrichtung kann jedoch auch für Betrieb nach negativer Logik ausgelegt sein, wobei die Stromquelle V_Ss als

Eine Änderung des Spannungspegels von V_Dd auf Vo in der Bitleitung L₂ wird durch die Datenmeßschaltung SC₂ festgestellt.

Ein Signal niedrigen Pegels wird einer nicht dargestellten Datenverarbeitungseinheit als Dateneinheit »0« zugeführt Nach der Umwandlung durch den Wandler 20-2 wird dieses Signal mit niedrigem Pegel als Signal hohen Pegels dem taktgesteuerten Wandler 30-2 zugeführt. Die irn taktgesteuerten Wandler 30-2 enthaltenen Feldeffekt-Transistoren 31-2, 34-2 werden durch ein Ausgangs-Erneuerungssignal von einem selektiv aktivierten Erneuerungssignal-Generator 40-2 durchgeschaltet, wobei dieses Signal die Wellenform gemäß F i g. 3C besitzt. Infolgedessen schaltet ein Feldeffekt-Transistor 33-2 bei Eingang eines hohen (Signal-)Pegels vom Wandler 20-2 durch, so daß die Bitieitung mit dem anderen Anschluß der Stromversor-

Bezugsspannungsquelle (Massepotential) und die Stromquelle V_DD als negative Stromquelle benutzt werden.

Vorstehend ist anhand von F i g. 2 eine komplementäre Halbleiter-Speichervorrichtung beschrieben, bei welcher eine Senke vom p-Leittyp in einem Substrat vom n-Leittyp ausgebildet ist. Bei der Halbleiter-

Speichervorrichtung kann jedoch umgekehrt auch eine η-Senke in einem p-Substrat vorgesehen sein.

Während vorstehend weiterhin zur Verdeutlichung der Beschreibung in dem Halbleitersubstrat 100 gemäß Fig. 1 nur eine einzige Speicherzelle ausgebildet ist, können selbstverständlich mehrere Speicherzellen im Halbleitersubstrat 100 vorgesehen sein.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Dynamische Halbleiterspeichervorrichtung, bestehend aus wenigstens einer Speicherzelle mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, einer darin ausgebildeten Halbleiterzone eines zweiten Leitfähigkeitstyps (Senke) mit höherer Fremdatomkonzentration als derjenigen des Halbleitersubstrats, einer in der Senke ausgebildeten Source-Zone und einer Drain-Zone vom ersten Leitfähigkeitstyp, die höhere Fremdatomkonzentrationen als diejenige des Halbleitersubstrats aufweisen, mit einer Gate-Isolierschicht zwischen der Source-Zone und der Drain-Zone, mit einer Isolierschicht, die wahlweise Teilabschnitte der Source- oder Drain-Zone bedeckt, dadurch gekennzeichnet, daß eine zusätzliche Halbleiterzone (110), die den Leitfähigkeitstyp und die Fremdatomkonzentration der Source- oder Drainzone aufweist, in der Senke (101) ausgebildet ist, die mit der Source- oder Drain-Zone (102, 103) in Berührung steht und die dünner ausgebildet ist als die Source- oder Drain-Zone, daß eine elektrisch leitende Schicht (109) elektrisch gegenüber allen Halbleiterzonen isoliert auf der Isolierschicht (108) ausgebildet ist, welche die Source-Zone oder Drain-Zone (102, 103) bedeckt und die zusätzliche Halbleiterzone (110) mit überdeckt, so daß in Zusammenwirken mit der zusätzlichen Halbleiterzone (110) und der Source- oder Drain-Zone (102,103) ein Kondensator gebildet ist.

2. Dynamische Halbleitei speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzliche Halbleiterzone (110) durch Ionenimplantation ausgebildet ist.

3. Dynamische Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß von den Source- und Drainzonen (102, 103) jeweils diejenige eine größere Fläche aufweist, die dem Aufbau des Kondensators dient.

4. Dynamische Halbleiterspeichervorrichtung mit Speicherzellen nach einem oder mehreren der vorangegebenen Ansprüche, gekennzeichnet durch matrixförmig in Zeilen und Spalten angeordneten Speicherzellen, durch eine Anzahl von Zeilenerregerleitungen (Ki ... Kw), die jeweils mit den Gate-Elektroden der in derselben Zeile liegenden Halbleiter-Speicherzellen (77? 11 ... TRm 1) verbunden sind, durch mindestens eine mit der Source- oder Drain-Zone jeder Halbleiter-Speicherzeile in derselben Spalte verbundene Bit-Leitung (Li... Ln), durch mindestens eine an die Bit-Leitung (Li ... Ln) angeschlossene Datenmeßschaltung (SCi... SCn) und durch mindestens eine Erneuerungsschaltung (30-1 ...30-n), die so geschaltet ist, daß sie bei Eingang eines Spaltenwählsignals arbeitet, und welche mit der Bit-Leitung (L i... Ln) verbunden ist, um die Bit-Leitung (Li ... Ln) mit einem durch die Datenmeßschaltung (SC 1... SCn) ausgelösten Ausgangssignal zu beschicken.