JPS63146612A - トグルフリツプフロツプ回路 - Google Patents
トグルフリツプフロツプ回路Info
- Publication number
- JPS63146612A JPS63146612A JP61293716A JP29371686A JPS63146612A JP S63146612 A JPS63146612 A JP S63146612A JP 61293716 A JP61293716 A JP 61293716A JP 29371686 A JP29371686 A JP 29371686A JP S63146612 A JPS63146612 A JP S63146612A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- level
- mos transistor
- node
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はトグルフリップフロップ回路に関し、特に消
費電力が極めて小さく、かつ出力のレベルを安定に保持
するトグルフリップフロップ回路に関するものである。
費電力が極めて小さく、かつ出力のレベルを安定に保持
するトグルフリップフロップ回路に関するものである。
［従来の技術］
第２図は、従来の代表的なトグルフリップフロップ回路
を示す回路図である。
を示す回路図である。
初めにこのトグルフリップフロップ回路の構成について
説明する。
説明する。
トグルフリップフロップ回路はＡＮＤ回路とＮＯＲ回路
を組合わせたロジックＬ１．Ｌ２より構成されている。
を組合わせたロジックＬ１．Ｌ２より構成されている。
ｎチャンネルＭＯＳトランジスタ１のドレインは電源ラ
インＶｃｃに接続され、そのソースは出力ノードＮ１に
接続され、そのゲートは電源ラインＶＧＧに接続される
。ｎチャンネルＭＯＳトランジスタ１はロジックＬ１の
ロードトランジスタである。ｎチャンネルＭＯＳトラン
ジスタ３のドレインは出力ノードＮ１に接続され、その
ソースは接地ラインＶｓｓに接続され、そのゲートは出
力ノードＮ２に接続される。ｎチャンネルＭＯＳトラン
ジスタ５のドレインは出力ノードＮ１に接続され、その
ソースはノードＮ３を介してｎチャンネルＭＯＳトラン
ジスタ６のドレインに接続され、そのゲートに駆動パル
スφが与えられる。ｎチャンネルＭＯＳトランジスタ６
のソースは接地ラインＶｓｓに接続される。ｎチャンネ
ルＭＯＳｔ−ランジスタ５はｎチャンネルＭＯＳトラン
ジスタ６とともにＡＮＤ回路を形成する。
インＶｃｃに接続され、そのソースは出力ノードＮ１に
接続され、そのゲートは電源ラインＶＧＧに接続される
。ｎチャンネルＭＯＳトランジスタ１はロジックＬ１の
ロードトランジスタである。ｎチャンネルＭＯＳトラン
ジスタ３のドレインは出力ノードＮ１に接続され、その
ソースは接地ラインＶｓｓに接続され、そのゲートは出
力ノードＮ２に接続される。ｎチャンネルＭＯＳトラン
ジスタ５のドレインは出力ノードＮ１に接続され、その
ソースはノードＮ３を介してｎチャンネルＭＯＳトラン
ジスタ６のドレインに接続され、そのゲートに駆動パル
スφが与えられる。ｎチャンネルＭＯＳトランジスタ６
のソースは接地ラインＶｓｓに接続される。ｎチャンネ
ルＭＯＳｔ−ランジスタ５はｎチャンネルＭＯＳトラン
ジスタ６とともにＡＮＤ回路を形成する。
ｎチャンネルＭＯＳｔ−ランジスタフのドレインは出力
ノードＮ１に接続され、そのソースはノードＮ４を介し
てｎチャンネルＭＯＳトランジスタ６のゲートに接続さ
れるとともにキャパシタ２０の一方電極に接続される。
ノードＮ１に接続され、そのソースはノードＮ４を介し
てｎチャンネルＭＯＳトランジスタ６のゲートに接続さ
れるとともにキャパシタ２０の一方電極に接続される。
キャパシタ２０の他方電極は接地ラインＶｓ＝に接続さ
れる。ｎチャンネルＭＯＳトランジスタ７のゲートに駆
動パルスφに対して重なりのないまたはほとんど重なり
のない駆動パルスφが与えられる。ｎチャンネルＭＯＳ
トランジスタ７は出力０の情報をノードＮ４に伝達する
ためのトランジスタである。キャパシタ２０はｎチャン
ネルＭＯＳトランジスタ７がオフしている間、出力Ｏの
情報を一時的に蓄積するために設けられたものである。
れる。ｎチャンネルＭＯＳトランジスタ７のゲートに駆
動パルスφに対して重なりのないまたはほとんど重なり
のない駆動パルスφが与えられる。ｎチャンネルＭＯＳ
トランジスタ７は出力０の情報をノードＮ４に伝達する
ためのトランジスタである。キャパシタ２０はｎチャン
ネルＭＯＳトランジスタ７がオフしている間、出力Ｏの
情報を一時的に蓄積するために設けられたものである。
なお、キャパシタ２０はノードＮ４の浮遊容量として存
在するので、場合によっては意図的に設けなくてもよい
。
在するので、場合によっては意図的に設けなくてもよい
。
ロジックＬ２はロジックＬ１と構成は同一である。ｎチ
ャンネルＭＯＳｉ−ランジスタ２のドレインはｉｔｇラ
インｖ、ｃに接続され、そのソースは出力ノードＮ２に
接続され、そのゲートは電源ラインＶＧＧに接続される
。ｎチャンネルＭＯＳトランジスタ２はロジックＬ２の
ロードトランシタである。ｎチャンネルＭ ＯＳ トラ
ンジスタ４のドレインは出力ノードＮ２に接続され、そ
のソースは接地ラインＶｇｇに接続され、そのゲートは
出力ノードＮ１に接続される。ｎチャンネルＭＯＳトラ
ンジスタ４はｎチャンネルＭＯＳトランジスタ３ととも
にラッチ回路を形成する。ｎチャンネルＭＯＳトランジ
スタ８のドレインは出力ノードＮ２に接続され、そのソ
ースはノードＮ５を介してｎチャンネルＭ ＯＳ トラ
ンシタ９のドレインに接続され、そのゲートに駆動パル
スφが与えられる。ｎチャンネルＭＯＳトランジスタ９
のソースは接地ラインＶｓｃに接続される。ｎチャンネ
ルＭＯＳトランジスタ８はｎチャンネルＭＯＳトランジ
スタ９とともに、Ａ Ｎ Ｄ回路を形成する。ｎチャン
ネルＭＯＳトランジスタ１０のドレインは出力ノードＮ
２に接続ざｎ、そのソースはノードＮ６を介してｎチャ
〕／ネルＭＯＳトランジスタ９のゲートに接続されると
ともにキャパシタ２１の一方電極に接続される。キャパ
シタ２１の使方電極は接地ラインｓｓに接続される。ｎ
チャンネルｉｖｌ ＯＳ トランジスタ１０のゲートに
駆動パルスφが与えられる。１１チャンネルＭＯＳトラ
ンジスタ１０は出力Ｑの情報をノードさｊ６に伝達する
ためのトランジスタである。キャパシタ２１はｎチャン
ネルＭ ＯＳ トランジスタ１０がオフしている間、出
力Ｑの情報を一時的に蓄積するために設けられたもので
ある。なお、キャパシタ２１はノードＮ６の浮′Ｍ１Ｊ
ｌとして存在するので、場合によっては意図的に設けな
くてもよい。
ャンネルＭＯＳｉ−ランジスタ２のドレインはｉｔｇラ
インｖ、ｃに接続され、そのソースは出力ノードＮ２に
接続され、そのゲートは電源ラインＶＧＧに接続される
。ｎチャンネルＭＯＳトランジスタ２はロジックＬ２の
ロードトランシタである。ｎチャンネルＭ ＯＳ トラ
ンジスタ４のドレインは出力ノードＮ２に接続され、そ
のソースは接地ラインＶｇｇに接続され、そのゲートは
出力ノードＮ１に接続される。ｎチャンネルＭＯＳトラ
ンジスタ４はｎチャンネルＭＯＳトランジスタ３ととも
にラッチ回路を形成する。ｎチャンネルＭＯＳトランジ
スタ８のドレインは出力ノードＮ２に接続され、そのソ
ースはノードＮ５を介してｎチャンネルＭ ＯＳ トラ
ンシタ９のドレインに接続され、そのゲートに駆動パル
スφが与えられる。ｎチャンネルＭＯＳトランジスタ９
のソースは接地ラインＶｓｃに接続される。ｎチャンネ
ルＭＯＳトランジスタ８はｎチャンネルＭＯＳトランジ
スタ９とともに、Ａ Ｎ Ｄ回路を形成する。ｎチャン
ネルＭＯＳトランジスタ１０のドレインは出力ノードＮ
２に接続ざｎ、そのソースはノードＮ６を介してｎチャ
〕／ネルＭＯＳトランジスタ９のゲートに接続されると
ともにキャパシタ２１の一方電極に接続される。キャパ
シタ２１の使方電極は接地ラインｓｓに接続される。ｎ
チャンネルｉｖｌ ＯＳ トランジスタ１０のゲートに
駆動パルスφが与えられる。１１チャンネルＭＯＳトラ
ンジスタ１０は出力Ｑの情報をノードさｊ６に伝達する
ためのトランジスタである。キャパシタ２１はｎチャン
ネルＭ ＯＳ トランジスタ１０がオフしている間、出
力Ｑの情報を一時的に蓄積するために設けられたもので
ある。なお、キャパシタ２１はノードＮ６の浮′Ｍ１Ｊ
ｌとして存在するので、場合によっては意図的に設けな
くてもよい。
従来のトグルフリップフロップ回路は上記のように構成
され、この駆動は互いに重なりのないまたはほとんど重
なりのない２層の駆動パルスφおよびφによってｉテな
われる。
され、この駆動は互いに重なりのないまたはほとんど重
なりのない２層の駆動パルスφおよびφによってｉテな
われる。
第３図は、このトグルフリップフロップ回路の動作説明
図である。
図である。
次にこのトグルフリップフロップ回路の動作を第３図を
参照して説明する。
参照して説明する。
時１ｔａにおいて、出力ノードＮ１の電圧が“Ｈ”レベ
ルで出力ノードＮ２の電圧が゛Ｌ″レベルの状態である
と仮定する。時間で、においで駆動パルスφが゛Ｌ″レ
ベルから“Ｈルベルになると、ｎチャンネルＭＯＳトラ
ンジスタ７および１０がオンして、出力Φの情報がノー
ドＮ４に伝達され、出力Ｑの情報がノードＮ６に伝達さ
れる。すなわら、ノードＮ４はｎチャンネルＭＯＳトラ
ンジスタ１を通じて充電されその電圧は”′Ｈ”レベル
になり、ノードＮ６はｎチャンネルＭＯＳトランジスタ
４を通じて放電されその電圧は“Ｌ”レベルになる。こ
のとき、ｎチャンネルＭＯＳトランジスタ５および８は
オフしているので、出力ＱおよびＯには影響を与えない
。この状態は、駆動パルスφが“Ｈ″レベルらＬ”レベ
ルになる時間℃、まで続く。時間で、からｔ４までの間
はｎチャンネルＭＯＳトランジスタ５．７．８゜１０は
オフしており、ノードＮ４およびＮ６にはそれぞれ、駆
動パルスφがＨ”レベルから“Ｌ ＰＴレベルになる時
点での出力Ｑおよび０の情報がキャパシタ２０および２
１によって保持されている。
ルで出力ノードＮ２の電圧が゛Ｌ″レベルの状態である
と仮定する。時間で、においで駆動パルスφが゛Ｌ″レ
ベルから“Ｈルベルになると、ｎチャンネルＭＯＳトラ
ンジスタ７および１０がオンして、出力Φの情報がノー
ドＮ４に伝達され、出力Ｑの情報がノードＮ６に伝達さ
れる。すなわら、ノードＮ４はｎチャンネルＭＯＳトラ
ンジスタ１を通じて充電されその電圧は”′Ｈ”レベル
になり、ノードＮ６はｎチャンネルＭＯＳトランジスタ
４を通じて放電されその電圧は“Ｌ”レベルになる。こ
のとき、ｎチャンネルＭＯＳトランジスタ５および８は
オフしているので、出力ＱおよびＯには影響を与えない
。この状態は、駆動パルスφが“Ｈ″レベルらＬ”レベ
ルになる時間℃、まで続く。時間で、からｔ４までの間
はｎチャンネルＭＯＳトランジスタ５．７．８゜１０は
オフしており、ノードＮ４およびＮ６にはそれぞれ、駆
動パルスφがＨ”レベルから“Ｌ ＰＴレベルになる時
点での出力Ｑおよび０の情報がキャパシタ２０および２
１によって保持されている。
すなわち、ノードＮ４は１１ ＨＩＩレベルの電圧を維
持し、ノードＮ６は“Ｌ １１レベルの電圧を維持する
。また、出力Ｑ、？：５の状態も変化せず、出力Ｑは″
゛Ｌ″°Ｌ″°レベルは゛Ｈ″レベルのままである。次
に、時間ｔ、に駆動パルスφが“Ｌ”レベルから“Ｈ”
レベルになると、ｎチャンネルＭＯＳトランジスタ５お
よび８がオンする。ノードＮ４には″ＨＩＩレベルの電
圧が蓄積されており、ｎチャンネルＭＯＳトランジスタ
５と６は共にオンしている状態になるので、今まで゛Ｈ
″レベルであプたノードＮ１の電圧を”Ｌルベルにしよ
うと働く。一方、ノードＮ６には“Ｌ ＩＴレベルの電
圧が蓄積されており、ｎチャンネルＭＯＳトランジスタ
８はオンしていてもｎチャンネルＭＯＳトランジスタ９
はオフしたままの状態であるので、今まで゛Ｌ”レベル
であったノードＮ２の電圧をｎチャンネルＭＯＳトラン
ジスタ２を通じて゛Ｈ°ルベルにしようと働く。この結
果、出力ＱおよびＱは反転し、出力Ｑは“Ｌ”レベルか
ら゛Ｈ″レベルになるとともに出力Ｑは″Ｈ″ルベルか
ら”Ｌ″レベルなる。駆動パルスφが“Ｈ″レベルら“
Ｌ”レベルになる時間で７においては、ｎチャンネルＭ
ＯＳトランジスタ５および８がオフするだけで出力Ｑ、
Ｑには影響を与えない。よって、出力Ｑは゛Ｈ″レベル
のままであり、出力０は“Ｌ Ｉ＋レベルのままである
。時間【８において再び駆動パルスφが゛′Ｌ゛レベル
から“Ｈ″レベルなると、前述した時間【、における動
作と同様の動作が行なわれる。以下、同様の動作が繰返
されていき、駆動パルスφが“Ｌ ”レベルから“Ｈル
ベルになるタイミングごとに、出力Ｑ。
持し、ノードＮ６は“Ｌ １１レベルの電圧を維持する
。また、出力Ｑ、？：５の状態も変化せず、出力Ｑは″
゛Ｌ″°Ｌ″°レベルは゛Ｈ″レベルのままである。次
に、時間ｔ、に駆動パルスφが“Ｌ”レベルから“Ｈ”
レベルになると、ｎチャンネルＭＯＳトランジスタ５お
よび８がオンする。ノードＮ４には″ＨＩＩレベルの電
圧が蓄積されており、ｎチャンネルＭＯＳトランジスタ
５と６は共にオンしている状態になるので、今まで゛Ｈ
″レベルであプたノードＮ１の電圧を”Ｌルベルにしよ
うと働く。一方、ノードＮ６には“Ｌ ＩＴレベルの電
圧が蓄積されており、ｎチャンネルＭＯＳトランジスタ
８はオンしていてもｎチャンネルＭＯＳトランジスタ９
はオフしたままの状態であるので、今まで゛Ｌ”レベル
であったノードＮ２の電圧をｎチャンネルＭＯＳトラン
ジスタ２を通じて゛Ｈ°ルベルにしようと働く。この結
果、出力ＱおよびＱは反転し、出力Ｑは“Ｌ”レベルか
ら゛Ｈ″レベルになるとともに出力Ｑは″Ｈ″ルベルか
ら”Ｌ″レベルなる。駆動パルスφが“Ｈ″レベルら“
Ｌ”レベルになる時間で７においては、ｎチャンネルＭ
ＯＳトランジスタ５および８がオフするだけで出力Ｑ、
Ｑには影響を与えない。よって、出力Ｑは゛Ｈ″レベル
のままであり、出力０は“Ｌ Ｉ＋レベルのままである
。時間【８において再び駆動パルスφが゛′Ｌ゛レベル
から“Ｈ″レベルなると、前述した時間【、における動
作と同様の動作が行なわれる。以下、同様の動作が繰返
されていき、駆動パルスφが“Ｌ ”レベルから“Ｈル
ベルになるタイミングごとに、出力Ｑ。
０が反転していくのである。
第４図は、このトグル７９９第７０７１回路をＸ個用い
て、前段のトグル７９９第７０７１回路の出力を次段の
トグルフリップフロップ回路の入力に接続することによ
って構成されるカスケード型カウンタを示すブロック図
である。図において、Ｆｌ、Ｆ２．・、Ｆ（ｎ−１）、
Ｆｎ、・Ｆｘはトグルフリップフロップ回路である。
て、前段のトグル７９９第７０７１回路の出力を次段の
トグルフリップフロップ回路の入力に接続することによ
って構成されるカスケード型カウンタを示すブロック図
である。図において、Ｆｌ、Ｆ２．・、Ｆ（ｎ−１）、
Ｆｎ、・Ｆｘはトグルフリップフロップ回路である。
［発明が解決しようとする問題点］
ところで、従来のトグル７９９第７０７１回路において
は、ロードトランジスタであるｎチャンネルＭＯＳトラ
ンジスタ１．２のゲートは電源ラインＶＧＧに接続され
ているので、このトグルフリップフロップ回路がどちら
に傾いていても電源ラインＶｃｃから接地ラインＶｓｓ
に電流が直流的に流れ、消費電力が大きくなる欠点があ
る。すなわら、出力Ｑ、Ｏのレベルを安定に保持するた
めに直流的に電流を流しでいるので消費電力が大きくな
る。
は、ロードトランジスタであるｎチャンネルＭＯＳトラ
ンジスタ１．２のゲートは電源ラインＶＧＧに接続され
ているので、このトグルフリップフロップ回路がどちら
に傾いていても電源ラインＶｃｃから接地ラインＶｓｓ
に電流が直流的に流れ、消費電力が大きくなる欠点があ
る。すなわら、出力Ｑ、Ｏのレベルを安定に保持するた
めに直流的に電流を流しでいるので消費電力が大きくな
る。
さて、ＭＯＳトランジスタのダイナミックメモリにおい
ては、メモリサイクルの合間にリフレッシュ動作を行な
わせる必要がある。この場合、フリレッシュを行なうべ
きメモリ番地をメモリチップ内に設けられたカウンタに
記憶させておく方式が知られている（リフレッシュカウ
ンタ内蔵方式）。もしも、このトグルフリップフロップ
回路を第４図に示すようにｘ個カスケード型に接続して
、言い換えれば、前段のトグルフリップフロップ回路Ｆ
（ｎ−１）の出力Ｑ ｎ−＋を次段のトグルフリップフ
ロップ回路ＦｎのｎチャンネルＭＯＳトランジスタ５．
８のゲートに接続し、前段のトグル７９９第７０７１回
路Ｆ（ｎ−１）の出力Ｑ、−７を次段のトグルフリップ
フロップ回路ＦｎのｎチャンネルＭＯＳトランジスタ７
．１０のゲートに接続してリフレッシュカウンタを構成
した場合、トグルフリップフロップ回路の消費電力が大
きいことがメモリチップとしての性能を著しく損うこと
になる。
ては、メモリサイクルの合間にリフレッシュ動作を行な
わせる必要がある。この場合、フリレッシュを行なうべ
きメモリ番地をメモリチップ内に設けられたカウンタに
記憶させておく方式が知られている（リフレッシュカウ
ンタ内蔵方式）。もしも、このトグルフリップフロップ
回路を第４図に示すようにｘ個カスケード型に接続して
、言い換えれば、前段のトグルフリップフロップ回路Ｆ
（ｎ−１）の出力Ｑ ｎ−＋を次段のトグルフリップフ
ロップ回路ＦｎのｎチャンネルＭＯＳトランジスタ５．
８のゲートに接続し、前段のトグル７９９第７０７１回
路Ｆ（ｎ−１）の出力Ｑ、−７を次段のトグルフリップ
フロップ回路ＦｎのｎチャンネルＭＯＳトランジスタ７
．１０のゲートに接続してリフレッシュカウンタを構成
した場合、トグルフリップフロップ回路の消費電力が大
きいことがメモリチップとしての性能を著しく損うこと
になる。
この発明は上記のような問題点を解消するためになされ
たもので、消費電力が極めて小さく、かつ出力のレベル
を安定に保持するトグルフリップフロップ回路を得るこ
とを目的とする。
たもので、消費電力が極めて小さく、かつ出力のレベル
を安定に保持するトグルフリップフロップ回路を得るこ
とを目的とする。
［問題点を解決するための手段］
この発明に係るトグルフリップフロップ回路は、従来の
トグルフリップフロップ回路において、ロードトランジ
スタとしてｐチャンネルＭＯＳトランジスタを採用し、
トグルフリップフロップ回路をＣＭＯＳＩ成としたもの
である。
トグルフリップフロップ回路において、ロードトランジ
スタとしてｐチャンネルＭＯＳトランジスタを採用し、
トグルフリップフロップ回路をＣＭＯＳＩ成としたもの
である。
［作用コ
この発明においては、ロードトランジスタとしてｐチャ
ンネルＭＯＳｔ−ランジスタを採用し、トグルフリップ
フロップ回路を０ＭＯ３構成としたので、トグルフリッ
プフロップ回路がどちらかの状態に傾いているとき、電
源ラインＶＣＣから接地ラインｖ５．に電流が直流的に
流れることはなく、２つの出力Ｑ、Φが反転するときに
のみ電源ライン■：５．から接地ラインＶｓ＝に？１流
が直流的に流れるだけで、従来装置に比べて消費電力が
極めて小さくなる。また、出力ノードＮ１．Ｎ２はＣＭ
ＯＳフリップフロ・ンブによってラッチされているた
め、出力Ｑ、 １ｌＴｈのレベルの安定性も従来装置よ
り大きくなる。
ンネルＭＯＳｔ−ランジスタを採用し、トグルフリップ
フロップ回路を０ＭＯ３構成としたので、トグルフリッ
プフロップ回路がどちらかの状態に傾いているとき、電
源ラインＶＣＣから接地ラインｖ５．に電流が直流的に
流れることはなく、２つの出力Ｑ、Φが反転するときに
のみ電源ライン■：５．から接地ラインＶｓ＝に？１流
が直流的に流れるだけで、従来装置に比べて消費電力が
極めて小さくなる。また、出力ノードＮ１．Ｎ２はＣＭ
ＯＳフリップフロ・ンブによってラッチされているた
め、出力Ｑ、 １ｌＴｈのレベルの安定性も従来装置よ
り大きくなる。
［実施例コ
以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明ん省略する。
重複する部分については適宜その説明ん省略する。
第１図は、この発明の実施例であるトグル７リツプフロ
ツプ回路を示す回路図である。
ツプ回路を示す回路図である。
この実施例の構成が第２図のトグルフリップフロップ回
路の構成と異なる点は以下の点である。
路の構成と異なる点は以下の点である。
すなわち、ロジックＬ１のロードトランジスタとしてｎ
チャンネ”ｚ Ｍ Ｑ Ｓ トランジスタ１の代わりに
ｐチャンネル！’、、Ｉ ＯＳ トランジスタ１１が、
ロジックＬ２の０−ドトランジスタとしてｎチャンネル
ＭＯＳトランジスタ２の代わりにｎチャンネルＭＯＳト
ランジスタ１２が採用されている。ｎチャンネルＭＯＳ
トランジスタ１１のソースは電源ラインＶｃｃに接続さ
れ、そのドレインは出力）−ドＮ１に接続され、そのゲ
ートは出力ノードＮ２に接続される。ｎチャンネルＭＯ
Ｓトランジスタ１２のソースは電源ラインＶｃｅに接続
され、そのドレインは出力ノードＮ２に接続され、その
ゲートは出力ノードＮ１に接続される。
チャンネ”ｚ Ｍ Ｑ Ｓ トランジスタ１の代わりに
ｐチャンネル！’、、Ｉ ＯＳ トランジスタ１１が、
ロジックＬ２の０−ドトランジスタとしてｎチャンネル
ＭＯＳトランジスタ２の代わりにｎチャンネルＭＯＳト
ランジスタ１２が採用されている。ｎチャンネルＭＯＳ
トランジスタ１１のソースは電源ラインＶｃｃに接続さ
れ、そのドレインは出力）−ドＮ１に接続され、そのゲ
ートは出力ノードＮ２に接続される。ｎチャンネルＭＯ
Ｓトランジスタ１２のソースは電源ラインＶｃｅに接続
され、そのドレインは出力ノードＮ２に接続され、その
ゲートは出力ノードＮ１に接続される。
このように０ＭＯＳ構成にされたトグルフリップフロッ
プ回路は、従来装置と同様、重なりのないまたはほとん
ど重なりのない２層の駆動パルスφおよび下によって駆
動され、その回路動作もほとんど従来装置と同様である
。
プ回路は、従来装置と同様、重なりのないまたはほとん
ど重なりのない２層の駆動パルスφおよび下によって駆
動され、その回路動作もほとんど従来装置と同様である
。
次に、このトグルフリップフロップ回路の動作を第３図
を参照して説明する。
を参照して説明する。
時間ｔ０において、ノードＮ１の電圧が“Ｈ”レベルで
ノードＮ２の電圧が“Ｌ″レベル状態であると仮定する
。時間ｔ、において駆動パルスφが“Ｌ ”レベルから
“Ｈ”レベルになると、ｎチャンネルＭＯＳトランジス
タ７および１０がオンして、出力０の情報がノードＮ４
に伝達され、出力Ｑの情報がノードＮ６に伝達される。
ノードＮ２の電圧が“Ｌ″レベル状態であると仮定する
。時間ｔ、において駆動パルスφが“Ｌ ”レベルから
“Ｈ”レベルになると、ｎチャンネルＭＯＳトランジス
タ７および１０がオンして、出力０の情報がノードＮ４
に伝達され、出力Ｑの情報がノードＮ６に伝達される。
すなわち、ノードＮ４はｎチャンネルＭＯＳトランジス
タ１１を通じて充電されその電圧は″゛Ｈ″Ｈ″レベル
、ノードＮ６はｎチャンネルＭＯＳトランジスタ４を通
じて放電され、その電圧は゛′Ｌ″レベルになる。この
とき、ｎチャンネルＭＯＳトランジスタ５および８はオ
フしているので、出力Ｑおよび０には影響を与えない。
タ１１を通じて充電されその電圧は″゛Ｈ″Ｈ″レベル
、ノードＮ６はｎチャンネルＭＯＳトランジスタ４を通
じて放電され、その電圧は゛′Ｌ″レベルになる。この
とき、ｎチャンネルＭＯＳトランジスタ５および８はオ
フしているので、出力Ｑおよび０には影響を与えない。
この状態は、駆動パルスφがｉｔ Ｈ″レベルら゛Ｌ′
°レベルになる時ｌ￥１ｏｔａまで続く。時間℃、から
【４までの間はｎチャンネルＭＯＳトランジスタ５．７
．８．１０はオフしており、ノードＮ４およびＮ６には
それぞれ、駆動パルス■が“Ｈ”レベルから“Ｌ ＩＩ
レベルになる時点での出力Ｑおよび０の情報がキャパシ
タ２０ｔ３よび２１によって保持されている。
°レベルになる時ｌ￥１ｏｔａまで続く。時間℃、から
【４までの間はｎチャンネルＭＯＳトランジスタ５．７
．８．１０はオフしており、ノードＮ４およびＮ６には
それぞれ、駆動パルス■が“Ｈ”レベルから“Ｌ ＩＩ
レベルになる時点での出力Ｑおよび０の情報がキャパシ
タ２０ｔ３よび２１によって保持されている。
すなわち、ノードＮ４は“Ｈ”レベルの電圧を維持し、
ノードＮ６は“Ｌ″レベル電圧を維持する。また、出力
Ｑ、Ｑの状態も変化せず、出力Ｑは゛Ｌ″レベル、出力
０は゛Ｈ°ルベルのままである。次に、時間【、に駆動
パルスφが“Ｌルベルから゛１Ｈ″レベルになると、ｎ
チャンネルＭＯＳトランジスタ５および８がオンする。
ノードＮ６は“Ｌ″レベル電圧を維持する。また、出力
Ｑ、Ｑの状態も変化せず、出力Ｑは゛Ｌ″レベル、出力
０は゛Ｈ°ルベルのままである。次に、時間【、に駆動
パルスφが“Ｌルベルから゛１Ｈ″レベルになると、ｎ
チャンネルＭＯＳトランジスタ５および８がオンする。
ノードＮ４には“Ｈ”レベルの電圧が蓄積されており、
ｎチャンネルＭＯＳトランジスタ５と６は共にオンして
いる状態になるので、今まで°゛Ｈ″Ｈ″レベルたノー
ドＮ１の電圧をｌｌ Ｌ １１レベルにしようと動く。
ｎチャンネルＭＯＳトランジスタ５と６は共にオンして
いる状態になるので、今まで°゛Ｈ″Ｈ″レベルたノー
ドＮ１の電圧をｌｌ Ｌ １１レベルにしようと動く。
一方、ノードＮ６には“Ｌ″レベル電圧が蓄積されてお
り、ｎチャンネルＭＯＳトランジスタ８はオンするがｎ
チャンネルＭＯＳトランジスタ９はオフしたままの状態
であり、また出力ノードＮ１の電圧が“Ｌ”レベルにな
るにつれてｎチャンネルＭＯＳトランジスタ１２がオン
するようになるので、今まで゛Ｌ″レベルであったノー
ドＮ２の電圧を“Ｈ”レベルにしようと働く。
り、ｎチャンネルＭＯＳトランジスタ８はオンするがｎ
チャンネルＭＯＳトランジスタ９はオフしたままの状態
であり、また出力ノードＮ１の電圧が“Ｌ”レベルにな
るにつれてｎチャンネルＭＯＳトランジスタ１２がオン
するようになるので、今まで゛Ｌ″レベルであったノー
ドＮ２の電圧を“Ｈ”レベルにしようと働く。
このｆ；！ｉ果、出力ＱおよびΦは反転し、出力Ｑは“
Ｌ”レベルから１（”レベルになるとともに出力Ｏは゛
Ｈ″レベルから“Ｌ ”レベルになる。駆動パルスφが
゛°Ｈ″レベルからＬ ”レベルになる時間ｔ７におい
ては、ｎチャンネルＭＯＳトランジスタ５および８がオ
フするだけで出力Ｑ、Φには影響を与えない。よって、
出力Ｑは゛′Ｈ″レベルのままであり、出力０は゛Ｌ′
°レベルのままである。時間ｔ８において再び駆動パル
スφが” Ｌ ’レベルから゛Ｈ゛ルベルになると、前
述した時間℃、における動作と同様の動作が行なわれる
。以下、同様の動作が繰返されていぎ、駆動パルスφが
Ｌ ”レベルから″゛Ｈ′°Ｈ′°レベルイミングごと
に、出力Ｑ、Ｑが反転していくのである。
Ｌ”レベルから１（”レベルになるとともに出力Ｏは゛
Ｈ″レベルから“Ｌ ”レベルになる。駆動パルスφが
゛°Ｈ″レベルからＬ ”レベルになる時間ｔ７におい
ては、ｎチャンネルＭＯＳトランジスタ５および８がオ
フするだけで出力Ｑ、Φには影響を与えない。よって、
出力Ｑは゛′Ｈ″レベルのままであり、出力０は゛Ｌ′
°レベルのままである。時間ｔ８において再び駆動パル
スφが” Ｌ ’レベルから゛Ｈ゛ルベルになると、前
述した時間℃、における動作と同様の動作が行なわれる
。以下、同様の動作が繰返されていぎ、駆動パルスφが
Ｌ ”レベルから″゛Ｈ′°Ｈ′°レベルイミングごと
に、出力Ｑ、Ｑが反転していくのである。
このように、ロードトランジスタとしてｐチャンネルＭ
ＯＳｔ−ランジスタを採用し、トグルフリップフロップ
回路を０ＭＯＳ化しているため、従来装置と異なり、ト
グルフリップフロップ回路がどちらかの状態に傾いてい
るとき、電源ラインＶｃｃから接地ラインＶｓｓに電流
が直流的に流れることはなく、２つの出力Ｑ、［有］の
レベルが反転するときのみ１ｌｆｆｌラインＶｃｃから
接地ラインＶ、２に電流が直流的に流れるだけで従来装
置に比べて消費電力は極めて小さくなる。また、出力ノ
ードＮ１．Ｎ２はＣＭＯＳフリップフロップによってラ
ッチされているため、出力Ｑ、Ｑのレベルの安定性も従
来装置より大きくなる。
ＯＳｔ−ランジスタを採用し、トグルフリップフロップ
回路を０ＭＯＳ化しているため、従来装置と異なり、ト
グルフリップフロップ回路がどちらかの状態に傾いてい
るとき、電源ラインＶｃｃから接地ラインＶｓｓに電流
が直流的に流れることはなく、２つの出力Ｑ、［有］の
レベルが反転するときのみ１ｌｆｆｌラインＶｃｃから
接地ラインＶ、２に電流が直流的に流れるだけで従来装
置に比べて消費電力は極めて小さくなる。また、出力ノ
ードＮ１．Ｎ２はＣＭＯＳフリップフロップによってラ
ッチされているため、出力Ｑ、Ｑのレベルの安定性も従
来装置より大きくなる。
次に、この発明のトグルフリップフロップ回路を第４図
に示すようにＸ個カスケード型に接続して、言い換えれ
ば、前段のトグルフリップフロップ回路Ｆ（ｎ−１）の
出力Ｑ ｎ −＋を次段のトグルフリップフロップ回路
ＦｎＶ）ｎチャンネルＭＯＳトランジスタ５．８のゲー
トに接続し、前段のトグルフリップフロップ回路Ｆｔｎ
−１）の出力Ｑｎ−１を次段のトグルフリップフロップ
回路ＦｎのｎチャンネルＭＯＳトランジスタ７．１０の
ゲートに接続してリフレッシュカウンタを構成した場合
を考える。この場合、個々のトグルフリップフロツブ回
路の消費電力が極めて小さく、かつその出力のレベルの
安定化が図られているため、低消費電力でかつ出力デー
タを安定に保持するリフレッシュカウンタを得ることが
でき、リフレッシュカウンタを搭載するメモリチップの
性能向上も図ることができる。
に示すようにＸ個カスケード型に接続して、言い換えれ
ば、前段のトグルフリップフロップ回路Ｆ（ｎ−１）の
出力Ｑ ｎ −＋を次段のトグルフリップフロップ回路
ＦｎＶ）ｎチャンネルＭＯＳトランジスタ５．８のゲー
トに接続し、前段のトグルフリップフロップ回路Ｆｔｎ
−１）の出力Ｑｎ−１を次段のトグルフリップフロップ
回路ＦｎのｎチャンネルＭＯＳトランジスタ７．１０の
ゲートに接続してリフレッシュカウンタを構成した場合
を考える。この場合、個々のトグルフリップフロツブ回
路の消費電力が極めて小さく、かつその出力のレベルの
安定化が図られているため、低消費電力でかつ出力デー
タを安定に保持するリフレッシュカウンタを得ることが
でき、リフレッシュカウンタを搭載するメモリチップの
性能向上も図ることができる。
［発明の効果］
以上のようにこの発明によれば、従来のトグルフリップ
フロツブ回路において、ロードトランジスタとしてｐチ
ャンネルＭＯＳトランジスタを採用し、トグルフリップ
フロップ回路を０ＭＯＳ構成としたので、消費電力が極
めて小さく、かつ出力のレベルを安定に保持するトグル
フリップフロップ回路を得ることができる。
フロツブ回路において、ロードトランジスタとしてｐチ
ャンネルＭＯＳトランジスタを採用し、トグルフリップ
フロップ回路を０ＭＯＳ構成としたので、消費電力が極
めて小さく、かつ出力のレベルを安定に保持するトグル
フリップフロップ回路を得ることができる。
【図面の簡単な説明】
第１図は、この発明の実施例であるトグルフリップフロ
ツブ回路を示す回路図である。 第２図は、従来のトグルフリップフロップ回路を示す回
路図である。 第３図は、トグルフリップフロップ回路の動作説明口で
ある。 第４図は、トグルフリップフロップ回路をｘ個用いて構
成したカスケード型カウンタを示すブロック図である。 図において、３．４．５．６．７，８．９．１０はｎチ
ャンネルＭＯＳトランジスタ、１１．１２はｎチャンネ
ルＭＯＳトランジスタ、２０．２１はキャパシタ、Ｖｃ
ｃはＮ源うイン、φ、φは駆動パルス、Ｑ、Ｑはトグル
フリップフロップ回路の出力である。 なお、各図中同一符号は同一または相当部分を示す。
ツブ回路を示す回路図である。 第２図は、従来のトグルフリップフロップ回路を示す回
路図である。 第３図は、トグルフリップフロップ回路の動作説明口で
ある。 第４図は、トグルフリップフロップ回路をｘ個用いて構
成したカスケード型カウンタを示すブロック図である。 図において、３．４．５．６．７，８．９．１０はｎチ
ャンネルＭＯＳトランジスタ、１１．１２はｎチャンネ
ルＭＯＳトランジスタ、２０．２１はキャパシタ、Ｖｃ
ｃはＮ源うイン、φ、φは駆動パルス、Ｑ、Ｑはトグル
フリップフロップ回路の出力である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 そのソースが電源に接続される第１ｐチャンネルＭＯＳ
トランジスタと、 そのドレインが前記第１ｐチャンネルＭＯＳトランジス
タのドレインに接続され、そのソースが接地される第１
ｎチャンネルＭＯＳトランジスタと、 そのソースが電源に接続され、そのゲートが前記第１ｐ
チャンネルＭＯＳトランジスタのドレインと前記第１ｎ
チャンネルＭＯＳトランジスタのドレインとの第１接続
点に接続される第２ｐチャンネルＭＯＳトランジスタと
、 そのドレインが前記第２ｐチャンネルＭＯＳトランジス
タのドレインに接続され、そのゲートが前記第１接続点
に接続され、そのソースが接地される第２ｎチャンネル
ＭＯＳトランジスタとを備え、 前記第１ｐチャンネルＭＯＳトランジスタのゲートおよ
び前記第１ｎチャンネルＭＯＳトランジスタのゲートは
前記第２ｐチャンネルＭＯＳトランジスタのドレインと
前記第２ｎチャンネルＭＯＳトランジスタのドレインと
の第２接続点に接続されており、 そのドレインが前記第１接続点に接続され、そのゲート
に第１駆動パルスが与えられる第３ｎチャンネルＭＯＳ
トランジスタと、 そのドレインが前記第３ｎチャンネルＭＯＳトランジス
タのソースに接続され、そのソースが接地される第４ｎ
チャンネルＭＯＳトランジスタと、そのドレインが前記
第１接続点に接続され、そのゲートに前記第１駆動パル
スに対して重なりのないまたはほとんど重なりのない第
２駆動パルスが与えられる第５ｎチャンネルＭＯＳトラ
ンジスタと、 その一方電極が前記第５ｎチャンネルＭＯＳトランジス
タのソースに接続され、その他方電極が接地される第１
キャパシタとを備え、 前記第４ｎチャンネルＭＯＳトランジスタのゲートは前
記第５ｎチャンネルＭＯＳトランジスタのソースと前記
第１キャパシタの一方電極との接続点に接続されており
、 そのドレインが前記第２接続点に接続され、そのゲート
に前記第１駆動パルスが与えられる第６ｎチャンネルＭ
ＯＳトランジスタと、 そのドレインが前記第６ｎチャンネルＭＯＳトランジス
タのソースに接続され、そのソースが接地される第７ｎ
チャンネルＭＯＳトランジスタと、そのドレインが前記
第２接続点に接続され、そのゲートに前記第２駆動パル
スが与えられる第８ｎチャンネルＭＯＳトランジスタと
、 その一方電極が前記第８ｎチャンネルＭＯＳトランジス
タのソースに接続され、その他方電極が接地される第２
キャパシタとを備え、 前記第７ｎチャンネルＭＯＳトランジスタのゲートは前
記第８ｎチャンネルＭＯＳトランジスタのソースと前記
第２キャパシタの一方電極との接続点に接続されるトグ
ルフリップフロップ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61293716A JPS63146612A (ja) | 1986-12-10 | 1986-12-10 | トグルフリツプフロツプ回路 |
| GB08728572A GB2199458A (en) | 1986-12-10 | 1987-12-07 | Toggle flip-flop circuit |
| DE19873741877 DE3741877A1 (de) | 1986-12-10 | 1987-12-10 | Kipp-flip-flop-schaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61293716A JPS63146612A (ja) | 1986-12-10 | 1986-12-10 | トグルフリツプフロツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146612A true JPS63146612A (ja) | 1988-06-18 |
Family
ID=17798317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61293716A Pending JPS63146612A (ja) | 1986-12-10 | 1986-12-10 | トグルフリツプフロツプ回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS63146612A (ja) |
| DE (1) | DE3741877A1 (ja) |
| GB (1) | GB2199458A (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3575617A (en) * | 1968-12-27 | 1971-04-20 | Rca Corp | Field effect transistor, content addressed memory cell |
| US3879621A (en) * | 1973-04-18 | 1975-04-22 | Ibm | Sense amplifier |
| US4207618A (en) * | 1978-06-26 | 1980-06-10 | Texas Instruments Incorporated | On-chip refresh for dynamic memory |
| US4291246A (en) * | 1979-03-05 | 1981-09-22 | Motorola Inc. | Differential capacitive buffer |
| DE3101520A1 (de) * | 1981-01-19 | 1982-08-26 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierter halbleiterspeicher |
| JPS57160213A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Flip-flop circuit |
| JPS59178685A (ja) * | 1983-03-30 | 1984-10-09 | Toshiba Corp | 半導体記憶回路 |
-
1986
- 1986-12-10 JP JP61293716A patent/JPS63146612A/ja active Pending
-
1987
- 1987-12-07 GB GB08728572A patent/GB2199458A/en not_active Withdrawn
- 1987-12-10 DE DE19873741877 patent/DE3741877A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3741877C2 (ja) | 1989-08-10 |
| GB2199458A (en) | 1988-07-06 |
| GB8728572D0 (en) | 1988-01-13 |
| DE3741877A1 (de) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002328A (ko) | 감지회로 | |
| JP2000183710A (ja) | アナログスイッチ回路及びこの回路を有する半導体装置 | |
| KR100355436B1 (ko) | 전력저감기구를 갖는 반도체 집적회로장치 | |
| US3937984A (en) | Shift registers | |
| JPH03192915A (ja) | フリップフロップ | |
| JPS63146612A (ja) | トグルフリツプフロツプ回路 | |
| US3925686A (en) | Logic circuit having common load element | |
| US3808458A (en) | Dynamic shift register | |
| JPH10276069A (ja) | データラッチ回路 | |
| KR960042746A (ko) | 반도체 메모리장치의 다이나믹 레벨 컨버터 | |
| JPS6256018A (ja) | 相補型半導体集積回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JPH0377599B2 (ja) | ||
| JP2873385B2 (ja) | シフトレジスタ回路 | |
| KR930008315B1 (ko) | 센스 증폭기 | |
| KR910005489Y1 (ko) | 다이나믹 논리 익스클루시브 노아 집적회로 | |
| JPH05122020A (ja) | スタテイツク型トランスフアーゲート順序回路 | |
| JPS6050000B2 (ja) | Ｍｉｓ電界効果型半導体回路装置 | |
| JPH01160209A (ja) | Ｒｓフリップフロップ回路 | |
| KR100209936B1 (ko) | 다이나믹 래이셔드 로직회로를 이용한 로직어레이 회로 | |
| JPH0590913A (ja) | ダイナミツク型フリツプフロツプ回路 | |
| KR930010941B1 (ko) | 전가산기 집적회로 | |
| SU1571673A1 (ru) | Усилитель записи-считывани на КМДП-транзисторах | |
| KR930004639Y1 (ko) | 어드레스 천이 검색회로 | |
| JPS6316048B2 (ja) |