-
HINTERGRUND
DER ERFINDUNG
-
Gebiet der Erfindung
-
Diese
Erfindung betrifft einen strombetriebenen Leseverstärker, der
zur Verwendung in beispielsweise einem statischen Direktzugriffsspeicher (SRAM
= Static Random Access Memory) oder ähnlichem geeignet ist.
-
Beschreibung des zugehörigen Standes
der Technik
-
Als
Leseverstärker
zum Verstärken
von Datensignalen, die von einer Speicherzelle ausgegeben werden,
während
ein Energieverbrauch erniedrigt wird, ist ein solcher bekannt, der
eine Umschaltschaltung verwendet, um dadurch eine erste Schaltung zum
Erfassen eines ersten Datensignals und eine zweite Schaltung zum
Erfassen eines zweiten Datensignals, das komplementär zum ersten
Datensignal ist, anzutreiben.
-
In
GB-A-2 302 193 ist ein Leseverstärker zum
Lesen von Speicherzellen oder eines Registers offenbart. Der Leseverstärker weist
eine Lasteinrichtung zum Vorladen einer Bitleitung B und einer Bitbalkenleitung
B, eine Einrichtung zum Verschieben einer Spannung, die aus einem
Lesen der Bit- und der Bitbalkenleitung abgeleitet ist, zu Werten, über welchen
eine Differenz verstärkt
werden kann, und einen Verstärker
zum Erzeugen eines Ausgangssignals mit einem ersten Wert, wenn eine
Spannungsdifferenz zwischen der Bitleitung und der Bitbalkenleitung
positiv oder Null ist, und einem zweiten Wert, wenn eine Spannungsdifferenz
zwischen der Bitleitung und der Bitbalkenleitung negativ ist, auf.
Der Leseverstärker kann
auch eine Bitleitung B und eine Bitbalkenleitung B aufweisen, die über Lasten
mit einer Versorgung verbunden sind, eine durch kreuzweise gekoppelte erste
und zweite Inverter vorgesehene Schichtung, die durch die Lasten
mit Energie versorgt werden, eine Einrichtung zum Vorladen und Lesen
des ersten und des zweiten Inverters und eine Einrichtung zum Ziehen
einer Ausgabe des zweiten Inverters auf eine niedrigere Spannung
als die Ausgabe des ersten Inverters.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es
ist eine Aufgabe der vorliegenden Erfindung, einen mit hoher Geschwindigkeit
betriebenen Leseverstärker
zur Verfügung
zu stellen, der Potenziale an Knoten, zu welchen zu dem Leseverstärker eingegebene
Datensignale gesendet werden, jeweils schneller in einen höheren oder
einen niedrigeren Pegel umwandeln kann.
-
Gemäß einem
Aspekt der Erfindung ist zum Erreichen der obigen Aufgabe ein Leseverstärker zur Verfügung gestellt,
der zur Verwendung in einer Halbleiterspeichervorrichtung geeignet
ist, welcher den folgenden ersten Aufbau enthält, der folgendes aufweist:
eine
erste Datenleitung, zu welcher ein erstes Datensignal gesendet wird;
eine
zweite Datenleitung, zu welcher ein zweites Datensignal, das komplementär zum ersten
Datensignal ist, gesendet wird;
eine Leseverstärkereinheit
mit einer ersten Verstärkerschaltung
zum Ausgeben eines ersten verstärkten Signals
(entsprechend einem Signal), das durch Verstärken des ersten Datensignals
erhalten wird, und einer zweiten Verstärkerschaltung zum Ausgeben
eines zweiten verstärkten
Signals (entsprechend einem Signal), das durch Verstärken des
zweiten Datensignals erhalten wird;
eine erste Inverterschaltung
zum Invertieren des ersten verstärkten
Signals, um dadurch ein erstes invertiertes Signal von einem ersten
Ausgangsanschluss auszugeben;
eine zweite Inverterschaltung
zum Invertieren des zweiten verstärkten Signals, um dadurch ein
zweites invertiertes Signal von einem zweiten Ausgangsanschluss
auszugeben;
eine erste Leseverstärker-Treiberumschaltschaltung, die
durch ein Leseverstärker-Freigabesignal
gesteuert wird und aktiviert wird, um die erste Verstärkerschaltung
anzutreiben; und
eine zweite Leseverstärker-Treiberumschaltschaltung,
die durch das Leseverstärker-Freigabesignal gesteuert
wird und aktiviert wird, um die zweite Verstärkerschaltung anzutreiben.
-
Gemäß einem
weiteren Aspekt der Erfindung ist zum Erreichen der obigen Aufgabe
ein Leseverstärker
zur Verfügung
gestellt, der zur Verwendung in einer Halbleiterspeichervorrichtung
geeignet ist, welcher den folgenden ersten Aufbau enthält, der folgendes
aufweist:
eine erste Datenleitung, zu welcher ein erstes Datensignal
gesendet wird;
eine zweite Datenleitung, zu welcher ein zweites
Datensignal, das komplementär
zum ersten Datensignal ist, gesendet wird;
eine Leseverstärkereinheit
mit einer ersten Verstärkerschaltung
zum Ausgeben eines ersten verstärkten Signals
(entsprechend einem Signal), das durch Verstärken des ersten Datensignals
erhalten wird, und einer zweiten Verstärkerschaltung zum Ausgeben
eines zweiten verstärkten
Signals (entsprechend einem Signal), das durch Verstärken des
zweiten Datensignals erhalten wird;
eine erste Inverterschaltung
zum Invertieren des ersten verstärkten
Signals, um dadurch ein erstes invertiertes Signal von einem ersten
Ausgangsanschluss auszugeben;
eine zweite Inverterschaltung
zum Invertieren des zweiten verstärkten Signals, um dadurch ein
zweites invertiertes Signal von einem zweiten Ausgangsanschluss
auszugeben; und
eine Leseverstärker-Treiberumschaltschaltung,
die durch ein Ausgleichssignal gesteuert und aktiviert wird, um
die erste und die zweite Verstärkerschaltung anzutreiben.
-
Typische
von verschiedenen Erfindungen der vorliegenden Anmeldung sind kurz
gezeigt worden. Jedoch werden die verschiedenen Erfindungen der
vorliegenden Anmeldung und spezifische Konfigurationen von diesen
Erfindungen aus der folgenden Beschreibung verstanden werden.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Während die
Beschreibung mit Ansprüchen schließt, die
den Gegenstand besonders herausstellen und eindeutig beanspruchen,
der als die Erfindung angesehen wird, wird geglaubt, dass die Erfindung,
die Aufgaben und Merkmale der Erfindung und weitere Aufgaben, Merkmale
und Vorteile von ihr besser aus der folgenden Beschreibung in Zusammenhang
mit den beigefügten
Zeichnungen verstanden werden wird, wobei:
-
1 ein
erstes Ausführungsbeispiel
eines Leseverstärkers
gemäß der vorliegenden
Erfindung zeigt;
-
2 ein
zweites Ausführungsbeispiel
eines Leseverstärkers
gemäß der vorliegenden
Erfindung darstellt;
-
3 eine
Modifikation des ersten Ausführungsbeispiels
gemäß der vorliegenden
Erfindung zeigt; und
-
4 eine Modifikation des zweiten Ausführungsbeispiels
gemäß der vorliegenden
Erfindung zeigt.
-
DETAILLIERTE
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Hierin
nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden
Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen
beschrieben werden.
-
1 ist
ein Schaltungsdiagramm eines Leseverstärkers, das ein erstes Ausführungsbeispiel der
vorliegenden Erfindung zeigt.
-
Der
Leseverstärker
hat einen ersten Transistor eines ersten Leitungstyps (beispielsweise
PMOS) 11. Eine erste Elektrode (beispielsweise Source)
des PMOS 11 ist elektrisch an eine erste Datenleitung Da angeschlossen.
Ein erstes Datensignal Sda wird von einer nicht dargestellten Speicherzelle
zur ersten Datenleitung Da übertragen.
Eine zweite Elektrode (beispielsweise Drain) des PMOS 11 ist
elektrisch an einen ersten Knoten NA angeschlossen. Das Gate des PMOS 11 ist
elektrisch an einen zweiten Knoten NB angeschlossen. Der PMOS 11 hat
die Funktion zum Übertragen
diese Pegels des ersten Datensignals Sda zum ersten Knoten Na, wenn
der Zustand einer Kontinuität
oder Leitung zwischen dem Source und dem Drain PMOS 11 zu
einem EIN-Zustand gebracht wird, indem er basierend auf einem Potenzialpegel bei
dem zweiten Knoten NB gesteuert wird. Der erste Knoten NA ist elektrisch
an eine erste Elektrode (beispielsweise Drain) eines NMOS 12,
der als erste Widerstandsschaltung dient, und sein Gate angeschlossen.
Eine zweite Elektrode (beispielsweise Source) des NMOS 12 ist
elektrisch an einen dritten Knoten NC angeschlossen. Der NMOS 12 hat
Funktion zum Einstellen eines Potenzialpegels am ersten Knoten NA.
-
Der
erste Knoten NA ist elektrisch an das Gate des zweiten Transistors
vom ersten Leitungstyp (beispielsweise PMOS) 13 und das
Gate eines dritten Transistors vom zweiten Leitungstyp (beispielsweise NMOS) 14 angeschlossen.
Der Source des PMOS 13 ist elektrisch an eine zweite Datenleitung
Db angeschlossen, und sein Drain ist elektrisch an einen ersten
Ausgangsanschluss OUTa und den Drain des NMOS 14 angeschlossen.
Ein zweites Datensignal Sdb, das komplementär zum ersten Datensignal Sda ist,
wird von der nicht dargestellten Speicherzelle zur zweiten Datenleitung
Db übertragen
bzw. gesendet. Der PMOS 13 hat die Funktion zum Ausgeben
des Pegels des zweiten Datensignals Sdb zum Ausgangsanschluss OUTa,
wenn der Zustand einer Leitung zwischen dem Source und dem Drain
des PMOS 13 zu einem EIN-Zustand gebracht wird, indem er
basierend auf dem Potenzialpegel des ersten Knotens Na gesteuert
wird. Der Source des NMOS 14 ist elektrisch an dem dritten
Knoten NC angeschlossen. Der NMOS 14 hat die Funktion zum
Ausgeben eines Potenzialpegels am dritten Knoten NC zum Ausgangsanschluss
OUTa, wenn der Zustand einer Leitung zwischen dem Drain und dem
Source des NMOS 14 zu einem EIN-Zustand gebracht wird, indem
er basierend auf dem Potenzialpegel des ersten Knotens NA gesteuert
wird.
-
Weiterhin
ist der erste Knoten NA elektrisch an das Gate eines vierten Transistors
vom ersten Leitungstyp (beispielsweise PMOS) 15 angeschlossen. Der
Source des PMOS 15 ist elektrisch an die zweite Datenleitung
Db angeschlossen. Der Drain des PMOS 15 ist über den
zweiten Knoten NB elektrisch an den Drain und das Gate des NMOS 16 angeschlossen,
der als eine zweite Widerstandsschaltung dient. Der PMOS 15 hat
die Funktion zum Übertragen des
Pegels des zweiten Datensignals Sdb zum zweiten Knoten NB, wenn
der Zustand einer Leitung zwischen dem Source und dem Drain des
PMOS 15 zu einem EIN-Zustand gebracht wird, indem er basierend
auf dem Potenzialpegel des ersten Knotens NA gesteuert wird. Der
Source des NMOS 16 ist elektrisch an einen vierten Knoten
ND angeschlossen. Der NMOS 16 hat die Funktion zum Einstellen
des Potenzialpegels am zweiten Knoten NB. Der zweite Knoten NB ist
elektrisch an das Gate eines fünften Transistors
vom ersten Leitungstyp (beispielsweise PMOS) 17 und das
Gate eines sechsten Transistors vom zweiten Leitungstyp (beispielsweise
NMOS) 18 angeschlossen. Der Source des PMOS 17 ist
elektrisch an die erste Datenleitung Da angeschlossen, und sein
Drain ist elektrisch an einen Ausgangsanschluss OUTb und dem Drain
des NMOS 18 angeschlossen. Der Source des NMOS 18 ist
elektrisch an den vierten Knoten ND angeschlossen. Der PMOS 17 hat
die Funktion zum Ausgeben des Pegels des ersten Datensignals Sda
zum Ausgangsanschluss OUTb, wenn der Zustand einer Leitung zwischen dem
Source und dem Drain des PMOS 17 zu einem EIN-Zustand gebracht
wird, indem er basierend auf dem Potenzialpegel am zweiten Knoten
NB gesteuert wird. Weiterhin hat der NMOS 18 die Funktion zum
Ausgeben eines Potenzialpegels am vierten Knoten ND zum Aus gangsanschluss
OUTb, wenn der Zustand einer Leitung zwischen dem Drain und dem
Source des NMOS 18 zu einem EIN-Zustand gebracht wird,
indem er basierend auf dem Potenzialpegel am zweiten Knoten NB gesteuert
wird.
-
Der
dritte Knoten NC ist elektrisch an den Drain eines siebten Transistors
vom zweiten Leitungstyp (beispielsweise NMOS) 19 angeschlossen, und
der Source des NMOS 19 ist elektrisch an ein Erdungspotenzial
gebunden. Der vierte Knote ND ist elektrisch an dem Drain eines
achten Transistors vom zweiten Leitungstyp NMOS 20 angeschlossen, und
der Source des NMOS 20 ist elektrisch an das Erdungspotenzial
gebunden. Ein Leseverstärker-Freigabesignal
EN wird zu den Gates der NMOSs 19 und 20 eingegeben.
Diese NMOSs 19 und 20 sind auf derartige Weise
aufgebaut, dass die Zustände
einer Leitung zwischen dem Drain und dem Source des NMOS 19 und
zwischen dem Drain und dem Source des NMOS 20 jeweils basierend
auf dem Leseverstärker-Freigabesignal
EN gesteuert werden.
-
Als
nächstes
wird der Betrieb des Leseverstärkers,
der das erste Ausführungsbeispiel
der vorliegenden Erfindung zeigt, erklärt werden.
-
Die
Aktivität
und Inaktivität
eines Signalpegels sind von dem vorliegenden Ausführungsbeispiel an
jeweils als "H" und "L" dargestellt.
-
Wenn
das Leseverstärker-Freigabesignal EN
auf Aktiv geht, werden die NMOSs 19 und 20 EIN-geschaltet,
so dass der vorliegende Leseverstärker aktiviert wird. Nun soll
es so angesehen werden, dass beispielsweise das erste Datensignal
Sda als "H" angenommen wird
und das zweite Datensignal Sdb als "L" angenommen
wird. Zu dieser Zeit wird eine Differenz bezüglich eines Stroms, die einem Speicherzellenstrom δi allein
entspricht, zwischen dem ersten Datensignal Sda und dem zweiten
Datensignal Sdb erzeugt. Aufgrund der Stromdifferenz δi geht der
erste Knoten NA auf "H" und geht der zweite Knoten
NB auf "L". Da die NMOSs 19 und 20 voneinander
getrennt sind, werden die an die Sourceanschlüsse der NMOSs 12 und 16 angelegten
Potenziale, d. h. die Potenzialpegel am dritten und am vierten Knoten
NC und ND, jeweils unabhängig
gemäß jeweiliger
Ströme
variiert, die durch das erste und das zweite Datensignal Sda und
Sdb und ihre Pegel getragen werden. Daher resultiert der Potenzialpegel am
vierten Knoten ND im Erdungspotenzialpegel, und somit wird der Potenzialpegel
am zweiten Knoten NB niedriger. Wenn der Potenzialpegel am zweiten
Knoten NB weiter reduziert wird, wird der PMOS 11 ak tiver
gemacht, so dass der Potenzialpegel am ersten Knoten NA zu einem
höheren
Pegel gebracht wird.
-
Der
Potenzialpegel am ersten Knoten NA wird durch einen Inverter, der
aus dem PMOS 13 und dem NMOS 14 besteht, invertiert
und in einen Pegel mit einem vorbestimmten logischen Wert umgewandelt.
Darauf folgend wird der umgewandelte Pegel mit logischem Wert von
dem Ausgangsanschluss OUTa als Ausgangssignal Souta ausgegeben.
Gleichermaßen
wird der Potenzialpegel am zweiten Knoten NB durch einen Inverter,
der aus dem PMOS 17 und NMOS 18 besteht, umgekehrt
und in einen Pegel mit vorbestimmtem logischen Wert umgewandelt, wonach
der umgewandelte Pegel von dem Ausgangsanschluss OUTb als Ausgangssignal
Soutb ausgegeben wird. Nun ist der Source des PMOS 13 elektrisch
an die zweite Datenleitung Db angeschlossen, der das zweite Datensignal
Sdb zugeführt
wird, das auf "L" gebracht ist. Daher
führt der
Inverter deshalb, weil die Schwellenspannung auf der Eingangsseite
des Inverters, der aus dem PMOS 13 und dem NMOS 14 besteht,
niedrig wird, eine Potenzialpegelumwandlung schneller und stabiler
durch, wenn der Potenzialpegel am ersten Knoten NA als "N" genommen ist. Gleichermaßen ist
der Source des PMOS 17 elektrisch an die erste Datenleitung
Da angeschlossen, der das erste Datensignal Sda zugeführt wird, das "N" annimmt. Daher führt der Inverter, der aus dem
PMOS 17 und dem NMOS 18 besteht, da die Schwellenspannung
auf der Eingangsseite des Inverters hoch wird, eine Potenzialpegelumwandlung schneller
und stabiler durch, wenn der zweite Knoten NB zu "L" gebracht ist. Demgemäß führen die
Ausgangssignale Souta und Soutb des Leseverstärkers Übergänge zu Potenzialpegeln von "L" und "N" jeweils
schneller durch. Weiterhin werden deshalb, weil das Leseverstärker-Freigabesignal
EN als "L" genommen wird, wenn
der Leseverstärker
beispielsweise im Standby-Betrieb ist, die NMOSs 19 und 20 AUS-geschaltet,
um den Leseverstärker
zu deaktivieren.
-
Beim
ersten Ausführungsbeispiel,
wie es oben beschrieben worden ist, werden die jeweiligen Potenzialpegel
am dritten und am vierten Knoten NC und ND jeweils unabhängig variiert,
indem der NMOS 19 und der NMOS 20 voneinander
getrennt werden. Daher werden dann, wenn der erste und der zweite Knoten
NA und NB als "N" angenommen sind,
die jeweiligen Potenzialpegel am ersten und am zweiten Knoten NA
und NB höher,
wohingegen dann, wenn der erste und der zweite Knoten NA und NB
als "L" angenommen werden,
die jeweiligen Potenzialpegel am ersten und am zweiten Knoten NA
und NB niedriger werden. Somit ändern
sich die Pegel mit logischem Wert der Ausgangssignale Souta und
Soutb schneller.
-
2 ist
ein Schaltungsdiagramm eines Leseverstärkers, das ein zweites Ausführungsbeispiel der
vorliegenden Erfindung zeigt. Dieselben Elemente einer Struktur
wie diejenigen, die in 1 gezeigt sind, welche für das erste
Ausführungsbeispiel
illustrativ ist, sind durch gleiche Bezugszeichen identifiziert.
-
Bei
dem Leseverstärker
ist der Source eines PMOS 13 elektrisch an eine Datenleitung
Da angeschlossen und ist der Source eines PMOS 17 elektrisch
an eine Datenleitung Db angeschlossen. Der vorliegende Leseverstärker ist
bezüglich
anderer Konfigurationen gleich demjenigen, der in 1 gezeigt
ist.
-
Der
Betrieb des in 2 gezeigten Leseverstärkers ist
von demjenigen, der in 1 gezeigt ist, bezüglich der
folgenden Punkte unterschiedlich.
-
Nun
sollen beispielsweise die Beziehungen vor und nach dem Übergang
des Pegels eines Datensignals Sda von "L" zu "N" und dem Übergang des Pegels eines Datensignals
Sdb von "N" zu "L" betrachtet werden. Zu dieser Zeit werden
Ausgangssignale Souta und Soutb jeweils als "H" und "L" angenommen, und ihre Pegel bleiben
direkt nach diesen Übergängen noch
unverändert.
Ein Potenzialpegel an einem Knoten NA wird von "L" zu "N" übergehen und
eine Potenzialpegel an einem Knoten NB wird einen Übergang
von "H" zu "L" durchführen. Da der Potenzialpegel
am Knoten NA "L" ist und der Pegel
des Ausgangssignals Souta gleichzeitig "N" ist,
fließt
viel Strom mittels eines PMOS 11. Daher erfolgt ein Übergang
des Potenzialpegels am Knoten NA zu "N" schneller
und wird höher.
Da die NMOSs 19 und 20 voneinander getrennt sind
und der Potenzialpegel am Knoten NA einen Übergang zu "H" schneller durchführt und
dieser höher
wird, führt
der Potenzialpegel am Knoten NB einen "L"-Übergang
schneller durch und wird niedriger. Somit werden die Ausgangssignale
Souta und Soutb des Leseverstärkers jeweils
schneller zu den Pegeln "L" und "H" geändert.
-
Gemäß dem zweiten
Ausführungsbeispiel, wie
es oben beschrieben ist, erhöht
sich deshalb, weil der Source des PMOS 13 elektrisch an
die Datenleitung Da angeschlossen ist und der Source des PMOS 17 elektrisch
an die Datenleitung Db angeschlossen ist, der Strom, der in den
PMOS 11 fließt, der
elektrisch an die Datenleitung Da angeschlossen ist, und zwar unter
Annahme von "H", oder der Strom, der
in dem PMOS 15 fließt,
der elektrisch an die Datenleitung Db angeschlossen ist, und zwar
unter Annahme von "N", im Vergleich mit
dem ersten Ausführungsbei spiel.
Somit werden die jeweiligen Potenzialpegel der Knoten NA und NB
im Vergleich mit dem ersten Ausführungsbeispiel
höher,
wenn die Knoten "H" annehmen, wohingegen
sie niedriger als beim ersten Ausführungsbeispiel werden, wenn
sie als "L" angenommen sind.
Als Ergebnis sind die Pegel mit logischem Wert der Ausgangssignale
Souta und Soutb im Vergleich mit dem ersten Ausführungsbeispiel beim Übergang
schneller. Der Betrieb des Leseverstärkers wird nämlich im
Vergleich mit dem ersten Ausführungsbeispiel
beschleunigt.
-
Bei
den vorgenannten Ausführungsbeispielen
sind die erste und die zweite Widerstandsschaltung aus den NMOSs 12 und 16 hergestellt,
deren Drainanschlüsse
und Gateanschlüsse
jeweils elektrisch aneinander angeschlossen sind. Jedoch können sie
jeweils aus Widerständen
oder Dioden bestehen.
-
Die 3 und 4 sind jeweils Schaltungsdiagramme, die
Modifikationen des ersten und des zweiten Ausführungsbeispiels zeigen. Nimmt
man Bezug auf 3, sind der Source und der Drain
eines PMOS 21 jeweils elektrisch zwischen den Knoten NA und
NB in 1 oder 2 angeschlossen. Weiterhin ist
ein Ausgleichssignal EQa zum Gate des PMOS 21 einzugeben.
Nimmt man auch Bezug auf 4, sind der
Drain und der Source eines NMOS 22 jeweils elektrisch zwischen
den Knoten NA und NB angeschlossen und ist ein Ausgleichssignal
EQb zum Gate des NMOS 22 einzugeben.
-
Während irgendeiner
gegebenen Zeit vor und nach einer Änderung der Datensignale Sda
und Sdb wird das Ausgleichssignal EQa als "L" angenommen
oder wird das Ausgleichssignal EQb als "N" angenommen,
um dadurch entweder den PMOS 21 oder den NMOS 22 zu
einem EIN-Zustand zu bringen, wodurch die Potenzialpegel der Knoten
NA und NB in Bezug zueinander ausgeglichen werden können. Somit ändern sich
die Potenzialpegel der Knoten NA und NB schneller, so dass der Betrieb
des Leseverstärkers
weiter beschleunigt wird.
-
Der
Leseverstärker
gemäß der vorliegenden Erfindung
kann auf eine gesamte Speicherschaltung mit einem darin eingebauten
strombetriebenen Leseverstärker
angewendet werden, welcher dadurch aktiviert wird, das ihm das erste
und das zweite Datensignal zugeführt
wird, die wechselseitig komplementär sind und die von der Speicherzelle
ausgegeben werden.