CN1129909C - 读出放大器 - Google Patents

读出放大器 Download PDF

Info

Publication number
CN1129909C
CN1129909C CN98105573A CN98105573A CN1129909C CN 1129909 C CN1129909 C CN 1129909C CN 98105573 A CN98105573 A CN 98105573A CN 98105573 A CN98105573 A CN 98105573A CN 1129909 C CN1129909 C CN 1129909C
Authority
CN
China
Prior art keywords
electrode
mentioned
electrically connected
circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98105573A
Other languages
English (en)
Other versions
CN1198572A (zh
Inventor
草场晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1198572A publication Critical patent/CN1198572A/zh
Application granted granted Critical
Publication of CN1129909C publication Critical patent/CN1129909C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

当其使能信号EN为“H”时，NMOS被打开，触发读出放大器。当数据信号Sdb为“H”和Sdb为“L”时，节点NA为“H”而节点NB为“L”。NMOS的源极电压，即NC和ND的电压电平随由数据信号Sda和Sdb的电流及其电平的不同而分别独立变化。因此，节点ND电位为地电平而节点NB电位变低。相应地，节点NA电位变高。节点NA电位经反相器输出到端OUTa。同样，节点NB电位经反相器输出到输出端OUTb。

Description

读出放大器
本发明涉及电流驱动型读出放大器，适用于例如静态随机存取存储器(SRAM)之类。
大家知道在降低功率损耗时用于放大从存储单元输出的数据信号的读出放大器使用一种开关电路，以这种开关电路驱动用于检测第一数据信号的第一电路和用于检测与第一数据信号互补的第二数据信号的第二电路。
本发明的目的是提供能够把传输输入到读出放大器的数据信号的节点上的电压分别较快转变成较高或较低电平的高速运行读出放大器。
根据本发明的一种方面，为了达到上述目的，提供一种能适用于半导体存储设备的读出放大器，这种读出放大器包含下面的第一结构，包括：
传输第一数据信号的第一数据线；
传输与第一数据信号互补的第二数据信号的第二数据线；
具有输出通过放大第一数据信号获得的(与信号对应的)第一放大信号的第一放大器电路和输出通过放大第二数据信号获得的(与信号对应的)第二放大信号的第二放大器电路的读出放大器部件；
用于使第一放大信号反相而从第一输出端输出第一反相信号的第一反相器电路；
用于使第二放大信号反相而从第二输出端输出第二反相信号的第二反相器电路；
受读出放大器使能信号控制并触发以驱动第一放大器电路的第一读出放大器驱动开关电路；和
受读出放大器使能信号控制并触发以驱动第二放大器电路的第二读出放大器驱动开关电路。
根据本发明的另一种方面，为了迟到上述目的，提供一种能适用于半导体存储设备的读出放大器，这种读出放大器包含下面的第一结构，包括：
传输第一数据信号的第一数据线；
传输与第一数据信号互补的第二数据信号的第二数据线；
具有输出通过放大第一数据信号获得的(与信号对应的)第一放大信号的第一放大器电路和输出通过放大第二数据信号获得的(与信号对应的第二放大信号的第二放大器电路的读出放大器部件；
用于使第一放大信号反相而从第一输出端输出第一反相信号的第一反相器电路；
用于使第二放大信号反相而从第二输出端输出第二反相信号的第二反相器电路；和
受均衡信号控制并触发以驱动第一和第二放大器电路的读出放大器驱动开关电路。
简单地说明了本申请中的典型的一些具有各种不同特征的发明。然而，从下文描述中会明白本申请中具有各种不同特征的发明和这些发明的特有结构。
虽然以特别指出并清楚地根据权利要求被认为是发明内容的权利要求书来结束申请说明书，但是相信根据结合附图所作下面的描述会更好地理解发明、发明的目的和特点以及进一步的目的、特点和优点，在附图中：
图1表示根据本发明的读出放大器的第一实施例；
图2表示根据本发明的读出放大器的第二实施例；
图3描绘根据本发明的读出放大器第一实施例的改型；和
图4表示根据本发明的读出放大器第二实施例的改型。
最佳实施例的详细描述
下面将参照附图详细地描述本发明的最佳实施例。
图1是说明本发明第一实施例的读出放大器的电路图。
读出放大器具有第一导电类型第一晶体管(例如，PMOS)11。PMOS11中的第一电极(例如，源)与第一数据线Da电连接。从没有用图说明的存储单元向第一数据线Da传输第一数据信号Sda。PMOS11中的第二电极(例如，漏极)与第一节点NA电连接。PMOS11中的栅与第二节点NB电连接。当PMOS11的源极和漏极之间连通或导通的状态取成根据第二节点NB上的电压电平控制的ON状态时，PMOS11具有向第一节点NA传输第一数据信号Sda的电平的功能。第一节点NA与用作第一电阻电路的NMOS12的第一电极(例如，漏极)和其栅极电连接。NMOS12的第二电极(例如，源极)与第三节点NC电连接。NMOS12具有设定第一节点NA上的电位电平的功能。
第一节点NA与第一导电类型第二晶体管(例如，PMOS)13的栅和第二导电类型第三晶体管(例如，NMOS)14的栅电连接。PMOS13的源与第二数据线Db电连接而其漏与第一输出端OUTa和NMOS14的漏电连接。把与第一数据信号Sda互补的第二数据信号Sdb从没有用图表示的存储单元传输到第二数据线Db。当PMOS13的源和漏之间导通状态成根据第一节点NA上的电压电平控制，为通状态时，PMOS13具有向输出端OUTa输出第二数据信号Sdb的电平的功能。NMOS14的源与第三节点NC电连接。当使NMOS14的源和漏之间导通的状态取成根据第一节点NA的电压电平控制的ON状态时，NMOS14具有向输出端OUTa输出第三节点NC上的电位电平的功能。
进一步，第一节点NA与第一导电类型第四晶体管(例如，PMOS)15的栅电连接。PMOS15的源与第二数据线Db电连接。PMOS15的漏经由第二节点NB与用作第二电阻电路的NMOS16的漏和栅电连接。当使PMOS15的源和漏之间传导状态取成根据第一节点NA上的电压电平控制的ON状态时，PMOS15具有向第二节点NB传输第二数据信号Sdb的电平的功能。NMOS16的源与第四节点ND电连接。NMOS16具有调整第二节点NB上的电压电平的功能。
第二节点NB与第一导电类型第五晶体管(例如，PMOS)17的栅和第二导电类型第六晶体管(例如，NMOS)18的栅电连接。PMOS17的源与第一数据线Da电连接而其漏与输出端OUTb和NMOS18的漏电连接。NMOS18的源与第四节点ND电连接。当使PMOS17的源和漏之间传导状态取成根据第二节点NB上的电压电平控制的ON状态时，PMOS17具有向输出端OUTb输出第一数据信号Sda的电平的功能。进一步，当使NMOS18的漏和源之间传导的状态取成根据第二节点NB上的电压电平控制的ON状态时，NMOS18具有向输出端OUTb输出第四节点ND上的电压电平的功能。
第三节点NC与第二导电类型第七晶体管(例如，NMOS)19的漏极电连接而NMOS19的源被电连接于接地电压。第四节点ND与第二导电类型第八晶体管NMOS20的漏电连接而NMOS20的源被电连接于接地电压。使读出放大器使能信号EN输入NMOS19和20的栅。以根据读出放大器使能信号EN分别控制NMOS19的漏和源之间以及NMOS20的漏和源之间的导通状态的方式构成这些NMOS19和20。
下一步将阐述表示本发明第一实施例的读出放大器的运作。
从本实施例起到结束，把信号电平的有效性和无效性分别表示为“H”和“L”。
当读出放大器使能信号EN处于有效状态时，打开NMOS19和20以触发读出放大器。现在假定，例如使第一信号Sda取得“H”。而第二信号Sdb取得“L”。在这时，在第一数据信号Sda和第二数据信号Sdb之间仅产生与存储单元电流Δi一致的电流差。由于电流差Δi，所以第一节点NA处于“H”状态而第二节点NB处于“L”状态。由于NMOS19和20相互分开，所以加于NMOS12和16的电压，即在第三和第四节点NC和ND上的电压电平随第一和第二数据信号Sda和Sdb带有的各自的电流及其电平的不同而各自独立地变化。因此，第四节点ND上的电压电平结果成接地电压电平同时第二节点NB上的电压电平变低。当第二节点NB上的电压电平进一步降低时，使PMOS11变得更有效，以使第一节点NA上的电压电平得到较高的电平。
由PMOS13和NMOS14组成的反相器使第一节点上的电压电平反相并转换成预定的逻辑数值电平。此后，从输出端OUTa输出转换的逻辑数值电平作为输出信号Souta。同样，由PMOS17和NMOS18组成的反相器使第二节点NB上的电压电平反相并转换成预定的逻辑数值电平。此后，从输出端OUTb输出转换的逻辑数值电平作为输出信号Soutb。现在，PMOS13的源与传送得到“L”的第二数据信号Sdb的第二数据线Db电连接。所以，由于用PMOS13和NMOS14组成的反相器中的输入端上阈电压变低，因此第一节点NA上的电压电平取得“H”时反相器进行较快而较稳定的电压电平转换。同样，PMOS17的源与传送取得“H”的第一数据信号Sda的第一数据线Da电连接。所以，由于反相器中的输入端上阀电压变高，因此使第二节点NB取得“L”时用PMOS17和NMOS18组成的反相器进行较快而较稳定的电压电平转换。从而，使读出放大器的输出信号Souta和Soutb分别较快转换到“L”和“H”的电压电平。进一步，例如由于在读出放大器处于等待时使读出放大器使能信号EN取成“L”，所以NMOS19和20被关断，不触发读出放大器。
在如上所描述的第一实施例中，通过把NMOS19和NMOS20相互分开，使第三和第四节点NC和ND上相应的电压电平各自独立地变化。所以，当使第一和第二节点NA和NB取为“H”时，第一和第二节点NA和NB上相应的电压电平较高，而当使第一和第二节点NA和NB取为“L”时，第一和第二节点NA和NB上相应的电压电平较低。因而，输出信号Souta和Soutb的逻辑数值电平变化较快。
图2是表示本发明第二实施例的读出放大器的电路图。用同样的标号与表示第一实施例的图1中所示的结构中相同元件。
在读出放大器中，PMOS13的源与数据线Da电连接而PMOS17的源与数据线Db电连接。该读出放大器在其他构造上类似于图1中所示。
现在考虑例如数据信号Sda从“L”转变到“H”而数据信号Sdb从“H”转变到“L”前后的关系。在这时，输出信号Souta和Soutb分别取得“H”和“L”而其电平紧接这些转变后仍保持不变。节点NA上电压电平将从“L”转变到“H”而节点NB将进行H到L转换。由于节点NA上的电压电平为“L”而在这时输出信号Souta为“H”，所以由PMOS11流通大量电流。因此，节点NA上电压电平较快转变到“H”而变得较高。由于NMOS19和20相互分开并且由于节点NA上电压电平较快作“H”转换而变得较高，所以节点NB上电压电平较快作“L”转换而变得较低。从而，读出放大器的输出信号Souta和Soutb分别较快变换到“L”和“H”电平。
根据如上所述的第二实施例，由于PMOS13的源与数据线Da电连接而PMOS13的源与数据线Db电连接，所以与第一实施例相比，增大在与取得“H”的数据线Da电连接的PMOS11中流通的电流或者增大在与取得“H”的数据线Db电连接的PMOS15中流通的电流。因而，与第一实施例相比，在节点取得“H”时节点NA和NB相应的电压电平变得较高，而节点取得“L”时NA和NB相应的电压电平比第一实施例中的低。结果，与第一实施例相比，输出信号Souta和Soutb的逻辑数值电平在转换上更快。换句话说，同第一实施例相比较，使读出放大器运作加快。
在上述的实施例中，漏和栅分别互相电连接的NMOS12和16组成第一和第二电阻电路。但是，第一和第二电阻电路可以分别用电阻器或二极管组成。
图3和4分别是表示改型的第一和第二实施例的电路图。参阅图3，PMOS21的源和漏分别电连接在图1或图2中的节点NA和NB之间。进一步，均衡信号EQa被输入到PMOS21的栅。同样参阅图4，NMOS22的漏和源分别电连接在节点NA和NB之间并且均衡信号EQb被输入到NMOS22的栅。
当数据信号Sda和Sdb变化前后任何某时刻之际，均衡信号EQa取为“L”或者均衡信号EQb取为“H”，因而不是使PMOS21就是使NMOS22取得ON状态，因此节点NA和NB的电压电平可以互相均衡。这样，节点NA和NB的电压电平变换得较快，以致进一步加快读出放大器的运作。
根据本发明的读出放大器能够应用于所有其内装有电流驱动读出放大器的存储器电路，通过传送从存储单元输出的相互互补的第一和第二数据信号触发读出放大器。
虽然参照说明性的实施例描述了本发明，但是这种描述不是用来限制的。对于精通技术的人来说，在参阅这种描述时说明性的实施例的各种改型以及发明的其他一些实施例将是显而易见的。所以附加的权利要求书包括任何属于发明合法范围内的改型或实施例。

Claims (9)

1.一种读出放大器，用在半导体存储装置中，包括：
传输第一数据信号的第一数据线；
传输与第一数据信号互补的第二数据信号的第二数据线；
读出放大器单元，具有用于输出通过放大第一数据信号获得的第一放大信号的第一放大器电路和用于输出通过放大第二数据信号获得的第二放大信号的第二放大器电路，其中的第一放大器电路具有第一节点并且连接在第一数据线和第三节点之间，其中的第二放大器电路具有第二节点并且连接在第二数据线和第四节点之间；
连接在第三节点和接地电位之间的第一读出放大器驱动开关电路；
连接在第四节点和接地电位之间的第二读出放大器驱动开关电路；
第一反相器电路，用于使第一节点的第一放大信号反相，从而在第一输出端输出第一反相信号，其中上述第一反相器电路连接在第一和第二数据线中的某一个数据线与第三节点之间；
第二反相器电路，用于使第二节点的第二放大信号反相，从而在第二输出端输出第二反相信号，其中上述第二反相器电路连接在第一和第二数据线中的另一个数据线与第四节点之间；
受读出放大器使能信号控制并触发以驱动上述第一放大器电路的第一读出放大器驱动开关电路；和
受读出放大器使能信号控制并触发以驱动上述第二放大器电路的第二读出放大器驱动开关电路。
2.根据权利要求1上述的读出放大器，
其中上述第一放大器电路包括第一导电类型第一开关电路和第一阻性电路，
上述第一开关电路具有与上述第一数据线电连接的第一电极、通过第一节点与上述第一阻性电路的第二电极电连接的第二电极，以及与第二节点电连接的第三电极，
上述第一反相器电路包括第一导电类型第二开关电路和第二导电类型第三开关电路，
上述第二开关电路具有与上述第二数据线电连接的第一电极、与第一输出端电连接的第二电极，以及与第一节点电连接的第三电极，
上述第三开关电路具有通过第三节点与上述第一阻性电路的第一电极电连接的第一电极、与第一输出端电连接的第二电极，以及与第一节点电连接的第三电极，
上述第二放大器电路包括第一导电类型第四开关电路和第二阻性电路，
上述第四开关电路具有与上述第二数据线电连接的第一电极、通过第二节点与上述第二阻性电路的第二电极电连接的第二电极，以及与第一节点电连接的第三电极，
上述第二反相器电路包括第一导电类型第五开关电路和第二导电类型第六开关电路，
上述第五开关电路具有与上述第一数据线电连接的第一电极、与第二输出端电连接的第二电极，以及与第二节点电连接的第三电极，
上述第六开关电路具有通过第四节点与上述第二阻性电路的第一电极电连接的第一电极、与第二输出端电连接的第二电极，以及与第二节点电连接的第三电极，
上述第一读出放大器驱动开关电路是第二导电类型，并具有与接地电位电连接的第一电极和与第三节点电连接的第二电极，以及
上述第二读出放大器驱动开关电路是第二导电类型，并具有与接地电位电连接的第一电极和与第四节点电连接的第二电极。
3.根据权利要求2上述的读出放大器还包括：
用于使上述第二节点的电位与上述第一节点的一个电位均衡的均衡电路。
4.根据权利要求2上述的读出放大器还包括：
均衡电路，具有与第一节点电连接的第一电极、与第二节点电连接的第二电极以及与输入均衡信号的端电连接的第三电极。
5.根据权利要求2上述的读出放大器还包括：
与上述第一节点和上述第二节点两者电连接的第一导电类型或第二导电类型MOS晶体管。
6.根据权利要求1上述的读出放大器还包括：
其中，上述第一放大器电路包括第一导电类型第一开关电路和第一阻性电路，
上述第一开关电路具有与上述第一数据线电连接的第一电极、通过第一节点与上述第一阻性电路的第二电极电连接的第二电极，以及与第二节点电连接的第三电极，
上述第一反相器电路包括第一导电类型第二开关电路和第二导电类型第三开关电路，
上述第二开关电路具有与上述第一开关电路的第一电极电连接的第一电极、与第一输出端电连接的第二电极，以及与第一节点电连接的第三电极，
上述第三开关电路具有通过第三节点与上述第一阻性电路的第一电极电连接的第一电极、与第一输出端电连接的第二电极，以及与第一节点电连接的第三电极，
上述第二放大器电路包括第一导电类型第四开关电路和第二阻性电路，
上述第四开关电路具有与上述第二数据线电连接的第一电极、通过第二节点与上述第二阻性电路的第二电极电连接的第二电极，以及与第一节点电连接的第三电极，
上述第二反相器电路包括第一导电类型第五开关电路和第二导电类型第六开关电路，
上述第五开关电路具有与上述第四开关电路的第一电极电连接的第一电极、与第二输出端电连接的第二电极，以及与第二节点电连接的第三电极，
上述第六开关电路具有通过第四节点与上述第二阻性电路的第一电极电连接的第一电极、与第二输出端电连接的第二电极，以及与第二节点电连接的第三电极，
上述第一读出放大器驱动开关电路是第二导电类型，并具有与接地电位电连接的第一电极，以及与第三节点电连接的第二电极，以及
上述第二读出放大器驱动开关电路是第二导电类型，并具有与接地电位电连接的第一电极，以及与第四节点电连接的第二电极。
7.根据权利要求6上述的读出放大器还包括：
用于使上述第二节点的电位与上述第一节点的一个电位均衡的均衡电路。
8.根据权利要求6上述的读出放大器还包括：
均衡电路，具有与第一节点电连接的第一电极、与第二节点电连接的第二电极，以及与用于输入均衡信号的端电连接的第三电极。
9.根据权利要求6上述的读出放大器还包括：
与上述第一节点和上述第二节点两者电连接的第一导电类型或第二导电类型MOS晶体管。
CN98105573A 1997-03-14 1998-03-13 读出放大器 Expired - Fee Related CN1129909C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9060445A JPH10255480A (ja) 1997-03-14 1997-03-14 センスアンプ
JP060445/1997 1997-03-14
JP060445/97 1997-03-14

Publications (2)

Publication Number Publication Date
CN1198572A CN1198572A (zh) 1998-11-11
CN1129909C true CN1129909C (zh) 2003-12-03

Family

ID=13142493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98105573A Expired - Fee Related CN1129909C (zh) 1997-03-14 1998-03-13 读出放大器

Country Status (7)

Country Link
US (1) US6081138A (zh)
EP (1) EP0865043B1 (zh)
JP (1) JPH10255480A (zh)
KR (1) KR100344865B1 (zh)
CN (1) CN1129909C (zh)
DE (1) DE69827314T2 (zh)
TW (1) TW365006B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322539B1 (ko) * 1999-07-10 2002-03-18 윤종용 반도체 집적회로의 감지 증폭장치
US6288575B1 (en) * 1999-08-24 2001-09-11 Micron Technology, Inc. Pseudo-differential current sense amplifier with hysteresis
KR100370240B1 (ko) * 2000-10-31 2003-02-05 삼성전자 주식회사 안정도와 증폭도 개선을 위한 반도체 메모리 장치의 전류감지 증폭 회로
DE10260602B3 (de) * 2002-12-23 2004-08-12 Infineon Technologies Ag Erfassungsverstärkervorrichtung für niedrige Spannungen
KR100558571B1 (ko) * 2004-03-03 2006-03-13 삼성전자주식회사 반도체 메모리 장치의 전류 센스앰프 회로
KR100666488B1 (ko) 2005-06-17 2007-01-09 삼성전자주식회사 로컬 센스 증폭기 및 그것을 구비한 반도체 메모리 장치
US8760953B2 (en) * 2010-10-01 2014-06-24 Qualcomm Incorporated Sense amplifier with selectively powered inverter
CN103077741B (zh) * 2012-12-31 2015-12-09 东南大学 一种低电压工作的sram的存储单元电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置
US5304874A (en) * 1991-05-31 1994-04-19 Thunderbird Technologies, Inc. Differential latching inverter and random access memory using same
JP3037077B2 (ja) * 1994-08-30 2000-04-24 株式会社 沖マイクロデザイン 半導体集積回路装置
US5485430A (en) * 1992-12-22 1996-01-16 Sgs-Thomson Microelectronics, Inc. Multiple clocked dynamic sense amplifier
JPH07211081A (ja) * 1994-01-06 1995-08-11 Mitsubishi Electric Corp 半導体記憶装置
KR0142952B1 (ko) * 1995-03-31 1998-08-17 김광호 반도체 메모리장치의 감지증폭기 회로
EP0747903B1 (en) * 1995-04-28 2002-04-10 STMicroelectronics S.r.l. Reading circuit for memory cells devices having a low supply voltage
GB9509817D0 (en) * 1995-05-11 1995-07-05 Xilinx Inc Sense amplifier for reading logic device
US5568438A (en) * 1995-07-18 1996-10-22 Analog Devices, Inc. Sense amplifier with offset autonulling
US5646905A (en) * 1996-04-30 1997-07-08 Sun Microsystems, Inc. Self-clocking sense amplifier optimized for input signals close to VDD
US5668765A (en) * 1996-06-06 1997-09-16 Philips Electronics North America Corporation Charge transfer sense amplifier

Also Published As

Publication number Publication date
DE69827314D1 (de) 2004-12-09
EP0865043B1 (en) 2004-11-03
EP0865043A2 (en) 1998-09-16
KR100344865B1 (ko) 2002-09-18
JPH10255480A (ja) 1998-09-25
EP0865043A3 (en) 1999-12-01
TW365006B (en) 1999-07-21
DE69827314T2 (de) 2005-11-24
CN1198572A (zh) 1998-11-11
US6081138A (en) 2000-06-27
KR19980080117A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
CN1023531C (zh) 差分读出放大器
US5726562A (en) Semiconductor device and power supply controller for same
US5528185A (en) CMOS strobed comparator with programmable hysteresis
CN102396156A (zh) 用于片内终结的终结电路
CN1144963A (zh) 读出放大器
KR100332331B1 (ko) 다이나믹 감지 증폭기 및 디지탈 데이타 출력 신호 발생 방법
CN1129909C (zh) 读出放大器
US6194919B1 (en) Main amplifier
US5250854A (en) Bitline pull-up circuit operable in a low-resistance test mode
US5394037A (en) Sense amplifiers and sensing methods
JPH0142167B2 (zh)
EP0689736A1 (en) Semiconductor device
EP0015554B1 (en) Comparator circuit
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
US5703500A (en) Threshold voltage scalable buffer with reference level
EP0998034B1 (en) Analog amplifier clipping circuit
US4603264A (en) Schmitt trigger circuit with stable operation
JP3609185B2 (ja) 信号発生回路及びこれを用いたテストモード設定方法
JP2594628B2 (ja) デュアルバスライン回路
CN112383298B (zh) 一种ddr发送电路
KR0153615B1 (ko) 등화동작이 개선된 센스앰프회로
KR940008149B1 (ko) Dram 어레이의 센스앰프회로
JPH06215558A (ja) デコーディッド‐ソース‐センス増幅器
KR100223745B1 (ko) 반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기
US5541533A (en) Output circuit for an TTL-CMOS integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20090424

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090424

Address after: Tokyo, Japan

Patentee after: OKI Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031203

Termination date: 20110313