KR100223745B1 - 반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기 - Google Patents
반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기 Download PDFInfo
- Publication number
- KR100223745B1 KR100223745B1 KR1019960073680A KR19960073680A KR100223745B1 KR 100223745 B1 KR100223745 B1 KR 100223745B1 KR 1019960073680 A KR1019960073680 A KR 1019960073680A KR 19960073680 A KR19960073680 A KR 19960073680A KR 100223745 B1 KR100223745 B1 KR 100223745B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- reference voltage
- inverter
- output terminal
- fast
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명의 목적은 공정에 의해 셀의 크기 오차가 발생하여도 안정적인 기준전압을 생성하는 기준전압 발생회로와, 적은 면적으로 고속 센스 증폭 구동이 가능한 센스증폭기를 구비한 반도체 메모리 장치를 제공하고자 하는 것으로, 이를 위해 본 발명의 반도체 메모리 장치는 공급전원단이 인버터와 패스트랜지스터를 통해 기준전압 출력단에 연결되고, 상기 기준전압 출력단에는 상기 출력단을 풀업시키는 풀업트랜지스터가 접속 구성되며, 상기 인버터와 패스트랜지스터를 구성하는 각 트랜지스터는 메모리 셀의 트랜지스터와 동일한 사이즈를 갖고, 상기 풀업트랜지스터는 상기 인버터와 패스트랜지스터가 온(ON)되어 소모되는 전류와 기준전압을 공급할 수 있도록 충분히 큰 사이즈를 갖는 기준전압 발생회로부; 및 비트라인 전압과 상기 기준전압발생회로부의 출력 기준전압을 입력받는 전류 미러형 센스증폭부를 구비한다.
Description
본 발명은 기준전압(voltage reference) 발생회로 및 그를 사용한 반도체 메모리 장치의 센스증폭기에 관한 것으로, 레지스터 파일과 같은 SRAM의 반도체 메모리 장치에 적용할 수 있다.
잘 알려진 바와같이, 레지스터 파일과 같은 SRAM의 센스증폭기는 많은 개수의 트랜지스터를 이용하여 구성되었으므로 빠른 동작을 위해서는 큰 면적을 필요로한다. 반면에 센스증폭기를 사용하지 않고 인버터만을 이용하면 면적은 줄어들지만 동작속도가 느려지게 된다.
본 발명의 목적은 공정에 의해 셀의 크기 오차가 발생하여도 안정적인 기준전압을 생성하는 기준전압 발생회로와, 적은 면적으로 고속 센스 증폭 구동이 가능한 센스증폭기를 구비한 반도체 메모리 장치를 제공함에 그 목적이 있다.
도1은 본 발명의 일실시예에 따른 기준전압 발생회로 및 센스증폭기를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 기준전압 발생회로 200 : 센스증폭기
본 발명의 반도체 메모리 장치는 공급전원단이 인버터와 패스트랜지스터를 통해 기준전압 출력단에 연결되고, 상기 기준전압 출력단에는 상기 출력단을 풀업시키는 풀업트랜지스터가 접속 구성되며, 상기 인버터와 패스트랜지스터를 구성하는 각 트랜지스터는 메모리 셀의 트랜지스터와 동일한 사이즈를 갖고, 상기 풀업트랜지스터는 상기 인버터와 패스트랜지스터가 온(ON)되어 소모되는 전류와 기준전압을 공급할 수 있도록 충분히 큰 사이즈를 갖는 기준전압 발생회로부; 및 비트라인 전압과 상기 기준전압발생회로부의 출력 기준전압을 입력받는 전류 미러형 센스중폭부를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도1은 본 발명의 일실시예에 따른 기준전압 발생회로 및 센스증폭기를 나타내는 회로도로서, 도면에서 100은 기준전압발생회로를, 200은 센스증폭기를 각각 나타낸다.
먼저, 기준전압 발생회로(100)는 공급전원단(11)이 인버터(12)와 패스트랜지스터(13)를 통해 출력단(15)에 연결되며, 출력단(15)에는 상기 출력단(15)을 풀업시키는 풀업트랜지스터(14)가 접속구성된다. 여기서, 인버터(12)와 패스트랜지스터(13)를 구성하는 각각의 트랜지스터는 SRAM 셀에서 사용한 트랜지스터와 동일한 사이즈를 가져야 하고, 풀업트랜지스터(14)는 인버터(12)와 패스트랜지스터(13)가 온(ON)되어 소모되는 전류와 기준전압을 공급할 수 있도록 충분히 큰 사이즈를 가져야 한다.
결국, 출력단(15)에서 출력되는 기준 전압은 풀업트랜지스터(14)가 공급하는 전류와 인버터(12)와 패스트랜지스터(13)를 통해 빠져나가는 전류의 차이에 의해 결정되는데, 이 값은 실제 SRAM 셀의 비트라인 스윙(swing)폭의 절반(1/2)이 되도록 설계한다.
그리고, 인버터(12)와 패스트랜지스터(13)를 구성하는 트랜지스터의 사이즈가 실제의 SRAM에 사용한 셀과 같은 크기이므로, 공정에 의해 SRAM 셀의 크기 오차가 발생하여도 기준전압발생회로와 실제 셀에서 전압이 변하는 정도가 같으므로 안정된 기준전압을 가질 수 있다.
다음, 센스증폭기(200)는 비트라인 전압과 기준 전압을 비교해서 비트라인 값을 결정하는 전류 미러형 차동증폭기로 구성하였다.
즉, 센스 증폭기(200)는 공급전원단(11)이 게이트로 기준전압 발생회로(100)의 출력인 기준전압값을 인가받는 제1피모스트랜지스터(21)과 제1엔모스트랜지스터(22)를 거쳐 접지전원단에 연결되는 제1전류패스와, 공급전원단(11)이 게이트로 비트라인 전압을 인가받는 제2피모스트랜지스터(24)와 제2엔모스트랜지스터(25)를 거쳐 접지전원단에 연결되는 제2전류패스로 구성되며, 제1 및 제2 엔모스트랜지스터(22, 25)의 게이트는 제1 피모스트랜지스터(21)의 출력측에 접속되고, 센스증폭기의 출력단(26)은 제2 피모스트랜지스터(24)의 출력측에 접속 구성된다. 그리고, 제1 및 제2 피모스트랜지스터(21, 24)는 그 사이즈가 서로 동일하다.
따라서, 상기와 같은 구성에 의해 제1전류패스 상에 접속된 센스증폭기의 출력단(26)은, 비트라인의 전압이 기준전압 보다 낮을 경우 제1 피모스트랜지스터(21)의 출력 I1이 제2 피모스트랜지스터(24)의 출력 I2보다 커서 로우를 출력하고, 비트라인의 전압이 기준전압 보다 높을 경우 제1 피모스트랜지스터(21)의 출력 I1이 제2 피모스트랜지스터(24)의 출력 I2보다 적어서 하이를 출력한다.
이와 같은 방법으로 비트라인의 전압값을 판별하면 간단한 센스증폭 구동으로 빠른 동작이 가능하게 된다.
본 발명의 공정에 의해 셀의 크기 오차가 발생하여도 안정적인 기준전압을 발생하는 기준전압발생회로를 구현하고, 이 기준전압을 비트라인 전압레벨과 비교하여 출력레벨을 결정하는 전류미러형의 센스증폭기 구현함으로써, 적은 면적으로 고속 동작을 가능케 한다.
Claims (5)
- 반도체 메모리 장치의 기준전압 발생회로에 있어서, 공급전원단이 인버터와 패스트랜지스터를 통해 기준전압 출력단에 연결되고, 상기 기준전압 출력단에는 상기 출력단을 풀업시키는 풀업트랜지스터가 접속 구성되며, 상기 인버터와 패스트랜지스터를 구성하는 각 트랜지스터는 메모리 셀의 트랜지스터와 동일한 사이즈를 갖고, 상기 풀업트랜지스터는 상기 인버터와 패스트랜지스터가 온(ON)되어 소모되는 전류와 기준전압을 공급할 수 있도록 충분히 큰 사이즈를 갖는 것을 특징으로 하는 기준전압 발생회로.
- 반도체 메모리 장치에 있어서, 공급전원단이 인버터와 패스트랜지스터를 통해 기준전압 출력단에 연결되고, 상기 기준전압 출력단에는 상기 출력단을 풀업시키는 풀업트랜지스터가 접속 구성되며, 상기 인버터와 패스트랜지스터를 구성하는 각 트랜지스터는 메모리 셀의 트랜지스터와 동일한 사이즈를 갖고, 상기 풀업트랜지스터는 상기 인버터와 패스트랜지스터가 온(ON)되어 소모되는 전류와 기준전압을 공급할 수 있도록 충분히 큰 사이즈를 갖는 기준전압 발생회로부; 및 비트라인 전압과 상기 기준전압발생회로부의 출력 기준전압을 입력받는 전류미러형 센스증폭부를 구비하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 기준전압 발생회로의 출력값은 메모리 장치의 비트라인 스윙폭의 중간 값인 것을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 센스증폭부는 공급전원단이 게이트로 상기 기준전압을 인가받는 제1피모스트랜지스터와 제1엔모스트랜지스터를 통해 접지전원단에 연결되는 제1전류패스와, 공급전원단이 게이트로 비트라인 전압을 인가받는 제2피모스트랜지스터와 제2엔모스트랜지스터를 통해 접지전원단에 연결되는 제2전류패스로 구성되며, 상기 제1 및 제2 엔모스트랜지스터의 게이트는 상기 제1피모스트랜지스터의 출력측에 접속 되고, 상기 제2 피모스트랜지스터의 출력측에 센스증폭기의 출력단이 접속 구성된 것을 특징으로 하는 반도체 메모리 장치.
- 제4항에 있어서, 상기 제1 및 제2 피모스트랜지스터는 그 사이즈가 서로 동일함을 특징으로 하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073680A KR100223745B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073680A KR100223745B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054517A KR19980054517A (ko) | 1998-09-25 |
| KR100223745B1 true KR100223745B1 (ko) | 1999-10-15 |
Family
ID=19491423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073680A KR100223745B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223745B1 (ko) |
-
1996
- 1996-12-27 KR KR1019960073680A patent/KR100223745B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980054517A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640356A (en) | Two-stage differential sense amplifier with positive feedback in the first and second stages | |
| KR910005599B1 (ko) | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 | |
| KR0167295B1 (ko) | 저전력용 센스앰프회로 | |
| US5534800A (en) | Sense amplifier, SRAM, and microprocessor | |
| KR960019304A (ko) | 반도체 메모리 장치의 센스앰프 회로 | |
| EP0865043B1 (en) | Sense amplifier | |
| KR100223745B1 (ko) | 반도체 메모리 장치의 기준전압 발생회로 및 그를 사용한 센스증폭기 | |
| JPH11250686A (ja) | 半導体メモリ装置のための電流ミラ―タイプの感知増幅器 | |
| KR0121137B1 (ko) | 센스 앰프의 구동 신호 발생 회로 | |
| KR19990007180A (ko) | 데이터 판정 회로 및 데이터 판정 방법 | |
| KR960003531B1 (ko) | 고속 전류 감지 증폭기 | |
| KR950001773A (ko) | 반도체 메모리 장치 | |
| KR100449266B1 (ko) | 내부 전원 전압 발생 회로 | |
| KR100459946B1 (ko) | 플래그셀데이터의안정화출력장치 | |
| KR960001790B1 (ko) | 데이타 출력버퍼 | |
| KR0123828B1 (ko) | 반도체 소자의 감지 증폭기 | |
| KR19990030377U (ko) | 고속 동작 및 전류 감소를 위한 감지 증폭기 | |
| KR0146171B1 (ko) | 감지 증폭기용 구동전압 발생기 | |
| KR100215761B1 (ko) | 반도체 메모리장치의 레벨 쉬프트회로 | |
| KR100209213B1 (ko) | 반도체 메모리 장치의 센스 증폭기 | |
| KR0155937B1 (ko) | 반도체장치의 프리차지 신호 발생기 | |
| KR100265330B1 (ko) | 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기 | |
| KR100233279B1 (ko) | 반도체 장치의 센스 증폭기 | |
| KR0120586B1 (ko) | 데이타 출력버퍼 | |
| JPH0877779A (ja) | センスアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |