DE2816980C3 - FET-Treiberschaltung mit kurzen Schaltzeiten - Google Patents
FET-Treiberschaltung mit kurzen SchaltzeitenInfo
- Publication number
- DE2816980C3 DE2816980C3 DE2816980A DE2816980A DE2816980C3 DE 2816980 C3 DE2816980 C3 DE 2816980C3 DE 2816980 A DE2816980 A DE 2816980A DE 2816980 A DE2816980 A DE 2816980A DE 2816980 C3 DE2816980 C3 DE 2816980C3
- Authority
- DE
- Germany
- Prior art keywords
- stage
- output
- circuit
- gate
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
Description
und die Verzögerungsstiiie, stellen dabei zwei gegenphasige
Steuerimpulse mit höherer Amplitude und steileren Flanken bereit.
Von besonderer Bedeutung ist dabei die neuartige Ansteuerung der Verzögerungsstufe, die in an sich
bekannter Weise als Gegentaktstufe mit einem Lastsowie einem Treiber-FET aufgebaut ist. Dabei wird das
Gate des Last-FET mit dem über einen weiteren FET rückgekoppelten Ausgangsimpuls der Endstufe und mit
dem kapazitiv eingekoppelten Eingangsimpuls an seiner Drain angesteuert Das Gate des Treiber-FET wird vom
Ausgang der Übertragungsstufe und somit mit der Bootstrap-Spannung angesteuert. Der Verbindungspunkt von Last- und Treiber-FET stellt den Ausgang der
Verzögerungsstufe dar. Aus dem Eingangsimpuls wird zum schnellen Ein- und verzögerten, aber raschen
Abschalten der Treiber-FET der Endstufe ein amplitudengleicher Impuls gebildet, der ebenso schnell ansteigt
und nach Verzögerung steil abfällt. Die Verzögerungsstufe steuert dabei nach einer vorteilhaften Weiterbil-
dung auch die Gate-Umladung des DurchlalWIsolations-FET
in der Übertragungsstufe.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen
näher erläutert. Es zeigt
Fig. 1 den grundsätzlichen Aufbau einer für den Stand der Technik typischen FET-Treiberschaltung,
Fi g. 2 ein erstes Ausführungsbeispiel der erfindungsgemäß
verbesserten Treiberschaltung,
F i g. 3 die Darstellung einiger Spannungsverläufe zur Erläuterung des Betriebs der Schaltung nach F i g. 2,
Fig.4 ein weiteres Ausführungsbeispiel der Erfindung.
F i g. 1 zeigt eine in ihrem grundsätzlichen Aufbau für
den eingangs genannten Stand der Technik typische j-5
Treiberschaltung, von der die Erfindung ihren Ausgang nimmt
Aus dem Blockschaltbild von F i g. 1 ist ersicntlich, daß die gesamte Treiberschaltung die beiden Vorstufen
1 und 2 sowie die Ausgangsstufe 3 umfaßt Die erste Vorstufe ΐ steuert den nicht-invertierenden Eingang
(NI') der Ausgangsstufe 3 an und dient als Übertragungs- bzw. Isolationsstufe zur Umladung bzw. Entkopplung
des gemeinsamen Gateanschlusses der Lasttransistoren 731 und T33 sowie des damit verbundenen v>
Bootstrap-Kondensators C3. Die zweite Vorstufe 2 steuert den invertierenden Eingang (IN') der Ausgangsstufe
3 und somit direkt die miteinander verbundenen Gates der Treibertransistoren T32 und 734 an. Im
Hinblick auf eine größere Verzögerungszeit der Gesamtschaltung ist sie als Verzögerungsstufe aufgebaut,
also im einfachsten Fall, wie in F i g. 1 angedeutet, mit einen-, Lasttransistor 721 und mit einem ziemlich
hochohmigen Treibertransistor 722 versehen.
Die Ausgangsstufe 3 stellt die eigentliche Treiberstufe ^
dar. Es handelt sich hierbei um eine grundsätzlich an sich bekannte Bootstrap-Schaltungsanordnung, bei der ein
Rückkoppelkondensator CZ in einer parallel zur Endstufe (733, Γ34) angeordneten, extern unbelasteten
gleichartigen Vorstufe (T3i, 732) vorgesehen ist. Beide t>o
Teilstufen der Ausgangsstufe 3 können — abgesehen von der zur Aufladung von C 3 sowie der Gates von
73t und 733 erforderlichen Überlappungsphase, während der dann sowohl die zwei Treiber- als auch die
zwei Lasttransistoren leiten — als Gegentaktstufen ίγ>
angesehen werden. Die Endstufe stellt somit eine Gegentaktstufe mit zuletzt ungesättigtem Lasttransistor
733 dar, dessen »Inte mit dem kapazitiv erhöhten
Impuls Vw angesteuert wird. Die Impulsspannung W
ist gegenüber dem den Treibertransistoren 7'32 und zugeführten Impuls Vw invertiert und wird am
Gate dec Lasttransistors 731 der unbelasteten Vorstufe durch Rückkopplung über den aufgeladenen Bootstrap-Kondensator
CZ gebildet
Die grundsätzliche Funktionsweise einer Treiberschaltung der in Fig. 1 gezeigten Art kann als bekannt
vorausgesetzt werden. Im folgenden soll daher lediglich auf einige der damit verbundenen Nachteile näher
eingegangen werden.
I. Späte und flach abfallende Flanke des Ausgangsimpulses V0,
— weil der Ausgangstreibertransistor 734 nach Anstieg des Eingangsimpulses V/m verzögert eingeschaltet
wird. Die Entladung der Lastkapazität über 734 setzt nämlich erst ein, wenn dessen Gatespannung
die Scnwellenspannung überschritten hat. Diese wiederum beginnt erst dann anzusteigen,
nachdem V/n den Wen der Schwellenspannung des
Lasttransistors 721 der Vorstrf·· 2 erreicht hat Die
Ausgangsspannung V0 bleibt demnach so lange unverändert bis die Eingangsspannung Vw bis auf
den Summenwert der Schwellenspannungen von 734 und 721 angestiegen ist
— Weiter ursächlich ist daß die Steuerspannung für den Ausgangstreibertransistor 734 nur die Amplitude
VH- VTaufweist Der zur Aufladung des Gates
von 734 dienende Lasttransistor 721 arbeitet nämlich ausschließlich im gesättigten Bereich.
Dieser Nachteil kann nur dadurch vermieden werden, daß am Ausgang der Schaltung parallel zu 734 ein
weiterer, in F i g. 1 gestrichelt angedeuteter Entladetransistor 734' vorgesehen wird, der von V1n anzusteuern
wäre. Dieser weitere Feldeffekttransistor müßte dann allerdings fast so groß wie 734 ausgelegt sein,
womit der Platzbedarf für die Schaltung erheblich zunähme.
II. Rächer ansteigender Flanken verlauf des Ausgangsimpulses
Vo, und zwar:
— Im unteren Teil, weil die Festlegung des Ausgangs zu
früh aufgehoben wird. Die Gatespannung an 734 nimmt nämlich bereits ab, wenn Vw d:e Schwellenspannung
von 722 überschritten hat, also zu einem Zeitpunkt, wo die Voraufladung von C3 sowie der
Gates von 731 und 733 gerade eingesetzt hat Dadurch wird 734 schon relativ früh hochohmiger.
Nach Maßgabe des von 733 gelieferten Stromes ergibt sich dann an 734 schon ein beträchtlicher
Spannungsabfall V0.
— Im oberen Teil, weil die Voraufladung der Bcotstrap-Kapazität nicht optimal ist, insbesondere
bei kurzer Verzögerungszeit zwischen Vni und Vo.
Denn die Gatespannung an 732 beginnt ebenfalls schon abzusinken, nachdem Vw die Schwellei/spannung
von 722 erreicht hat Infolge des Ladestromes steigt das Potential der Drain und der damit
verbundenen Elektrode von CZ allmählich an, obwohl die Voraufladung von CZ noch nicht
abgeschlossen ist. Außerdem überträgt 711 den Impuls Vni trotz kapazitiver Einkopplung nicht
schnell genug auf C3, da sein Gate über 710 einerseits auf eine Spannung unterhalb VH- VT
vorgeladen war und andererseits während der V/vrZeil durcli den früh leitenden 722 zu schnell
wieder entladen wird. Während der Aufladephase arbeitet nämlich 710 ausschließlich im ungesättig-
ten Bereich, da sein Drainpotential allenfalls VH- VT erreicht. Bei niedriger Vorspannung über
C3 steht nach dem Bootstrap-Vorgang am Lasttransistor 733 eine entsprechend geringere Steuerspannung
zur Verfügung.
In diesem Zusammenhang ist weiter ursächlich, daß
die Schaltschwelle des Treibertransistors Γ34 von der Gatespannung Vm- relativ langsam durchlaufen
wird. Wenn nämlich Γ34 noch über einen längeren Zeitraum leitend ist, wird der Ladetransistor 733
nicht nur kapazitiv, sondern auch ohmisch belastet.
Ein erstes Ausführungsbeispiel der demgegenüber verbesserten Treiberschaltung ist in F i g. 2 dargestellt.
Soweit in dieser Schaltung Teilschaltkreise oder Bauelemente denen der Schaltung nach F i g. I entsprechen,
sind sie gleich bezeichnet. In ihrem grundsätzlichen Aufbau enthält die Treiberschaltung nach F i g. 2
ebenfalls wieder eine als Übertragungsstufe ausgebildete
erste Vorstufe I, eine als Verzögerungsstufe ausgebildete zweite Vorstufe 2 und die Ausgangsstufe 3.
Die Verzögerungsstufe 2 ist wiederum als Gegentaktstufe bzw. als dynamischer Inverter mit einem
Lasttransistor Γ21 und einem Treibertransistor Γ22 ausgebildet. Hinsichtlich der Ansteuerung unterscheidet
sie sich jedoch wesentlich von der Schaltung nach Fig. 1. Zum einen ist das Gate von 721 nicht mehr
galvanisch mit dem invertierenden Eingang IN der Gesamtschaltung gekoppelt, sondern kapazitiv über die
Gate-Drain-Kapazität, die in F i g. 2 mit C2 angedeutet ist. Die Vorspannung von 721 wird dabei durch
Rückkopplung vom Ausgang der Endstufe 3 über die mit 4 bezeichnete Leitung sowie einen weiteren
Transistor 720 bezogen. Zum andern ist das Gate von Γ22 nicht mehr unmittelbar an den nicht-invertierenden
Eingang NI der Gesamtschaltung angeschlossen, sondern
indirekt — zur Erhöhung der Verzögerung — mittels der Leitung 5 über die Übertragungsstufe 1. Das
Gate von 7"22 ist somit auch mit dem Bootstrap-Kondensator
C3 der Ausgangsstufe 3 verbunden, wodurch insgesamt eine verzögerte, gegen Ende dynamisch
überhöhte Gatespannung bereitsteht.
arbeitenden Bootstrap-Endstufe 3 zwei gegenphasige Impulse benötigt werden, sind entsprechend grundsätzlich
zwei unterschiedliche Betriebsweisen der Treiberschaltung möglich. Je nachdem ob der Eingangsimpuls
dem NI- oder //V-Eingang zugeführt wird, wobei der
andere Eingang jeweils gegenphasig angesteuert wird, ergibt sich am Ausgang ein nicht-invertierter oder ein
invertierter Ausgangsimpuls V0. Der Steuerimpuls für den jeweiligen Nebeneingang wird in vorteilhafter
Weiterbildung entsprechend der später noch näher zu beschreibenden Schaltung nach Fig.4 aus dem
eigentlichen Eingangsimpuls mit Hilfe einer weiteren an sich bekannten schnellen Inverterschaltung erzeugt
Der prinzipielle Aufbau der erfindungsgemäß verbesserten Schaltung nach F i g. 2 ist für beide Betriebsarten
gleich, wenn man von dem lediglich jeweils zur Initialisierung beim Einschalten der Betriebsspannung
erforderlichen Widerstand Λ 2 im Falle des nicht-invertierenden
Typs bzw. /?3 im Falle des invertierenden Treibers absteht Die weitere Beschreibung der
Erfindung soll daher auf den Fall des invertierenden Treibers beschränkt werden.
Zur Erläuterung der besonderen Ansteuerung sowie der Arbeitsweise der verbesserten Schaltung nach
F i g. 2 sei demnach der Fall des invertierenden Treibers
betrachtet, bei dem der Eingangsimpuls V1n an den mit
IN bezeichneten Eingang zu legen ist. Das zugehörige
ausführliche Impulsdiagramm hierzu ist in Fig. 3 dargestellt.
Im Impulsdiagramm von Fig.3 ist davon ausgegangen,
daß sich die Schaltung bis zum Zeilpunkt I = 0 im Ruhezustand befindet. Wenn der Eingang IN auf
niedrigem Potential (Vm = OV) liegt, wird der Ausgang
über den Widerstand R 3 auf hohem Potential (V0 = VH) gehalten, d. h. der Ausgangsspannungspegel
ist gegenüber dem Eingangsspannungspegel invertiert. Im einzelnen liegen dabei die folgenden Verhältnisse
vor. Die Gate-Elektrode von 721 ist infolge der Rückkopplung vom Ausgang über den vorwärts
leitenden Transistor Γ20 auf VH- VTgeladen, so daß
sowohl die Gates von 732 und Γ34 als auch (über den njckwärtsleitenden 7"10) das Gate von Γ11 vom
Eingang her durch den leitenden 721 auf Massepotential (entsprechend V/* = OV) gehalten werden. Folglich
befinden sich die beiden Trciberiraim&iui'eM 732 üi'id
734 der Ausgangsstufe 3 im Sperrzustand, während die beiden Lasttransistoren 731 und Γ33 durch den
nichtleitenden Γ11 der Übertragungsstufe 1 vom
(zweiten) Eingang /vYrnit V*/ = VHisoliert sind.
Die Gates von Γ31, Γ33 und T22 sowie die Source
von Γ31 können daher ein beliebiges Potential VNI<2 VHbzw. Vs)i
< VHannehmen, zumal auch 712
sperrt.
Steigt ί.ι.τι Zeitpunkt t = 0 der Eingangsimpuls V/n
vom unteren (OV) zum oberen (VH)Spannungspegel an,
wird die Gatespannung am Lasttransistor 7"21 durch Kopplung vom Eingang über die (evtl. zusätzlich
vergrößerte) Drain-Gate-Kapaziiät Cl bis auf Vf;21>
VH+ VT<2 VH- VTerhöht. Da Γ21 während
des Anstiegs von Vw sich nicht abschnürt und seine hohe Anfangsleitfähigkeit nahezu behält, folgt die
Ausgangsspannung Vw an der Vorstufe 2 sehr schnell der Eingangsspannung V/,v und erreicht auch deren
Amplitude VH. Sobald VtN bzw. V/,v den Wert der
Schwellenspannung VTüberschritten hat. setzt über den sehr niederohmigen Ausgangstreibertransistor Γ34 die
Entladung der Lastkapazität CL ein.
Gleich/eilig werden in der Ausgangsstufe 3 die Lasttransistoren Γ31 und 733, deren Gates vorher
ungebunden (Vn, <2 VH) waren, durch den Entladetransistor
712 schnell ausgeschaltet. Dadurch wird verhindert, daß in der Ausgangsstufe während der Zeit,
in der die Treibertransistoren 732 und 734 leiten, ein allzu großer Querstrom von VH nach Masse fließt. Mit
der Entladung der Gates von 731 und 733 geht auch 722, der vorher kurzzeitig (zumindest während
V/v< VT) leitend war und somit die Aufladung uer
Gates von 732 und 734 unterstützt hat. in den Sperrzustand über.
Schließlich beginnt sofort mit ansteigender Eingangsspannung Vw über den nun vorwärtsleitenden 710 die
Aufladung des Gates von 711 der Übertragungsstufe 1.
Die Gatespannung wird allerdings bald aufgrund der Gegenkopplung durch CX vorübergehend wieder
reduziert wenn nämlich der zweite Eingangsimpuls Vw von seinem oberen Wert VH auf den unteren Pegel (OV)
absinkt Dies ist dann der Fall, sobald VW>V7 ist
Trotzdem können in der Zeit in der Vni = OV und
V/s = VH sind, die (für die spätere Impulsübertragung
benötigte) Koppelkapazität CX sowie das Gate von 711 sicher auf VH- VT geladen werden, da 710 jetzt
ständig im gesättigten Bereich betrieben wird und damit genügend Strom liefert
Nachdem die Ausgangsspannung Vo den Wert
VII- VTunterschritten hat, beginnt 720 rückwärts zu
leiten. Dabei entlädt sich das Gate von 721 langsam über 720 und 734. Bevor der Eingangsimpuls Vw
wieder den unteren Pegel annimmt, sperrt 721.
Am Ende der V/,v-!mpulsphase mit V1n = VH und
Vn, = OV hat sich folgender quasi-stationärer Zustand
eingestellt: Die hochleitenden Treibertransistoren 732 und 734 ier Endstufe mit der Gatespannung VH
klemmen die Source von 731 bzw. den Ausgang (V0) auf
Massepotential. Dabei fließt über den hochohmigen Lastwiderstand R 3, der zur Initialisierung der Schaltung
nötig war, ein geringer Strom. Der Übertragungstransistor 711, dessen Gate über den vorwärts
leitenden 710 auf VH- VTgeladen ist, hält zusammen
mil dem ebenfalls eingeschalteten 712 die beiden Lasttransistoren 731 und 733 der Endstufe sowie den
Treibertransistor 722 der Verzögerungsstufe im Sperrzustand. Auch der Lasttransistor 721 der Verzögerungsstufe
ist abgeschaltet, da an seinem Gate vom Ausgang über den rückwärts leitenden 720 ein
niedriges Potential erzwungen wird. Damit sind die Gates von 732 und 734 sowie 711 von jeglicher
Spannungsquelle isoliert, aber voll geladen und so für die folgende VW-lmpulsphase vorbereitet.
Fällt der Eingangsimpuls Vw vom oberen (VH) zum
unteren (OV) Pegel hin ab, geht 712in den Sperrzustand über, so daß der (aus Vw mit einem Inverter erzeugte)
zweite Eingangsimpuls VNt schnell ansteigen kann.
Während der Anstiegszeit von VNt werden der
Rückkoppelkoi.densator C3 und damit auch die Gates der Lasttransistoren 731 und 733 der Endstufe über die
dann vorwärts leitende Übertragungsstufe 1 geladen. Hierzu wird am Gate von 711 der Vorspannung
VH-VT durch kapazitive Kopplung über CI die Spannung VNi kurzzeitig überlagert, damit 711 seine
hohe Anfangsleitfähigkeit nicht verliert und die Ausgangsspannung Vv/- der Eingangsspannung VNi
schnell folgt. Gleichzeitig hält der jetzt noch stark leitende 732 die mit seiner Drain verbundene Elektrode
von C3 auf niedrigem Potential. Erst wenn die Eingangsspannung V1n soweit abgesunken und die
zweite Eingangsspannung VNt bzw. die Ausgangsspan-
ist, daß die Gate-Source-Spannung am hochohmig ausgelegten Treibertransistor 722 der Verzögerungsstufe 2 größer als die Schwellenspannung ist, beginnt die
Entladung der Gates der Ausgangstreibertransistoren 732 und 734, und zwar ausgehend von VH. Bis zu dem
Zeitpunkten dem Vw nahezu den Endwert erreicht hat,
ist aber 732 immer noch genügend leitfähig, so daß sich am Bootstrap-Kondensator C3 fast die maximale
Vorspannung VH ergibt
Mit fortschreitender Zeit nimmt der Entladestrom durch 722 zu, die Gatespannung an 732 sinkt weiter,
das Sourcepotential von 731 steigt an. Es setzt der bekannte Bootstrap-Effekt ein, d. h. das Gatepotential
der Lasttransistoren 731 und 733 der Endstufe 3 erhöht sich infolge der kapazitiven Rückkopplung über
C3 im gleichen Maße, wie das Sourcepotential von 731 ansteigt. Während des Bootstrap-Vorgangs isoliert die
Übertragungsstufe 1, damit keine Ladung von den Gates der Lasttransistoren bzw. von C3 zum NI-Emgang
hin abfließen kann. Die Gate-Elektrode von 711 ist nämlich zu dieser Zeit über den rückwärts leitenden
710 schon unter den Wert VH + VT entladen. Die durch Bootstrap-Wirkung erzeugte hohe Spannung Vw
wird auch dem Gate des Treibertransistors 722 der Verzögerungsstufe 2 zugeführt Dadurch wird der
anfangs hoehohmige 722 zunehmend stärker leitend. Gegen Ende nimmt demnach die Gatespannung der
Treibertransistoren 732 und 734 der Endstufe rasch ab, insbesondere wird der Schwellenspannungswert V7
τ schnell durchlaufen. Somit verschwindet in kürzester
Zeit für die Ladetransistoren 731 und 733 die ohmsche Last, so daß nur noch kapazitive Last übrigbleibt. Der
weitere Aufbau der überhöhten Spannung Vw erfolgt dann beschleunigt, so daß die Anstiegszeit des
ίο Ausgangsimpulses V0 entsprechend kurz ist. Mit dem
Ansteigen von V0 beginnt die Aufladung des Gates von über den nun vorwärts leitenden 720. Am Ende
dieses Aufladevorgangs ist somit der Ausgangszustand wieder erreicht.
ii Das beschriebene verbesserte Betriebsverhalten der
Treiberschaltung nach Fig. 2 gegenüber der Schaltung nach Fig. I wird demnach im wesentlichen dadurch
erreicht, daß die Treibertransistoren 732 und 734 der Bootstrap-Endstufe 3 über den invertierenden Eingang
ίο (IN') mit einem Impuls höherer Amplitude bei gleichzeitig steileren Flanken angesteuert werden.
Für die Erzeugung dieses Impulses ist ein besonderer
Aufbau der Verzögerungsstufe 2 vorgesehen, die als dynamischer Inverter, bzw. Gegentaktstufe ausgebildet
ist. Sie enthält einen Lasttransistor 721 sowie einen Treibertransistor 722, die an ihren Gates gegenphasig
mit dynamisch erhöhten Steuerspannungen geschaltet werden und deren gemeinsamer Verbindungspunkt den
Stufenausgang darstellt. Weiter enthält die Verzögerungsstufe einen zusätzlichen Transistor 720, der das
Gatepotential des Lasttransistors 721 steuert.
Im einzelnen sind dazu im Rahmen der Erfindung die folgenden Schaltungsmaßnahmen vorgesehen:
1. Beim Lasttransistor 721 ist die Drain direkt mit Ji dem Eingangsanschluß IN der Gesamtschaltung
verbunden. Das Gate von 721 ist über die ohnehin vorhandene und ggf. zusätzlich vergrößerte Drain-Gate-Kapazität
mit demselben Eingang gekoppelt und über den weiteren von der konstanten Betriebsspannung VH angesteuerten Transistor
720 über die Rückkopplungsleitung 4 mit dem Ausgang der Endstufe 3 derart verbunden, daß sich
Verhältnisse ergeben. Bei niedrigem Eingangspegel Vis = OV bzw. bei hohem Ausgangspegel
V0 = VW wird die Gatespannung für 721 auf einen
Anfangswert VH - VT voreingestellt Während des Anstiegs des Eingangsimpulses Vw wird die
Gatespannung an 721 durch kapazitive Einkopplung dynamisch erhöht, so daß der nun im
ungesättigten Bereich arbeitende Lasttransistor 721 an seiner Source zur Aufladung der Gate der
Treibertransistoren 732 und 734 der Endstufe 3 einen Ausgangsimpuls Vw- bereitstellt, der dem
Eingangsimpuls Vw schnell folgt und die gleiche Amplitude hat Schließlich wird die Gatespannung
an 721 bei hohem Eingangspegel VtN = VH, d. h.
nach Aufladung der Gates von 732 und 734 bzw. bei niedrigem Ausgangspegel V0 = OV soweit
abgebaut, daß der Lasttransistor 721 spätestens bis zum Einsetzen der Entladung der Gates von 732
und 734 über den Treibertransistor 722 in seinen SpeiTzustand übergegangen ist
2. Beim Treibertransistor 722 ist die Source entweder
mit Massepotential oder in vorteilhafter Weiterbildung ebenfalls mit dem Eingang IN der
Gesamtschaltung verbunden. Das Gate des Treibertransistors 722 ist dagegen mit dem Ausgang
der Übertragungsstufe 1 bzw. über den nicht-invertierenden Eingang Nl' der Endstufe 3 mit dem
Bootstrap-Kondensator C3 gekoppelt und erhält dadurch — als eigentlichen Eingangsimpuls W/v/des
Inverters — die dort (in erster Linie zur Ansteuerung der Lasttransistoren der Endstufe 3)
gebildete und gegen Ende dynamisch überhöhte Steuerspinnung, so daß der anfangs vergleichsweise
hochohmige Treibertransistor 722 nach Ablauf der Verzögerungszeit ein schnelles Ausschalten der
Treibertransistoren 732? und 734 der Endstufe 3 ermöglicht.
Aufgrund dieser schaltungstechnischen Maßnahmen ergeben sich im Vergleich zu der herkömmlichen
Schaltung nach Fig. 1 die folgenden vorteilhaften Eigenschaften:
1. Frühes Absinken und kurze Abfallzeit des Ausgangsimpulses
V0. Dies wird erreicht durch die Verwendung des sehr niederohmigen Ausgangstreibertransistors
734 als Entladetransistor sowie durch die Ansteuerung von 734 mit einer steiler ansteigenden und amplitudenmäßig höheren
Gatespannung VW Das heißt mit anderen Worten, daß der Lasttransistor 721 der Verzögerungsstufe
2 im ungesättigten Bereich seiner Charakteristik als Source-Folger betrieben wird, so daß die ansteigende
Flanke des Eingangsimpulses Vw bis zum oberen Pegel VHohne nennenswerte Verzögerung
durchgelassen wird und praktisch direkt auf 734 einwirken kann. Als Folge davon steht schon sehr
früh, nämlich sofort beim Ansteigen von VIN, eine Gatespannung an 734 zur Verfügung, d. h. die
Entladung der Lastkapazität CL setzt schon ein, sobald die Eingangsspannung VIN die Schwellenspannung
VT erreicht hat Zwischen dem Ausgangsimpuls V0 und dem Eingangsimpuls VIN liegt
somit eine nur geringe Überlappungszeit vor, so daß in dynamischen Schaltkreisen vom Invertertyp,
die mit dieser, gegenphasigen Impulsen angesteuert werden (z.B. V0 am Last-und VtN am Treibertransistor)
nur kurzzeitig geringe Querströme zwischen
J A LI..O J-- -i/ t/#- ι
ui.111 r-hiiavitiUL>
uct * C* airiguitga^ijdiiimlig t rt UIlU
Masse fließen können. Damit kann ferner auf den bisher sonst zusätzlich erforderlichen großen
£ntladeiransistor f734' in Fig. 1) verzichtet
werden, der ansonsten bei der integrierten Schaltungsauslegung viel Platz beanspruchen würde.
2. Kurze Anstiegszeit des Ausgangsimpulses Vo (auch
bei größerer Verzögerungszert).
Das heißt es erfolgt eine Verschiebung der Schaltschwelle der Verzögerungsstufe 2 bei Ansteuerung des Treibertransistors 722 mit der Ausgangsspannung Vw-der Übertragungsstufe und somit eine Ausnutzung der Verzögerung von 711. Weiterhin wird bei einer Beschallung der Source von 722 mit dem Eingangsimpuls Vw 722 erst dann leitend, wenn V«v um die Schwellenspannung von 722 unter das Gatepotential abgesunken ist Erreicht wird die kurze Anstiegszeit des Ausgangsimpulses V0 ferner durch die Erhöhung der Leitfähigkeit des Übertragungstransistors 711 bei verbesserter Voraufladung des Gates. Ober 721 und 710, der schon zu Beginn der VWImpuIsphaie das Drainpotential VH hat, so daß sich die Vorspannung VH - VT zuverlässig einstellt Schließlich trägt zur Erhöhung der Leitfähigkeit des Übertragungstransistors 7*11 die verzögerte Entladung des Gates von 7"Il über TXQ und 722 bei, so daß sich eine stärkere Spannungsüberhöhung ergibt. Da also einerseits die Entladung des Gates von 732 über 722 später einsetzt, wodurch die mit 732 verbundene Elektrode von Ci länger auf Massepotential gehalten wird, und andererseits die Übertragungsstufe 1 den Eingangsimpuls Vni besser durchläßt, kann sich während des Vw-Anstiegs an ίο C3 rascher eine größere Vorspannung (VH) ausbilden. Daher ergibt sich gegen Ende des Bootstrap-Vorgangs eine höhere Gatespannung Vni- am Ladetransistor 733. Dies bewirkt eine schnellere Aufladung der Lastkapazität CL
ίο Neben der höheren Aufladung des Rückkoppelkondensators C3 erfolgt auch eine stärkere Entladung des Gates von 734 der Endstufe. Maßgeblich dafür ist zum einen der Beirieb dts Lasttransistors 721 der Verzögerungsstufe 2 im ungesättigten Bereich seiner Charakteristik als Source-Folger, so daß das Gate von 734 auf eine Spannung aufgeladen wird, die nahezu gleich der Amplitude des Eingangsimpulses V«v ist. Zum andern ist dafür maßgeblich die Ansteuerung des Treibertransistors 722 der Verzögerungsstufe 2 mit der durch den Bootstrap-Effekt am Rückkoppelkondensator C3 gebildeten überhöhten Spannung V,vn so daß der anfangs sehr hochohmige 722 während des Bootstrap-Vorgangs stärker leitet und jo 734 schnell abschaltet. Die Gatespannung VtN-durchläuft daher ausgehend von dem hohen Wert VH sehr schnell die Schaltwelle von 734, d. h. die zunächst starke Festlegung des Ausgangs wird beschleunigt aufgehoben. Mithin kann die Lastka-J5 pazität CL rasch aufgeladen werden.
Das heißt es erfolgt eine Verschiebung der Schaltschwelle der Verzögerungsstufe 2 bei Ansteuerung des Treibertransistors 722 mit der Ausgangsspannung Vw-der Übertragungsstufe und somit eine Ausnutzung der Verzögerung von 711. Weiterhin wird bei einer Beschallung der Source von 722 mit dem Eingangsimpuls Vw 722 erst dann leitend, wenn V«v um die Schwellenspannung von 722 unter das Gatepotential abgesunken ist Erreicht wird die kurze Anstiegszeit des Ausgangsimpulses V0 ferner durch die Erhöhung der Leitfähigkeit des Übertragungstransistors 711 bei verbesserter Voraufladung des Gates. Ober 721 und 710, der schon zu Beginn der VWImpuIsphaie das Drainpotential VH hat, so daß sich die Vorspannung VH - VT zuverlässig einstellt Schließlich trägt zur Erhöhung der Leitfähigkeit des Übertragungstransistors 7*11 die verzögerte Entladung des Gates von 7"Il über TXQ und 722 bei, so daß sich eine stärkere Spannungsüberhöhung ergibt. Da also einerseits die Entladung des Gates von 732 über 722 später einsetzt, wodurch die mit 732 verbundene Elektrode von Ci länger auf Massepotential gehalten wird, und andererseits die Übertragungsstufe 1 den Eingangsimpuls Vni besser durchläßt, kann sich während des Vw-Anstiegs an ίο C3 rascher eine größere Vorspannung (VH) ausbilden. Daher ergibt sich gegen Ende des Bootstrap-Vorgangs eine höhere Gatespannung Vni- am Ladetransistor 733. Dies bewirkt eine schnellere Aufladung der Lastkapazität CL
ίο Neben der höheren Aufladung des Rückkoppelkondensators C3 erfolgt auch eine stärkere Entladung des Gates von 734 der Endstufe. Maßgeblich dafür ist zum einen der Beirieb dts Lasttransistors 721 der Verzögerungsstufe 2 im ungesättigten Bereich seiner Charakteristik als Source-Folger, so daß das Gate von 734 auf eine Spannung aufgeladen wird, die nahezu gleich der Amplitude des Eingangsimpulses V«v ist. Zum andern ist dafür maßgeblich die Ansteuerung des Treibertransistors 722 der Verzögerungsstufe 2 mit der durch den Bootstrap-Effekt am Rückkoppelkondensator C3 gebildeten überhöhten Spannung V,vn so daß der anfangs sehr hochohmige 722 während des Bootstrap-Vorgangs stärker leitet und jo 734 schnell abschaltet. Die Gatespannung VtN-durchläuft daher ausgehend von dem hohen Wert VH sehr schnell die Schaltwelle von 734, d. h. die zunächst starke Festlegung des Ausgangs wird beschleunigt aufgehoben. Mithin kann die Lastka-J5 pazität CL rasch aufgeladen werden.
3. Geringe Verlustleistung der Verzögerungsstufe. Dies wird dadurch erreicht, daß zu keiner Zeit ein
Querstrom durch die Reihenschaltung aus dem LasttransistoT 721 und dem Treibertransistor 722
fließen kann, weil sich die Drain von 721 und die Source von 722 zu jeder Zeit auf demselben
Potential befinden. Folglich wird die Eingangsimpuisqueiie
V/v durch die Verzogerungssiute überhaupt
nicht ohmisch, sondern lediglich kapazitiv belastet
In F i g. 4 ist ein weiteres Ausführungsbeispiel der
verbesserten Treiberschaltung dargestellt, wobei für die verwendeten Bauelemente konkrete Auslegungsparameter-aiigegeben
sind. Dazu zählen insbesondere die die jeweilige Transistorgeometrie kennzeichnenden Weiten-/Längenangaben
W/L der Feldeffekttransistoren bzw. die Kapazuätswerte der Kondensatoren. In
Weiterbildung der Schaltung nach Fig.2 ist in Fig.4
die -Vorsehung einer zusätzlichen Schaltstufe 6 zur Erzeugung des Vwlmpulses gezeigt, die bereits in der
vorhergehenden Beschreibung angesprochen wurde. Weiterhin ist in F i g. 4 eine vorteilhafte Ergänzung der
Verzögerungsstufe 2 vergesehen.
Die zur Erzeugung des Vw-Impulses für den
jeweiligen Nebeneingang vorgesehene Schaltstufe 6 stellt eine grundsätzlich an sich bekannte und mit der
Ausgangsstufe 3 hinsichtlich ihres allgemeinen Aufbaus sowie ihrer Wirkungsweise vergleichbare schnelle
Inverterschaltung dar, auf die hier nicht näher eingegangen zu werden braucht Für den Betrieb der
Gesamtschaltung braucht deshalb nur ein einziger extern zugeführter Eingangsimpuls, in diesem Fall V1n vorgesehen
zu werden.
Die in der Verzögerungsstufe 2 vorgesehene vorteilhafte Ergänzung in Form des zusätzlichen Feldeffekttransistor.; T20' ist insbesondere bei der Realisierung
kürzerer Vo-Impulszeiten vorteilhaft. Γ20' dient in
diesem Fall zur Unterstützung von T20 beim Auf- und Entladen des Gates von 721. Wäre Γ20 allein
vorhanden, so müßte er zur Erzeugung der Gate-Vorspannung VH — VT während der Vo-Impulsphase
niederohmiger sein als während der Einkopplungsphase von Vm. Daher ist bei dem Ausführungsbeispiel nach
Fig.4 ein zusätzlicher Feldeffekttransistor Γ20' zur
Aufladung neben dem nun hochohmiger auslegbaren T20 zur Entladung des Gates von T2\ vorgesehen.
Soweit N-Kanal Feldeffekttransistoren angenommen sind, können gleichermaßen bei entsprechender Anpassung
der Spannungspolaritäten dazu komplementäre Transistoren verwendet werden. Soweit ferner die
Beg.iffe Auf- und Entladen benutzt sind, kann einem Entladen durchaus ein Aufladen z. B. auf negative
Spannungswerte entsprechen. Die in der Beschreibung der Ausführungsbeispiele erwähnten Kapazitäten können
ferner den Bauelementen eigene, verteilte ode : auch diskrete Kondensatoren bzw. Mischformen daraus
sein. In gleicher Weise sind auch die Zeit-, Spannungsund Bauelementangaben lediglich als beispielshafte
Werte anzusehen.
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Treiberschaltung mit Feldeffekttransistoren
enthaltend zwei gegenphasig angesteuerte Vorstufen als Übertragung«- bzw. Verzögerungsstufe,
deren Ausgänge mit einer Bootsirap-Gegentaktausgangsstufe gekoppelt sind, wobei die Verzögerungsstufe als Gegentaktstufe mit einem Treibertransistor
und einem dazu in Reihe liegenden Lasttransistor aufgebaut ist, deren gemeinsamer Verbindungspunkt den Ausgang dieser Stufe darstellt, dadurch gekennzeichnet, daß der Schaltungseingang (IN) der Verzögerungsstufe (2) mit der
Drain des Lasttransistors (T21) verbunden ist, daß vom Schaltungsausgang (Vo) auf das Gate dieses
Lasuransistors (T2i) eine Rückkopplungsverbindung (4) besteht, die Schaltungsmittel (T20, T20')
zur Impedanzerhöhung der Rückkopplungsverbindung während der Einkopplungsphase des Eingangssignals (Vin) enthält, und daß eine Verbindung
(5) zwischen dem Gate des Treibertransistors (T22) der Verzögerungsstufe (2) und dem Ausgang (NI')
der Übertragungsstufe (1) und damit dem mit dem Bootstrap-Kondensator (C3) verbundenen Eingang
(NI')der Gegentaktausgangsstufe (3) vorgesehen ist
2. Treiberschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß in der Rückkopplungsverbindung vom Schaltungsausgang (Vo) auf das Gate des
Lasttransistoib (T2t) der Verzögerungsstufe (2) die
Source-Drain-Schaltstreckc eines Feldeffekttransi- jo
stors (T7O) angeordnet ist, dessen Gate an einer
festen Vorspannung, vorzugsweise an der Versorgungsspannung (VH), liegt
3. Treiberschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit dem Gate des jr>
Lasttransistors (T2\) der Ver..ögerungsstufe (2) ein weiterer Feldeffekttransistor (T201) verbunden ist,
dessen Gate mit dem Schaltungsausgang (Vo) und dessen verbleibender Anschluß an einer festen
Spannung, voi-zugsweise der Versorgungsspannung (VH), liegt
4. Treiberschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine erhöhte
zwischen Drain und Gate des Lasttransistors (T2\)
der Verzögerungsstufe (2) wirksame Kapazität(C2).
5. Treiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß beide
äußeren Anschlüsse der Reihenschaltung des Treiber- und Lasttransistors (T22, TU) in der
Verzögerungsstufe (2) mit dem Schaltungseingang -,0 (Vin)gekoppelt sind.
6. Treiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das
gegenphasige Eingangssignal (Vm) für die Ansteuerung der jeweils anderen Vorstufe, insbesondere der
Übertragungsstufe (1), aus dem einen extern zugeführten Eingangssignal (Vm) mittels einer
weiteren Bootstrap-In veiters tufe (6) abgeleitet ist
(F ig. 4).
7. Verwendung einer Schaltung nach einem der t>o
vorhergehenden Ansprüche als invertierende Treiberschaltung.
8. Verwendung einer Schaltung nach einem der Ansprüche 1 bis 6 als nicht-invertierende Treiberschaltung durch Umkehrung der gegenphasigen br>
Ansteuerung der beiden Vorstufen (1,2).
Die Erfindung betrifft eine Treiberschaltung mit Feldeffekttransistoren entsprechend dem Oberbegriff
des Patentanspruchs 1.
An derartige Treiberschaltungen wird üblicherweise die Aufgabe gestellt, zu einem bestimmten Zeitpunkt
ohne größeren eigenen Verlustleistungsverbrauch einen relativ hohen Ausgangsstrom bereitzustellen, der zur
Llmladung einer im Vergleich zur Eingangskapazität großen Lastkapazität am Ausgang erforderlich ist
Insbesondere bei einer hochintegrierten Digitalschaltung stellt sich immer wieder das Problem, aus einem
einzigen von außen zur Verfugung gestellten Taktimpuls eine Reihe weiterer (interner) Impulse zu erzeugen,
deren zeitliche Aufeinanderfolge durch die Betriebsweise der Gesamtschaltung vorgeschrieben ist Die dabei
an eine einzelne Treiberschaltung zu stellenden Anforderungen bestehen in der Regel darin, einen
Impuls bestimmter Form zu liefern, der gegenüber dem vorgegebenen Eingangsimpuls um eine definierte
Verzögerungszeit versetzt ist zugleich aber eine kurze Anstiegs- und/oder Abfallzeit aufweist Dabei wird vom
Ausgangsimpuls im Gegensatz zur Eingangsimpulsquelle eine hohe Stromtreibfähigkeit verlang, d. h. er muß
mit einer.großen Kapazität belastbar sein, die bei monolithisch integrierten.Halbleiterschaltungen, insbesondere FET-Schaltungen, durch die Eingänge der zu
treibenden Folgeschaltkreise und deren Zuleitungen gebildet wird.
Treiberschaltungen mit Feldeffekttransistoren sind bereits in vielfältiger Ausführung bekanntgeworden. Als
repräsentativ für den Stand der Technik auf diesem Gebiet können beispielsweise die folgenden Literatursteilen gelten: US-Patentschriften 36 31 267, 37 69 528
und 38 98 479 sowie die Veröffentlichungen im IBM Technical Disclosure Bulletin Vol. 14, Nr. 4, September
1971, Seite 1084, Vol. 16, Nr. 1, Juni 1973, Seiten 50/51 und Vol. 18, Nr. 4, September 1975, Seiten 1028/1029.
Als typischer Stand der Technik für den grundsätzlichen Aufbau einer Treiberschaltung, von dem die noch
zu beschreibende Erfindung ausgeht, kann die in F i g. 1
gezeigte Schaltung angesehen werden. Der dort ersichtliche grundsätzliche Schaltungsaufbau aus mehreren Te'lschaltkreisen ist z. B. aus der DE-Offenlegungsschrift 25 53 517 (internes Aktenzeichen GE
975 018) mit weiteren Hinweisen bekannt.
Die Aufgabe der Erfindung besteht nun darin, eine mit Feldeffekttransistoren aufgebaute Treiberschaltung der
eingangs genannten Art im Hinblick auf eine kürzere Anstiegs- und Abfallzeit des Ausgangsimpulses weiter
zu verbessern. Dabei soll die anzugebende Schaltung ohne weiteres monolithisch integrierbar sein. Die
Verringerung der Schaltzeiten soll im übrigen nicht mit einem zu großen Schaltungsaufwand erkauft werden
müssen.
Die zur Lösung dieser Aufgabe im Rahmen der Erfindung vorgesehenen Maßnahmen sind im Patentanspruch 1 angegeben. Vorteilhafte Weiterbildungen der
Erfindung sind in den Unteransprüchen gekennzeichnet.
Zusammengefaßt wird eine Treiberschaltung in FET-Technik angegeben, die aus einem einzigen
Eingangsimpuls einen hochbelastbaren Taktimpuls mit kurzer Anstiegs- und Abfallzeit erzeugt, wobei relativ
zum Eingangsimpuls die ansteigende Flanke um eine einstellbare Verzögerungszeit versetzt, die abfallende
Flanke aber nahezu unverzögert ist.
Diese vorteilhafte Impulsform wird durch eine verbesserte Ansteuerung der Bootstrap-Endstufe erreicht. Die beiden Vorstufen, nämlich die Übertraeunes-
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2816980A DE2816980C3 (de) | 1978-04-19 | 1978-04-19 | FET-Treiberschaltung mit kurzen Schaltzeiten |
GB7907525A GB2019684B (en) | 1978-04-19 | 1979-03-02 | Fet driver circuits |
FR7906427A FR2423922A1 (fr) | 1978-04-19 | 1979-03-08 | Circuit de commande a transistors a effet de champ offrant des temps de commutation courts |
JP2882079A JPS54140864A (en) | 1978-04-19 | 1979-03-14 | Drive circuit |
US06/027,128 US4276487A (en) | 1978-04-19 | 1979-04-04 | FET driver circuit with short switching times |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2816980A DE2816980C3 (de) | 1978-04-19 | 1978-04-19 | FET-Treiberschaltung mit kurzen Schaltzeiten |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2816980A1 DE2816980A1 (de) | 1979-10-25 |
DE2816980B2 DE2816980B2 (de) | 1980-02-21 |
DE2816980C3 true DE2816980C3 (de) | 1980-10-09 |
Family
ID=6037408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2816980A Expired DE2816980C3 (de) | 1978-04-19 | 1978-04-19 | FET-Treiberschaltung mit kurzen Schaltzeiten |
Country Status (5)
Country | Link |
---|---|
US (1) | US4276487A (de) |
JP (1) | JPS54140864A (de) |
DE (1) | DE2816980C3 (de) |
FR (1) | FR2423922A1 (de) |
GB (1) | GB2019684B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4395644A (en) * | 1979-08-15 | 1983-07-26 | Nippon Electric Co., Ltd. | Drive circuit |
US4401904A (en) * | 1980-03-24 | 1983-08-30 | Texas Instruments Incorporated | Delay circuit used in semiconductor memory device |
CA1189993A (en) * | 1980-07-07 | 1985-07-02 | Joseph T. Suste | System for driving ac plasma display panel |
DE3174470D1 (en) * | 1980-09-26 | 1986-05-28 | Toshiba Kk | Dynamic signal generation circuit |
DE3144513C1 (de) * | 1981-11-09 | 1983-05-05 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt |
JPS58181319A (ja) * | 1982-04-19 | 1983-10-24 | Hitachi Ltd | タイミング発生回路 |
US4546276A (en) * | 1982-07-29 | 1985-10-08 | At&T Bell Laboratories | Full output voltage driver circuit using bootstrap capacitor and controlled delay circuitry |
US4496852A (en) * | 1982-11-15 | 1985-01-29 | International Business Machines Corporation | Low power clock generator |
US4525640A (en) * | 1983-03-31 | 1985-06-25 | Ibm Corporation | High performance and gate having an "natural" or zero threshold transistor for providing a faster rise time for the output |
US5430387A (en) * | 1992-09-16 | 1995-07-04 | International Business Machines Corporation | Transition-controlled off-chip driver |
US5784575A (en) * | 1996-07-24 | 1998-07-21 | International Business Machines Corporation | Output driver that parks output before going tristate |
US6845348B1 (en) * | 2000-04-03 | 2005-01-18 | Lsi Logic Corporation | Driver waveform modeling with multiple effective capacitances |
US6597553B2 (en) | 2001-12-18 | 2003-07-22 | Honeywell International Inc. | Short circuit protection for a high or low side driver with low impact to driver performance |
JP5665299B2 (ja) * | 2008-10-31 | 2015-02-04 | 三菱電機株式会社 | シフトレジスタ回路 |
JP5188382B2 (ja) * | 2008-12-25 | 2013-04-24 | 三菱電機株式会社 | シフトレジスタ回路 |
US8785291B2 (en) | 2011-10-20 | 2014-07-22 | International Business Machines Corporation | Post-gate shallow trench isolation structure formation |
US8466496B2 (en) | 2011-11-17 | 2013-06-18 | International Business Machines Corporation | Selective partial gate stack for improved device isolation |
CN108964645B (zh) * | 2018-09-30 | 2024-04-05 | 上海艾为电子技术股份有限公司 | 延时电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631267A (en) * | 1970-06-18 | 1971-12-28 | North American Rockwell | Bootstrap driver with feedback control circuit |
US3714466A (en) * | 1971-12-22 | 1973-01-30 | North American Rockwell | Clamp circuit for bootstrap field effect transistor |
US3769528A (en) * | 1972-12-27 | 1973-10-30 | Ibm | Low power fet driver circuit |
US3806738A (en) * | 1972-12-29 | 1974-04-23 | Ibm | Field effect transistor push-pull driver |
US3898479A (en) * | 1973-03-01 | 1975-08-05 | Mostek Corp | Low power, high speed, high output voltage fet delay-inverter stage |
DE2553517C3 (de) * | 1975-11-28 | 1978-12-07 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verzögerungsschaltung mit Feldeffekttransistoren |
US4061933A (en) * | 1975-12-29 | 1977-12-06 | Mostek Corporation | Clock generator and delay stage |
US4063117A (en) * | 1977-01-07 | 1977-12-13 | National Semiconductor Corporation | Circuit for increasing the output current in MOS transistors |
-
1978
- 1978-04-19 DE DE2816980A patent/DE2816980C3/de not_active Expired
-
1979
- 1979-03-02 GB GB7907525A patent/GB2019684B/en not_active Expired
- 1979-03-08 FR FR7906427A patent/FR2423922A1/fr active Granted
- 1979-03-14 JP JP2882079A patent/JPS54140864A/ja active Granted
- 1979-04-04 US US06/027,128 patent/US4276487A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS54140864A (en) | 1979-11-01 |
JPH0114736B2 (de) | 1989-03-14 |
US4276487A (en) | 1981-06-30 |
FR2423922A1 (fr) | 1979-11-16 |
GB2019684B (en) | 1982-05-12 |
FR2423922B1 (de) | 1982-10-01 |
DE2816980A1 (de) | 1979-10-25 |
DE2816980B2 (de) | 1980-02-21 |
GB2019684A (en) | 1979-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2816980C3 (de) | FET-Treiberschaltung mit kurzen Schaltzeiten | |
DE2553517C3 (de) | Verzögerungsschaltung mit Feldeffekttransistoren | |
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE2522341C3 (de) | Schaltungsanordnung zur Pegelanpassung einer implsförmigen Spannung, insbesondere zur Verwendung in einer elektronischen Kleinuhr | |
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE2525057A1 (de) | Spannungsvervielfacherschaltung | |
DE2359151A1 (de) | Steuerschaltung fuer feldeffekttransistoren | |
DE3050199C2 (de) | Logikschaltung | |
DE2356974A1 (de) | Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen | |
DE2659660A1 (de) | Eingangspufferschaltung fuer speicherschaltungen | |
DE2359647A1 (de) | Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung | |
DE2010956A1 (de) | Aktive Verzögerungsleitung | |
DE3405936C2 (de) | ||
DE2316619A1 (de) | Halbleiterschaltung | |
DE2410205A1 (de) | Hystereseschaltung | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
DE4033950A1 (de) | Mos-treiberschaltung | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2255210C3 (de) | Datenspeicherschaltung | |
DE2526119B2 (de) | Verbundtransistorschaltung | |
DE3017928C2 (de) | Relaxationsoszillator | |
DE4312050C2 (de) | Ausgangsschaltung mit offenem Drain | |
DE2734008C3 (de) | Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte | |
DE102021116029A1 (de) | Hochgeschwindigkeits-gatetreiberschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |