DE4033950A1 - Mos-treiberschaltung - Google Patents

Description

Die Erfindung betrifft eine MOS-Treiberschaltung nach dem Ober­ begriff des Patentanspruchs 1, insbesondere eine solche mit einem "Bootstrap"-Kondensator.

Im allgemeinen treibt eine MOS-Treiberschaltung in Reaktion auf ein Eingangssignal einen hohen Strom von Hunderten von mA an einen Ausgangsanschluß. Aufgrund des hohen Treiberstromver­ brauchs ist üblicherweise eine Gegentaktendstufe in der MOS- Treiberschaltung vorgesehen, um den Leistungsverbrauch zu ver­ ringern. In der Gegentaktendstufe sind ein "pull-up" NMOS- Transistor und ein "pull-down" NMOS-Transistor zwischen eine Speisespannung (Vcc) und eine Massespannung (Vss) eingeschleift und ein sowohl mit dem Sourceanschluß des "pull-up" NMOS-Tran­ sistors als auch mit dem Drainanschluß des "pull-down" NMOS- Transistors verbundener Knoten ist an den Ausgangsanschluß angeschlossen. Wegen eines Spannungsabfalls am "pull-up" NMOS- Transistor beim Treiben eines "high"-Ausgangssignals erreicht die Ausgangsspannung in solchen Gegentaktendstufen mit NMOS- Transistoren nicht den vollen Wert (Vcc) für die Spannungs­ differenz, sondern nur den Spannungswert (Vcc-VT), welcher um die Schwellenspannung (VT) verringert ist. Dieses ist unvor­ teilhaft, da sich die Betriebsgeschwindigkeit verlangsamt, wenn eine kapazitive Last getrieben wird.

Zur Lösung des obigen Problems wurde bereits über eine Treiber­ schaltung berichtet, die eine Anhebeschaltung beinhaltet, welche die Spannungsdifferenz (Vcc) am Ausgangsanschluß bereit­ stellt, indem sie den "pull-up" NMOS-Transistor mit einer auf über (Vcc) angehobenen Spannung treibt. Im wesentlichen enthält die die Anhebeschaltung enthaltende Treiberschaltung einen "Bootstrap"-Kondensator, und der "Bootstrap"-Kondensator in der Anhebeschaltung ist voraufgeladen, um so den "pull-up" NMOS- Transistor mit einem Spannungswert (Vcc+α) zu treiben, der durch Addieren der Voraufladungsspannung (α) zur Speise­ spannung (Vcc) durch den Kondensator erhalten wird, woraufhin dementsprechend der "pull-up" NMOS-Transistor vollständig lei­ tend geschaltet und dann die volle Spannungsdifferenz (Vcc) dem Ausgangsanschluß zugeführt ist.

Die oben beschriebene Treiberschaltung ist allerdings von der Speisespannung (Vcc) abhängig. Wenn sich die Speisespannung ändert, variiert demgemäß die Ausgangsspannung im selben Maß wie die Speisespannung. Insbesondere wenn die Spannung höher als die normale Speisespannung ist, zum Beispiel im Fall eines hohen Spannungswertes von über 6 V bei einer normalen Speise­ spannung von 5 V, resultieren die am Ausgangsanschluß auf­ tretende Kapazität und parasitäre Reaktanz in Rauschen von Masse- und Speiseleitung.

Aufgabe der Erfindung ist die Schaffung einer MOS-Treiberschal­ tung, welche eine konstante Ausgangsspannung unabhängig von Änderungen der Speisespannung liefert.

Diese Aufgabe wird für eine MOS-Treiberschaltung der eingangs genannten Art durch die kennzeichnenden Merkmale des Patent­ anspruches 1 gelöst.

Die erfindungsgemäße MOS-Treiberschaltung leistet eine effek­ tive Ausgangsspannungsbegrenzung. Die vorbestimmte Spannung ist durch Summation von Schwellenspannungen wenigstens eines MOS- Transistors und einer Referenzspannung gebildet, die unabhängig von Veränderungen der Speisespannung einen konstanten Wert besitzt. Bei Vorliegen eines hohen Wertes für (Vcc) wird der dem "pull-up" NMOS-Transistor zugeführte Strom über die Be­ grenzerstufe zur Speisespannungsleitung geführt, so daß die angehobene Spannung auf den Wert (Vcc+β) begrenzt wird (mit einer Begrenzungsspannung β).

Eine bevorzugte Ausführungsform der Erfindung ist in den Zeich­ nungen dargestellt und wird nachfolgend beschrieben.

Fig. 1 zeigt ein Schaltkreisdiagramm eines bekannten MOS- Treibers,

Fig. 2A Spannungskurven an zugehörigen Punkten des bekannten MOS-Treibers bei kleinem (Vcc),

Fig. 2B Spannungskurven wie in Fig. 2A, jedoch bei hohem (Vcc),

Fig. 3 ein Schaltkreisdiagramm eines erfindungsgemäßen MOS- Treibers,

Fig. 4A Spannungskurven an zugehörigen Punkten des MOS- Treibers der Fig. 3 bei kleinem (Vcc) und

Fig. 4B Spannungskurven gemäß Fig. 4A, jedoch bei hohem (Vcc) .

Zunächst wird unter Bezugnahme auf die Fig. 1, 2A und 2B der bekannte MOS-Treiber erläutert, um das Verständnis für die Er­ findung vor Beschreibung einer bevorzugten Ausführungsform derselben zu erleichtern. Eine in Fig. 1 gezeigte MOS-Treiber­ schaltung enthält NAND-Gatter (NA1, NA2 und NA3) für die Durch­ schaltsteuerung eines Paares komplementärer Eingangssignale (DB und ) in Abhängigkeit von einem Ausgangsfreigabesignal (OE), eine Anhebungsstufe (BT) für die Erzeugung einer angehobenen Spannung in Abhängigkeit von den Ausgangssignalen der NAND- Gatter (NA1 und NA2), eine Gegentaktendstufe, bestehend aus einem "pull-up" NMOS-Transistor (M4) und einem "pull-down" NMOS-Tran­ sistor (M5), sowie eine Begrenzerstufe (CL).

Der "pull-down" NMOS-Transistor (M5) ist über einen Inverter (INT2) mit dem Ausgang des NAND-Gatters (NA3) verbunden. Die Anhebungsstufe (BT) lädt einen "Bootstrap"-Kondensator (Cb) auf eine Speisespannung vor, sobald am Ausgang des NAND-Gatters (NA1) ein "high"-Signal anliegt. Zugleich ist ein mit dem Gate­ anschuß des "pull-up" NMOS-Transistors (M4) verbundener Span­ nungsanhebungsknoten (N1) über einen NMOS-Transistor (M3) geer­ det, der durch ein "high"-Ausgangssignal des NAND-Gatters (NA2) leitend geschaltet wird. Die Begrenzerstufe (CL) enthält drei NMOS-Transistoren (M6, M7, M8), welche zwischen den Spannungs­ anhebungsknoten (N1) und eine Speisespannung (Vcc) in Serie hintereinander geschaltet sind und deren Gateanschlüsse mit den jeweiligen Drainanschlüssen verbunden sind.

Dementsprechend wird eine dem Spannungsanhebungsknoten (N1) zu­ geführte, angehobene Spannung (VN1) auf einen Wert begrenzt, der sich aus der Summe der Schwellenspannungen (VT) dieser NMOS-Transistoren zuzüglich der Speisespannung (Vcc) ergibt. Der Ausgang der wie oben beschrieben aufgebauten, bekannten NMOS-Treiberschaltung besitzt drei mögliche Zustände, d. h. einen Zustand hoher Impedanz, einen "high"-Zustand und einen "low"- Zustand. Im ersten Fall eines Zustandes hoher Impedanz sind die Ausgänge der NAND-Gatter (NA1, NA2, NA3) jeweils im "high"- Zustand unabhängig von den Eingangssignalen (DB und DB), sobald das Ausgangsfreigabesignal (OE), d. h. die Spannung (VOE), im "low"-Zustand ist. Das "high"-Ausgangssignal des NAND-Gatters (NA1) wird durch einen Inverter (INT1) in einen "low"-Zustand umgewandelt und einem Anschluß des "Bootstrap"- Kondensators (Cb) zugeführt, so daß dieser zur Aufladung mit einer Spannung (Vcc-VT) über einen NMOS-Transistor (M1) stromversorgt wird. Gleichzeitig bleibt ein PMOS-Transistor (M2), dem das "high"-Ausgangssignal des NAND-Gatters (NA1) zugeführt ist, in einem sperrenden Zustand und der NMOS- Transistor (M3), dem ein "high"-Ausgangssignal des NAND-Gatters (NA2) zugeführt ist, wird leitend, wodurch der Spannungsan­ hebungsknoten (N1) auf die Massespannung gelegt ist und der "pull-up" NMOS-Transistor (M4) in einem Sperrzustand verbleibt. Andererseits wird ein "high"- Ausgangssignal des NAND-Gatters (NA3) durch den Inverter (INT2) in einen "low"-Zustand ge­ wandelt und dem "pull-down" NMOS-Transistor (M5) zugeführt, so daß dieser in einem Sperrzustand bleibt. Der Ausgangsanschluß (OT) bleibt daher in einem Zustand hoher Impedanz.

Wenn das Ausgangsfreigabesignal (OE) in den "high"-Zustand gelangt, variieren die Ausgangszustände der NAND-Gatter (NA1, NA2, NA3) in Abhängigkeit der Eingangszustände (DB und ).

Wenn zunächst das Eingangssignal (DB) in einem "low"-Zustand und das Eingangssignal () in einem "high"-Zustand ist, bleiben die Ausgänge der NAND-Gatter (NA1 und NA2) im "high"-Zustand, so daß der "pull-up" NMOS-Transistor (M4), wie oben beschrieben, im Sperrzustand bleibt. Dagegen wird der "pull-down" NMOS-Tran­ sistor (M5) leitend, weil der Ausgangszustand des NAND-Gatters (NA3) in einen "low"-Zustand übergeht. Demgemäß wird der Aus­ gangsanschluß (OT) auf eine Massespannung (Vss) geführt. Wenn dagegen das Eingangssignal (DB) im "high"-Zustand und das Ein­ gangssignal () im "low"-Zustand ist, gehen die Ausgangszu­ stände der NAND-Gatter (NA1 und NA2) in den "low"-Zustand über, und der Ausgang des NAND-Gatters (NA3) bleibt auf dem "high"- Zustand. Durch das "low"-Ausgangssignal des NAND-Gatters (NA2) wird der NMOS-Transistor (M3) sperrend geschaltet. Weiterhin wird durch das "low"-Ausgangssignal des NAND-Gatters (NA1) der PMOS-Transistor (M2) leitend geschaltet und der Ausgang des In­ verters (INT1) auf den "high"-Zustand geführt, so daß die im Kondensator (Cb) gespeicherte Ladung dem Spannungsanhebungskno­ ten (N1) über den PMOS-Transistor (M2) zugeführt wird. Als Resultat wird der Spannungsanhebungsknoten (N1) auf eine Spannung von (Vcc+α) angehoben (wobei α durch die Dimensionen des Kondensators (Cb) bestimmt ist). Der Gatean­ schluß des "pull-up" NMOS-Transistors (M4) wird dadurch mit der angehobenen Spannung (Vcc+α) beaufschlagt und dann vollstän­ dig leitend geschaltet, so daß der Ausgangsanschluß (OT) mit seiner Spannung (VOT) auf die volle Spannung (Vcc) geführt wird. Gleichzeitig werden die Transistoren (M6, M7, M8) in der Begrenzerstufe (CL) leitend geschaltet, sobald die dem Span­ nungsanhebungsknoten (N1) zugeführte angehobene Spannung (Vcc+α) größer ist als der durch die Begrenzerstufe bestimmte Wert (Vcc+3×VT) (hierbei ist VT die Schwellenspannung der MOS- Transistoren), so daß ein Strom vom Spannungsanhebungsknoten (N1) zur Speisespannung (Vcc) fließt, um den Spannungsanhebungs­ knoten (N1) auf den Spannungswert (Vcc+3×VT) zu begrenzen.

Wie jedoch aus den Fig. 2A und 2B zu ersehen ist, ist der Span­ nungsanhebungsknoten (N1) mit der Speisespannung (Vcc) über die Begrenzerstufe (CL) in der oben erwähnten MOS-Treiberschaltung derart verbunden, daß die Spannung (VN1) am Spannungsanhebungs­ knoten (N1) in Abhängigkeit von einer Veränderung der Speise­ spannung (Vcc) variiert. Entsprechend erhöht sich bei hohem (Vcc) die begrenzende Spannung, i. e. (Vcc+3×VT), wodurch sich die Begrenzungswirkung verschlechtert. Außerdem werden die die Begrenzerstufe bildenden MOS-Transistoren (M6, M7, M8) im linearen Arbeitsbereich betrieben, wodurch die zur Begrenzung auf den Wert (Vcc+3×VT) benötigte Zeit ein Mehrfaches von 10 ns beträgt, so daß es schwierig ist, den Ausgangsspannungs- Pegel wirklich zu begrenzen.

Die in Fig. 3 dargestellte, erfindungsgemäße MOS-Treiberschal­ tung unterscheidet sich von der bekannten MOS-Treiberschaltung der Fig. 1 darin, daß die Begrenzereinrichtung (CP) einen anderen Aufbau aufweist und zwischen den Spannungsanhebungs­ knoten (N1) und den Ausgangsanschluß (OT) geschaltet ist. Da die anderen Teile mit Ausnahme der obigen Unterschiede unver­ ändert sind, sind sich entsprechende Elemente mit denselben Bezugszeichen wie in Fig. 1 versehen. Wenn der dem obigen Spannungsanhebungsknoten (N1) zugeführte, erhöhte Spannungswert (Vcc+α) größer als ein vorbestimmter Spannungswert ist, wird bei der erfindungsgemäßen Begrenzerstufe (CP) der Strom­ pfad vom Spannungsanhebungsknoten (N1) zum Ausgangsanschluß (OT) geöffnet, um den angehobenen Spannungswert auf den vorbe­ stimmten Spannungswert zu begrenzen. Hierbei bleibt der ge­ setzte Spannungswert unabhängig von einer Änderung der Speise­ spannung auf einem konstanten Wert.

Die Begrenzerstufe (CP) besteht aus einer Erzeugerstufe (GN) zur Erzeugung einer Referenzspannung (VR) und einer Schalt­ einrichtung (SW) zum Öffnen oder Schließen des Strompfads. Die Erzeugerstufe (GN) enthält einen PMOS-Transistor (M9), der zwischen die Speisespannung (Vcc) und einen auf einer Referenz­ spannung (VR) liegenden Ausgangsknoten (N2) eingeschleift ist und abhängig von einem Freigabesignal () leitend oder sper­ rend geschaltet wird, n Dioden (D1 bis Dn) zur Bereitstellung der Referenzspannung (VR), welche hintereinander in Vorwärts­ richtung zwischen den Ausgangsknoten (N2) für die Referenzspan­ nung und die Massespannung (Vss) geschaltet sind, sowie einen NMOS-Transistor (M10), der leitend geschaltet ist, wenn die Differenz zwischen der seinem Gateanschluß zugeführten Speise­ spannung (Vcc) und der seinem Sourceanschluß zugeführten Refe­ renzspannung (VR=n×VD) größer ist als sein Schwellenspannungs­ wert (VT), und der sperrend geschaltet ist, wenn die obige Differenz geringer ist als der Schwellenspannungswert. Mit anderen Worten, der NMOS-Transistor (M10) ist leitend, wenn die Speisespannung (Vcc) die Ungleichung (Vcc<VT+n×VD) erfüllt, so daß der Wert (n×VD), welcher der Summe der Vorwärtsspannun­ gen der Dioden (D1 bis Dn) entspricht, die Referenzspannung (VR) bildet, und er ist sperrend geschaltet, wenn für (Vcc) die Ungleichung (Vcc<VT+n×VD) gilt, so daß die Spannung (Vcc) die Referenzspannung (VR) bildet. Bei hohem (Vcc) wird deshalb unabhängig von der Spannung (Vcc) ein konstanter Wert (n×VD) als Referenzspannung erzeugt.

Die Schalteinrichtung (SW) besteht aus einem ersten PMOS-Tran­ sistor (M11) und einem zweiten PMOS-Transistor (M12). Der Sour­ ceanschluß des ersten PMOS-Transistors (M11) ist mit dem Span­ nungsanhebungsknoten (N1) verbunden, dem Gateanschluß ist die Referenzspannung (VR) zugeführt und der Drainanschluß ist mit dem Sourceanschluß des zweiten PMOS-Transistors (M12) verbun­ den. Dem Gateanschluß des zweiten PMOS-Transistors (M12) ist die obige Referenzspannung (VR) zugeführt, und sein Drainan­ schluß ist mit dem Ausgangsanschluß (OT) verbunden. Entspre­ chend werden die PMOS-Transistoren (M11 und M12) jeweils lei­ tend geschaltet, wenn die Differenz zwischen den Spannungen am Source- und am Gateanschluß die Schwellenspannung (VT) über­ steigt, und sie werden sperrend geschaltet, wenn die Differenz kleiner als die Schwellenspannung wird. Die PMOS-Transistoren (M11 und M12) werden also leitend geschaltet, wenn die dem Spannungsanhebungsknoten (N1) zugeführte angehobene Spannung (Vcc+α) größer ist als die Summe aus dem Wert der Referenz­ spannung (VR) und der Schwellenspannung (VT), i. e. (Vcc+α< VR+VT). Damit wird, wie aus den Fig. 4A und 4B zu sehen, die angehobene Spannung (Vcc+α) am Spannungsanhebungsknoten (N1) auf den Wert (VR+VT) begrenzt, der unabhängig von Änderungen der Speisespannung (Vcc) ist. Selbst wenn die Speisespannung (Vcc) einen hohen Wert annimmt, beträgt die dem Spannungsanhe­ bungsknoten (N1) zugeführte Spannungsdifferenz deshalb den konstanten Wert (VR+VT), so daß der Spannungspegel am Aus­ gangsanschluß (OT) unter einem konstanten Wert begrenzt bleibt.

Das Rauschen in der Speise- und der Masseleitung, welches durch von Schwankungen in der Speisespannung verursachte Änderungen der Ausgangsspannung erzeugt wird, kann damit verhindert werden. Weil die erfindungsgemäße Begrenzerstufe die Ladung am Spannungsanhebungsknoten (N1) zum Ausgangsanschluß (OT) ab­ führt, ist es weiterhin möglich, während des Übergangs von einem "low"-Zustand zu einem "high"-Zustand mehr Ladung rasch abzuführen, mit dem Ergebnis, daß die Begrenzerfunktion im Vergleich zu der bekannten effektiver durchgeführt werden kann.

Claims (5)

1. MOS-Treiberschaltung mit:
einem "pull-up" NMOS-Transistor (M4), dessen Drainanschluß mit der Speisespannung, dessen Sourceanschluß mit einem Ausgangs­ anschluß (OT) und dessen Gateanschluß mit einem Spannungs­ anhebungsknoten (N1) verbunden ist, der auf einer angehobenen Spannung liegt, wenn der Ausgangsanschluß (OT) in einem "high"- Zustand getrieben wird; und
einem "pull-down" NMOS-Transistor (M5), dessen Drainanschluß mit dem Ausgangsanschluß (OT) und dessen Sourceanschluß mit einer Massespannung (Vss) verbunden ist und der leitend geschaltet ist, wenn der Ausgangsanschluß (OT) in einem "low"-Zustand getrieben wird;
gekennzeichnet durch eine Begrenzerstufe (CP) zur Begrenzung der angehobenen Spannung auf eine vorbestimmte Spannung durch Öffnen eines den Spannungsanhebungsknoten (N1) mit dem Aus­ gangsanschluß (OT) verbindenden Strompfades, sobald die erhöhte Spannung am Spannungsanhebungsknoten (N1) größer als der vor­ bestimmte Spannungswert ist.

2. MOS-Treiberschaltung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Begrenzerstufe (CP) folgende Elemente ent­ hält:
eine Erzeugerstufe (GN) zur Erzeugung einer konstanten, von Änderungen der Speisespannung (Vcc) unabhängigen Referenzspannung (VR); und
eine zwischen den Spannungsanhebungsknoten (N1) und den Aus­ gangsanschluß (OT) eingeschleifte Schalteinrichtung (SW), die leitend schaltet, wenn die angehobene Spannung am Spannungs­ anhebungsknoten (N1) größer ist als die Summe aus der an einer Steuerelektrode (N2) der Erzeugerstufe (GN) anliegenden Refe­ renzspannung (VR) und einer Schwellenspannung der Erzeugerstufe (GN).

3. MOS-Treiberschaltung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Erzeugerstufe (GN) folgende Elemente enthält:
einen zwischen die Speisespannung (Vss) und den Ausgangsan­ schluß (N2) für die Referenzspannung (VR) eingeschleiften PMOS-Transistor (M9), der in Abhängigkeit von einem Freigabesignal () leitend und sperrend geschaltet wird;
n Dioden (D1 bis Dn), die in Vorwärtsrichtung hintereinander geschaltet zwischen den Referenzspannungsausgangsanschluß (N2) und die Massespannung (Vss) eingeschleift sind, um die Refe­ renzspannung (VR) zu erzeugen; und
einen zwischen den Referenzspannungsausgangsanschluß (N2) und die n Dioden (D1 bis Dn) eingeschleiften NMOS-Transistor, der leitend geschaltet wird, wenn die Differenz zwischen der an seinem Gateanschluß anliegenden Speisespannung (Vcc) und der an seinem Sourceanschluß anliegenden Referenzspannung (VR) größer als die Schwellenspannung (VT) ist, und der sperrend geschaltet wird, wenn die Differenz kleiner als die Schwellenspannung ist.

4. MOS-Treiberschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Schalteinrichtung (SW) folgende Elemen­ te enthält:
einen ersten PMOS-Transistor (M11), dessen Sourceanschluß mit dem Spannungsanhebungsknoten (N1) und dessen Gateanschluß mit der Referenzspannung (VR) verbunden ist; und
einen zweiten PMOS-Transistor (M12), dessen Sourceanschluß mit dem Drainanschluß des ersten PMOS-Transistors (M11), dessen Drainanschluß mit dem Ausgangsanschluß (OT) und dessen Gate­ anschluß mit der Referenzspannung (VR) verbunden ist.

5. MOS-Treiberschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der vorbestimmte Spannungswert der Begrenzerstufe (CP) auf einen Wert gesetzt ist, welcher der Summe aus einem normalen Speisespannungswert (Vcc) und der Schwellenspannung (VT) wenigstens eines MOS-Transistors ent­ spricht.