DE19538463C2

DE19538463C2 - Ausgangspufferspeicher mit einem niedrigen Rauschen und einem hohem Ansteuerungsvermögen

Info

Publication number: DE19538463C2
Application number: DE19538463A
Authority: DE
Inventors: Yu-Chang Lin
Original assignee: Mosel Vitelic Inc
Current assignee: Promos Technologies Inc
Priority date: 1995-05-23
Filing date: 1995-10-16
Publication date: 1997-11-06
Anticipated expiration: 2015-10-17
Also published as: GB2301243B; KR960043524A; DE19538463A1; GB2301243A; US5877638A; GB9521856D0

Description

Die Erfindung betrifft einen Ausgangspufferspeicher nach dem Oberbegriff des Patentanspruches 1.

Wie dies die Fig. 1 zeigt, umfaßt ein bekannter Ausgangspuf ferspeicher 1 einen Pull-up-Transistor 102 und einen Push- down-Transistor 104. Das Dateneingangssignal DI und das Schaltsignal OE steuern das Einschalten des Pull-up- Transistors 102 und das Ausschalten des Push-down-Transistors 104. Wenn das Schaltsignal OE einen hohen Pegel besitzt und das Dateneingangssignal DI einen niedrigen Pegel aufweist, wird der Pull-up-Transistor 102 ausgeschaltet und wird der Push-down-Transistor 104 eingeschaltet. Die Nachteile dieses Kreises bestehen darin, daß dann, wenn der Pull-up-Transistor 102 (oder der Push-down-Transistor 104) eingeschaltet oder ausgeschaltet ist, oft ernstzunehmende Stromspitzen auftre ten. Die Stromspitzen fließen durch die Impedanz- und Induk tanzkomponente der Drähte der Stromversorgung und den Er dungsdraht. Aus diesem Grunde wird in der internen Stromver sorgung und der Erdspannung sehr viel Rauschen bewirkt. Ein zu großes Rauschen kann ein fehlerhaftes Arbeiten, insbeson dere im Falle von mehreren Ausgangsspeichern bewirken.

Um die Nachteile des Ausgangspufferspeichers 1 zu beseitigen, wurde ein anderer Ausgangspufferspeicher 2 entwickelt, der in der Fig. 2 dargestellt ist. Das Pull-up-Element 202 enthält drei Pull-up-Transistoren 206, 208 und 210, die parallel zu einander geschaltet sind, und das Push-down-Element 204 ent hält ebenfalls drei parallel geschaltete Push-down- Transistoren 212, 214 und 216. Das Einschalten und Ausschal ten der Transistoren erfolgt sequentiell, so daß die Strom spitzen wirksam gesteuert werden. Bei einem VLSI-Kreis liegen die gewünschten Antriebslastbereiche von einigen 10 bis eini gen 100 PF in Bezug auf die Ausgangsanschlüsse des Hauptaus gangsspeichers. Die Pull-up- und Push-down-Transistoren sind daher relativ groß. Insbesondere bei mit hoher Geschwindig keit arbeitenden Kreisen kann die Transistorgröße von einigen Hundert Mikrometern bis zu einigen Tausend Mikrometern rei chen. Das Pull-up-Element 202 und das Push-down-Element 204 enthalten gemäß Fig. 2 sechs Transistoren 206, 208, 210, 212, 214 und 216, wobei jeder Transistor eine Größe von etwa einem Drittel der Größe des Transistors 102 oder 104 der Fig. 1 besitzt. Obwohl dieser herkömmliche Ausgangspufferspei cher die Stromspitzen verringern kann, ist das Layoutmuster zu kompliziert und ist die Layoutfläche zu groß.

Außerdem werden nach einer Periode der Ladungszeit in dem Pull-in-Element die Gate-Source-Spannung V_GS und die Drain- Source-Spannung kleiner und kleiner, was zu einer kleineren Ladungsgeschwindigkeit in der letzten Hälfte der Ladungszeit führt. Aus diesem Grunde ist die Geschwindigkeit noch nicht befriedigend groß, obwohl bei dieser Art Ausgangspufferspei cher das Problem des Rauschens verbessert ist.

Wie dies bei dem Ausgangspufferspeicher 3 der Fig. 3 gezeigt ist, umfaßt das Pull-up-Element 302 zwei Pull-up-Transistoren 306 und 308, die parallel geschaltet sind, und enthält das Push-down-Element, zwei Push-down-Transistoren 310 und 312, die ebenfalls parallel geschaltet sind. Das Gate des Pull-up- Transistors 306 ist elektrisch mit dem Verbindungspunkt 314 zum Empfang der normalen Einschaltspannung verbunden und das Gate des Pull-up-Transistors 308 ist elektrisch mit einem Bootstrap-Kreis 316 zur Aufnahme einer verzögerten Ein schaltspannung verbunden, die durch den Kreis 316 erzeugt wird. Dieser Kreis 316 kann das Problem des Rauschens verbes sern und die Ladungsgeschwindigkeit beschleunigen. Wegen der Verwendung der beiden Pull-up-Transistoren und der beiden Push-down-Transistoren bleiben jedoch die Probleme des kom plizierten Layouts und der großen Layoutfläche bestehen.

Aus der DE 41 01 143 C1 geht ein Ausgangspufferspeicher gemäß dem Oberbegriff des Patentanspruches hervor. Bei diesem be kannten Ausgangspufferspeicher werden durch eine Versorgungs spannungswandlerschaltung voneinander unabhängig eine erste und eine zweite Versorgungsspannung erzeugt, die unterschied lich groß sind. Eine Boot-strap-Schaltung wird durch die hö here Versorgungsspannung vorgeladen und der Pull-up- Treiberkreis wird mit einem verstärkten Spannungspegel über eine Ausgangsgattereinrichtung bei Datensignalen mit einem hohen logischen Pegel angesteuert.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Ausgangspufferspeicher zu schaffen, bei dem die Geschwindig keit größer und das Rauschen kleiner sind.

Diese Aufgabe wird durch einen Ausgangspufferspeicher mit den Merkmalen des Patentanspruches 1 gelöst.

Vorteilhafterweise weist der erfindungsgemäße Ausgangspuffer speicher verringerte oder überhaupt keine Stromspitzen beim Einschalten oder beim Ausschalten auf. Das Layoutmuster ist weniger kompliziert und die Layoutfläche ist kleiner als bei bekannten Ausgangspufferspeichern. Vorteilhafterweise behält der erfindungsgemäße Ausgangspufferspeicher bei diesen Charakteristiken seine Ladegeschwindigkeit in der letzten Hälfte der Ladeperiode.

Bei dem vorliegenden Ausgangspufferspeicher liefert der Kreis für die Anfangsspannung eine Anfangsspannung an den Pull-up-Anschluß, die auf einen Anfangswert eingestellt ist, wobei Stromspitzen und das Rauschen beim Betrieb des Ausgangspufferspeichers verringert sind. Der Wert der Anfangsspannung kann kleiner oder gleich der Spannung der Spannungsversorgung sein.

Gemäß der Erfindung weist der Ausgangspufferspeicher einen Bezugsspannungskreis, ein Kreis zur Spannungserhöhung am Pull-up-Anschluß und einen Steuerkreis auf, dessen Ausgangssignal den Grad steuert, auf den der Kreis für die Anfangsspannung die Spannung am Pull-up-Anschluß unter der Steuerung des Kreises zur Spannungserhöhung vergrößert. Der Steuerkreis spricht auf die Spannung am Pull up-Anschluß an und vollendet eine Schleife.

Bei einer weiteren Ausführungsform der Erfindung weist der Ausgangspufferspeicher einen Push-down-Kreis mit einem Push-down-Treiberkreis, der die Spannung am Ausgang des Ausgangspufferspeichers absenkt, einem Kreis für die Anfangsspannung, der eine Anfangsspannung am Push-down-Anschluß des Push-down- Treiberkreises liefert, einem Verzögerungskreis zum Verzögern eines an ihn angelegten Signales, und einem Kreis zur Spannungserhöhung auf, der die Spannung am Push-down-Anschluß in Antwort auf das Signal vergrößert und die Rate der Spannungszunahme in Antwort auf das verzögerte Signal vergrößert.

Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren näher erläutert. Es zeigt

Fig. 1 einen bekannten Ausgangspufferspeicher;

Fig. 2 einen weiteren bekannten Ausgangspufferspeicher;

Fig. 3 einen noch weiteren bekannten Ausgangspufferspeicher;

Fig. 4 einen erfindungsgemäßen Ausgangspufferspeicher;

Fig. 5 das Spannungs-Zeit-Diagramm von OE-, PU-, N3-, N7- und IO-Kurven des erfindungsgemäßen Ausgangspufferspeichers, wobei die Versorgungsspannung 5 Volt beträgt und das Ausgangssignal "1" ist;

Fig. 6 das Spannungs-Zeit-Diagramm von OE-, PD-, N3-, N7- und IO-Kurven des erfindungsgemäßen Ausgangspufferspeichers, wobei die Versorgungsspannung 5 Volt beträgt und das Ausgangssignal "0" ist;

Fig. 7 das Spannungs-Zeit-Diagramm von OE-, PU-, N3-, N7- und IO-Kurven des erfindungsgemäßen Ausgangspufferspeichers, wobei die Versorgungsspannung 3,3 Volt beträgt und das Ausgangssignal "1" ist und

Fig. 8 das Spannungs-Zeit-Diagramm von OE-, PD-, N3-, N7- und IO-Kurven des erfindungsgemäßen Ausgangspufferspeichers, wobei die Versorgungsspannung 3,3 Volt beträgt und das Ausgangssignal "0" ist.

Zur Erläuterung der Arbeitsweise des vorliegenden Ausgangspufferspeichers werden zwei Anwendungsfälle, nämlich die Anwendung einer hohen Versorgungsspannung (5 Volt) und die Anwendung einer niedrigen Versorgungsspannung (3,3 Volt) erläutert.

Zuerst wird im Zusammenhang mit der Fig. 4 der Anwendungsfall der hohen Versorgungsspannung erläutert, wobei das Ausgangssignal am Ausgangsanschluß IO einen hohen Pegel besitzt. Gemäß der Fig. 4 wird der Pull-up-Treiberkreis 402 bzw. der Pull-up-Transistor (Transistor zur Verbindung mit einem hohen Potential) daher eingeschaltet und wird der Push-down-Treiberkreis 404 bzw. der Push-down-Transistor (Transistor zur Verbindung mit einem niedrigen Potential) ausgeschaltet. Wenn eine Versorgungsspannung von 5 Volt angelegt wird, weist die Gate- Spannung des PMOS-Transistors Q14 einen hohen Pegel (logischer Pegel 1) auf und wird der Transistor Q14 ausgeschaltet. Die Spannung VR ist eine Gleichspannung, die von einem digitalen logischen Kreis abgeleitet und auf einen geeigneten Pegel eingestellt wird, der üblicherweise kleiner oder gleich der Versorgungsspannung (beispielsweise 2 V ≦ VR ≦ 5 V) ist. Wenn daher das den Pull-up-Kreis 400 einschaltende Signal DI einen hohen Pegel aufweist und das Ausgangseinschaltsignal OE einen hohen Pegel besitzt, werden die Transistoren Q10, Q11, Q12, Q13 und Q16 eingeschaltet und wird der Pull-up-Anschluß PU über zwei Wege auf VR-V_T geladen. Diese Wege sind: Q10, Q11 und Q12, Q16, wobei V_T die Schwellenwertspannung der Transistoren Q11 und Q12 ist. Zur selben Zeit wird der Transistor Q13 eingeschaltet, so daß die Versorgungsspannung V_CC den Verbindungspunkt N3 lädt und die Spannung am Verbindungspunkt N3 von 0 Volt aus ansteigt. Die Spannung am Verbindungspunkt N7 wird daher über den Kondensator Q15 geladen. Durch den Transistor Q16 steigt die Spannung am Pull-up-Anschluß PU an, so daß der Transistor Q13 weiter ein- bzw. durchgeschaltet wird und die Spannung am Verbindungspunkt N3 weiter steigt. Durch diese positive Schleife steigt die Spannung am Verbindungspunkt N3 ununterbrochen und dynamisch bis die Spannung am Drain- Anschluß D13 des Transistors Q13 (die gleich V_CC ist) und die Spannung am Source-Anschluß S13 des Transistors Q13 gleich sind und der Transistor daher ausgeschaltet wird. Zu dieser Zeit erreicht die Spannung am Pull-up-Anschluß PU den gewünschten Wert. Die Fig. 5 zeigt das Spannungs-Zeit- Diagramm der Verbindungspunkte OE, PU, N3, N7 und IO, wenn eine hohe Versorgungsspannung angelegt wird und das Ausgangssignal "<1" ist.

Als nächstes wird der Anwendungsfall der hohen Versorgungsspannung erläutert, wobei das Ausgangssignal IO niedrig ist. Aus diesem Grund wird der Pull-up-Transistor 402 ausgeschaltet und wird der Push-down-Transistor 404 eingeschaltet. Wenn das den Pull-up-Kreis 400 einschaltende Signal DI niedrig ist und das Ausgangseinschaltsignal OE hoch ist, wird der Push- down-Anschluß PD auf VR-V_T über die Transistoren Q21 und Q22 geladen, wobei V_T die Schwellenwertspannung des Transistors Q21 ist. Weil die Spannung am Gate-Anschluß des Transistors Q26 durch den Verzögerungskreis BL1 verzögert wird und die Spannung am Gate-Anschluß des Transistors Q25 nicht durch irgendeinen Verzögerungskreis verzögert wird, wie dies die Fig. 6 zeigt, wird der Verbindungspunkt PD auf die Versorgungsspannung V_CC zuerst durch den Transistor Q25 (wegen des Verzögerungskreises BL1 ist der Transistor Q26 noch nicht eingeschaltet) und dann durch die Transistoren Q25 und Q26 geladen.

Die Fig. 6 zeigt das Spannungs-Zeit-Diagramm der Verbindungspunkte OE, N3, N7 und IO, wenn die hohe Versorgungsspannung angelegt wird und das Ausgangssignal "0" ist.

Es wird darauf hingewiesen, daß dann, wenn die Versorgungsspannung 5 Volt beträgt, das Eingangssignal einen hohen Pegel aufweist, so daß der Transistor Q24 ausgeschaltet wird, um eine längere Verzögerungszeit zu erhalten.

In dem Push-down-Kreis 404 wird der Bootstrap- Kreis nicht verwendet. Der Grund hierfür besteht darin, daß die Spannung zwischen dem Gate-Anschluß und dem Source-Anschluß immer relativ groß bleibt, weil der Source-Anschluß des Push down-Transistors 404 mit Masse verbunden ist.

Es wird nun der Anwendungsfall der niedrigen Spannung erläutert, wobei das Ausgangssignal IO hoch ist. Aus diesem Grunde wird der Pull-up-Transistor 402 eingeschaltet und wird der Push-down-Transistor 404 ausgeschaltet. Weil die Versorgungsspannung in Bezug auf den selben Kreis kleiner ist, ist das erzeugte Rauschen nicht so schwerwiegend, so daß die Hauptbetrachtung auf die Ausgangsgeschwindigkeit gerichtet wird. Beim Anwendungsfall der niedrigen Spannung wird der Anschluß mit der Spannung des niedrigen Pegels (typischerweise mit Masse) verbunden. Wenn daher Daten einer hohen Spannung gelesen werden, wird der Gate-Anschluß PU des Pull-up-Transistors 402 auf VR-V_T über den Transistor Q16 geladen, wobei V_T die Schwellenwertspannung des Transistors Q12 ist, und wird zur selben Zeit der Verbindungspunkt N3 schnell auf die Versorgungsspannung V_CC über die Transistoren Q13 und Q14 geladen, was darauf zurückzuführen ist, daß der Anschluß mit Masse verbunden ist und der Transistor Q14 durchgeschaltet ist. Dann wird die Spannung am Verbindungspunkt N7 durch den Kondensator Q15 angehoben und wird die Spannung am Verbindungspunkt N7 über den Transistor Q16 zum Gate-Anschluß PU des Pull-up-Transistors 402 übertragen. Die Fig. 7 zeigt, daß die Versorgungsspannung angelegt ist und daß das Ausgangssignal "1" beträgt.

Schließlich wird der Anwendungsfall der niedrigen Spannung erörtert, wenn das Ausgangssignal IO niedrig ist. Aus diesem Grunde wird der Pull-up-Transistor 402 ausgeschaltet und wird der Push-down-Transistor 404 eingeschaltet. Die Fig. 8 zeigt das Spannungs-Zeit-Diagramm der Verbindungspunkte OE, PD, N3, N7 und IO, wenn die niedrige Versorgungsspannung angelegt ist und das Ausgangssignal "0" beträgt. Die Arbeitsweise des Kreises beim Anlegen der niedrigen Spannung ist ähnlich derjenigen beim Anlegen der hohen Spannung, abgesehen davon, daß der Transistor Q24 auch eingeschaltet ist. Durch Einstellen der Größe des Transistors Q24 wird die Verzögerungszeit des Verzögerungskreises BL1 verkürzt, so daß die Spannung am Push-down-Anschluß PD die Versorgungsspannung V_CC schneller erreicht.

Mit der Erfindung sind viele Vorteile erreichbar. Am Anfang kann, weil der vorliegende Ausgangspufferspeicher den Kreis Q12, Q16 für die Anfangsspannung besitzt, die Anfangsspannung am Pull-up- Anschluß PU (dem Gate-Anschluß des Pull-up-Transistors 402 auf einen bestimmten Wert eingestellt werden, der kleiner oder gleich der Versorgungsspannung V_CC ist. Die Stromspitzen und das Rauschen werden verringert. Außerdem vergrößert sich die Spannung am Pull-up-Anschluß PU allmählich während des Pull- up-Betriebes und ist die Steigung des Inkrements im wesentlichen dieselbe, wie die Spannung am Source-Anschluß des Pull-up-Transistors 402 (d. h. wie das Ausgangssignal IO des Ausgangspufferspeichers), so daß die Änderung der Spannung V_GS zwischen dem Gate-Anschluß und dem Source- Anschluß des Pull-up-Transistors 402 ganz klein ist. Mit anderen Worten besitzt in der letzten Periode des Pull-up-Betriebes der Pull-up-Transistor 402 noch ein hohes Steuerungsvermögen. Im Vergleich dazu bleibt die Spannung am Gate-Anschluß des Pull-up-Transistors des bekannten Ausgangspufferspeichers während des Pull-up-Betriebes konstant, während sich dagegen die Spannung am Source-Anschluß des Pull-up-Transistors des bekannten Ausgangspufferspeichers ununterbrochen vergrößert.

Auf diese Weise nimmt die Spannung zwischen dem Gate-Anschluß und dem Source-Anschluß VGS allmählich ab und ist daher das Steuerungsvermögen des bekannten Ausgangspufferspeichers während der letzten Periode des Pull-up-Betriebes nicht so gut. Nebenbei wird bemerkt, daß das Rauschen ein weiterer Faktor ist, der das Steuerungsvermögen beeinträchtigt. Je kleiner das Rauschen ist, um so höher ist das Steuerungsvermögen. Das Induktanz-Rauschen des vorliegenden Ausgangspufferspeichers ist ganz klein, so daß das Steuerungsvermögen des vorliegenden Ausgangspufferspeichers besser ist.

Ein weiterer Vorteil des vorliegenden Ausgangspufferspeichers besteht darin, daß im Vergleich zu den bekannten Ausgangspufferspeichern der Fig. 1 und 2 der vorliegende Ausgangspufferspeicher schneller arbeitet. Der bekannte Ausgangspufferspeicher der Fig. 3 kann durch die Einstellung der Verzögerungszeit des Verzögerungskreises schneller gemacht werden. Dadurch entsteht jedoch ein anderer Nachteil. Die Verzögerungszeit ist schwer zu steuern. Wenn die Verzögerungszeit zu kurz ist, liegt das Problem der Stromspitzen noch vor. Wenn die Verzögerungszeit zu lang ist, ist die Geschwindigkeit zu klein. Bei dem vorliegenden Ausgangspufferspeicher werden nur ein Pull-up-Transistor 402 und ein Push-down-Transistor 404 vorgesehen, weshalb die Layoutfläche minimal ist und das Layout nicht so kompliziert ist. Außerdem müssen der Pull-up- Transistor 402 und der Push-down-Transistor 404 nicht so groß sein.

Als letztes Beispiel für die Vorteile des vorliegenden Ausgangspufferspeichers wird darauf hingewiesen, daß zwei Betriebsarten, nämlich ein Betrieb mit der hohen Spannung und ein Betrieb mit der niedrigen Spannnung möglich sind. Beim Betrieb mit der niedrigen Spannung kann die Spannung am Gate-Anschluß des Pull-up-Transistors 402 den gewünschten Wert schnell erreichen und durch die Verwendung des Transistors Q24 kann die Spannung am Gate-Anschluß des Push-down-Transistors 404 die Versorgungsspannung schnell erreichen. Beim Betrieb mit der niedrigen Spannung wird daher die Ausgangsgeschwindigkeit nicht beträchtlich verringert.

Der Pull-up-Kreis 404 des vorliegenden Ausgangspufferspeichers enthält eine Kreisschleife, die sicherstellt, daß die Fähigkeit des Pull-up-Kreises 400, den Ausgangsanschluß IO auf die Versorgungsspannung zu steuern, in der letzten Hälfte des Betriebes des Pull-up-Kreises 400 nicht abnimmt. Der Push-down-Kreis 404 stellt auch sicher, daß sein Steuerungsvermögen während der letzten Hälfte des Betriebes des Push-down-Kreises 404 nicht abnimmt.

Claims

1. Ausgangspufferspeicher mit einem Versorgungsspan nungsanschluß (V_CC) und einem Ausgangsanschluß (IO) und mit:
einem Pull-up-Kreis (400) mit einem Eingangsanschluß (406) zur Aufnahme eines den Pull-up-Kreis (400) ein schaltenden Signales (DI), einem Pull-up-Treiberkreis (402) mit einem Pull-up-Anschluß (PU) und einem elek trisch mit dem Ausgangsanschluß (IO) verbundenen Aus gang, wobei der Pull-up-Treiberkreis (402, 404) den Aus gangsanschluß (IO) auf die Versorgungsspannung (V_CC) steuert, mit
einem Kreis (Q12, Q16) für die Anfangsspannung mit einem Spannungseingang, einem elektrisch mit dem Eingangsan schluß des Pull-up-Kreises (400) verbundenen Steuerein gang und einem Spannungsausgang, der elektrisch mit dem Pull-up-Anschluß (PU) verbunden ist, wobei der Kreis (Q12, Q16) für die Anfangsspannung eine Anfangsspannung an den Pull-up-Anschluß (PU) liefert und mit einem Push-down-Kreis (401), dadurch gekennzeichnet,
daß ein Bezugsspannungskreis (Q10) mit einem Bezugsspan nungsausgangsanschluß für eine Bezugsspannung vorgesehen ist, daß ein Kreis (Q15) zur Spannungserhöhung mit einem Steuereingang (N3) und einem Spannungsausgang (N7) vor gesehen ist, daß der Spannungsausgang (N7) des Kreises (Q15) für die Spannungserhöhung elektrisch mit dem Span nungseingang des Kreises (Q12, Q16) für die Anfangsspan nung verbunden ist, daß der Spannungsausgang des Kreises (Q15) zur Spannungserhöhung bewirkt, daß der Kreis (Q12, Q16) für die Anfangsspannung die Spannung an dem Pull- up-Anschluß (PU) von der Anfangsspannung aus erhöht, daß ein Steuerkreis (Q13) mit einem Eingangsanschluß (D13), einem Steueranschluß (G13) und einem Ausgangsanschluß (S13) vorgesehen ist, daß der Eingangsanschluß (D13) des Steuerkreises (Q13) elektrisch mit dem Bezugsspannungs ausgang des Bezugsspannungskreises (Q10) verbunden ist, daß der Steueranschluß (G13) des Steuerkreises (Q13) elektrisch mit dem Pull-up-Anschluß (PU) verbunden ist und daß der Ausgangsanschluß (S13) des Steuerkreises (Q13) elektrisch mit dem Steuereingang (N3) des Kreises zur Spannungserhöhung (Q15) verbunden ist, wobei das Ausgangssignal des Ausgangsanschlusses (S13) des Steuer kreises (Q13) den Grad steuert, auf den der Kreis (Q12, Q16) für die Anfangsspannung die Spannung am Pull-up- Anschluß (PU) von der Anfangsspannung aus unter der Steuerung des Kreises (Q15) zur Spannungserhöhung (Q15) vergrößert, wobei der Steuerkreis (Q13) auf die Spannung an seinem Steueranschluß (G13) anspricht.

2. Ausgangspufferspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Pull-up-Treiberkreis (402) einen Transistor mit einem ersten Anschluß, einem zweiten An schluß und einem Steueranschluß aufweist, wobei der er ste Anschluß elektrisch mit der Versorgungsspannung (V_CC), der zweite Anschluß elektrisch mit dem Ausgang und der Steueranschluß elektrisch mit dem Pull-up- Anschluß (PU) verbunden sind.

3. Ausgangspufferspeicher nach Anspruch 1 oder 2, da durch gekennzeichnet, daß der Kreis (Q12, Q16) für die Anfangsspannung einen ersten Transistor (Q12) und einen zweiten Transistor (Q16) besitzt, von denen jeder einen ersten Anschluß, einen zweiten Anschluß und einen Steu eranschluß besitzt, wobei der erste Anschluß des ersten Transistors (Q12) elektrisch mit der Versorgungsspannung (V_CC), der zweite Anschluß des ersten Transistors (Q12) elektrisch mit dem ersten Anschluß des zweiten Transi stors (Q16) und der Steueranschluß des ersten Transi stors elektrisch mit einer Bezugsspannung (VR) verbunden sind, daß die Bezugsspannung (VR) nicht größer als die Versorgungsspannung (V_CC) ist, daß der erste Anschluß des zweiten Transistors (Q16) elektrisch mit dem Span nungseingang des Kreises (Q12, Q16) für die Anfangsspan nung, der zweite Anschluß des zweiten Transistors (Q16) elektrisch mit dem Spannungsausgang des Kreises (Q12, Q16) für die Anfangsspannung und der Steueranschluß des zweiten Transistors (Q16) mit dem mit dem Eingangsan schluß (406) verbundenen Steueranschluß (Q12, Q16) des Kreises für die Anfangsspannung verbunden sind.

4. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Anfangsspannung nicht größer als die Versorgungsspannung (V_CC) ist.

5. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Steigung der Spannung an dem Pull-up-Anschluß (PU) im wesentlichen gleich der Steigung der Spannung am Ausgangsanschluß (IO) ist, nachdem die Spannung am Pull-up-Anschluß (PU) den Wert der Anfangsspannung erreicht.

6. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Pull-up- Treiberkreis (402) ein hohes Steuervermögen während der letzten Hälfte der Betriebsperiode des Pull-up-Kreises (400) besitzt.

7. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Induktanz- Rauschen nicht größer als 0,5 Volt ist.

8. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Spannung am Aus gangsanschluß (IO) 50% der Versorgungsspannung (V_CC) innerhalb von zwei Nanosekunden nach dem Einschalten des Pull-up-Kreises (400) erreicht.

9. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Kreis (Q15) zur Spannungserhöhung einen Kondensator mit einem ersten An schluß und einem zweiten Anschluß aufweist, wobei der erste Anschluß elektrisch mit dem Steuereingang (N3) und der zweite Anschluß elektrisch mit dem Spannungsausgang des Kreises (Q15) zur Spannungserhöhung verbunden sind.

10. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Steigung des Spannungsinkrements am Pull-up-Anschluß (PU) im wesent lichen dieselbe wie die Steigung des Spannungsinkrements am Ausgangsanschluß (IO) ist.

11. Ausgangspufferspeicher nach nach einem der Ansprü che 1 bis 10, dadurch gekennzeichnet, daß der Steuer kreis (Q13) einen Transistor mit einem ersten Anschluß, einem zweiten Anschluß und einem Steueranschluß besitzt und daß der erste Anschluß elektrisch mit dem Eingangs anschluß des Steuerkreises (Q13), der zweite Anschluß elektrisch mit dem Ausgangsanschluß des Steuerkreises und der Steueranschluß elektrisch mit dem Steueranschluß des Steuerkreises (Q13) verbunden sind.

12. Ausgangspufferspeicher nach einem der Ansprüche 1 bis 11 dadurch gekennzeichnet, daß der Push-down-Kreis (401) einen Eingangsanschluß (408) zur Aufnahme eines den Push-down-Kreis (404) einschaltenden Signales, einen Push-down-Treiberkreis (404) zum Absenken der Spannung am Ausgangsanschluß (IO) auf Masse (GND) mit einem Push down-Anschluß (PD) und einem Ausgang, der elektrisch mit dem Ausgangsanschluß (IO) verbunden ist, einen Kreis (Q21, Q22) für die Anfangsspannung mit einem Ausgang, der elektrisch mit dem Push-down-Anschluß (PD) verbunden ist, wobei der Kreis (Q21, Q22) für die Anfangsspannung eine Anfangsspannung an den Push-down-Anschluß (PD) lie fert, einen Verzögerungskreis (BL1) mit einem Eingang und einem Ausgang, wobei der Eingang des Verzögerungs kreises (BL1) elektrisch mit dem Eingangsanschluß (408) des Push-down-Kreises (401) verbunden ist und der Verzö gerungskreis (BL1) die an seinen Eingang angelegten Si gnale verzögert und einen Kreis (Q25, Q26) zur Span nungserhöhung mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei der erste Ein gang elektrisch mit dem Eingangsanschluß (408), der zweite Eingang elektrisch mit dem Ausgang des Verzöge rungskreises (BL1) und der Ausgang elektrisch mit dem Push-down-Anschluß (PD) verbunden sind und wobei der Kreis (Q25, Q26) zur Spannungserhöhung die Spannung an den Push-down-Anschluß (PD) in Antwort auf ein Signal an seinem ersten Eingang erhöht und die Rate der Spannungs zunahme an den Push-down-Anschluß (PD) in Antwort auf ein Signal an seinem zweiten Eingang vergrößert.

13. Ausgangspufferspeicher nach Anspruch 12, dadurch gekennzeichnet, daß der Push-down-Treiberkreis (404) ei nen Transistor mit einem ersten Anschluß, einem zweiten Anschluß und einem Steueranschluß aufweist, wobei der erste Anschluß mit Massepotential (GND) der zweite An schluß mit dem Ausgangsanschluß (IO) und der Steueran schluß mit dem Push-down-Anschluß (PD) verbunden sind.

14. Ausgangspufferspeicher nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der Kreis (Q21, Q22) für die Anfangsspannung einen ersten Transistor (Q21) und einen zweiten Transistor (Q22) besitzt, daß der erste Transi stor (Q21) und der zweite Transistor (Q22) jeweils einen ersten Anschluß, einen zweiten Anschluß und einen Steu eranschluß besitzen, wobei der erste Anschluß des ersten Transistors (Q21) elektrisch mit der Versorgungsspannung (V_CC), der zweite Anschluß des ersten Transistors (Q21) elektrisch mit dem ersten Anschluß des zweiten Transi stors (Q22) und der Steueranschluß des ersten Transi stors (Q21) elektrisch mit einer Bezugsspannung (VR) verbunden sind, und wobei der zweite Anschluß des zwei ten Transistors (Q22) elektrisch mit dem Ausgang des Kreises (Q21, Q22) für die Anfangsspannung und der Steu eranschluß des zweiten Transistors (Q22) elektrisch mit dem Steuereingang des Kreises (Q21, Q22) für die An fangsspannung verbunden sind und daß der Steuereingang des Kreises (Q21, Q22) für die Anfangsspannung elek trisch mit dem Eingangsanschluß (408) verbunden ist.

15. Ausgangspufferspeicher nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß der Kreis (Q25, Q26) zur Spannungserhöhung einen ersten Transistor (Q25) und einen zweiten Transistor (Q26) aufweist, daß der erste Transistor (Q25) und der zweite Transistor (Q26) jeweils einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß besitzen, wobei der erste Anschluß des ersten Transistors (Q25) elektrisch mit der Versorgungs spannung (V_CC), der zweite Anschluß des ersten Transi stors (Q25) elektrisch mit dem ersten Anschluß des zwei ten Transistors (Q26) und der Steueranschluß des ersten Transistors (Q25) mit dem ersten Eingang des Kreises (Q25, Q26) zur Spannungserhöhung verbunden sind, und wo bei der zweite Anschluß des zweiten Transistors (Q26) elektrisch mit dem Ausgang des Kreises (Q25, Q26) zur Spannungserhöhung und der Steueranschluß des zweiten Transistors elektrisch mit dem zweiten Eingang des Krei ses (Q25, Q26) zur Spannungserhöhung verbunden sind.

16. Ausgangspufferspeicher nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß der Verzögerungs kreis (BL1) einen zusätzlichen Eingang besitzt, an den ein Signal (LV) anlegbar ist, das anzeigt, ob der Verzö gerungskreis (BL1) mit einer höheren oder niedrigeren Spannung arbeitet und daß der Verzögerungskreis (BL1) in Antwort auf das Signal eine längere Verzögerung bewirkt, wenn der Ausgangspufferspeicher mit der höheren Spannung arbeitet.