JP5076542B2 - バッファ回路 - Google Patents
バッファ回路 Download PDFInfo
- Publication number
- JP5076542B2 JP5076542B2 JP2007038939A JP2007038939A JP5076542B2 JP 5076542 B2 JP5076542 B2 JP 5076542B2 JP 2007038939 A JP2007038939 A JP 2007038939A JP 2007038939 A JP2007038939 A JP 2007038939A JP 5076542 B2 JP5076542 B2 JP 5076542B2
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- type channel
- gate
- current path
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Description
本発明の実施形態1を、図1を参照しつつ説明する。ここでは、本発明のバッファ回路を、出力バッファ回路10を例に挙げて説明する。図1は、出力バッファ回路10の回路構成図である。図1では、図7と同一の装置等については同一の符号を付している。出力バッファ回路10は、P型チャンネルトランジスタM1と、N型チャンネルトランジスタM2と、第1ゲート電圧制御回路20A、20Bと、第1ゲート電圧検出回路30A、30Bと、第2ゲート電圧制御回路40とを備えている。なお、P型チャンネルトランジスタM1及びN型チャンネルトランジスタM2は、本発明の出力スイッチング素子に相当する。第1ゲート電圧制御回路20A、20Bは、本発明の駆動部に相当する。第1ゲート電圧検出回路30A、30Bは、本発明の検出部に相当する。第2ゲート電圧制御回路40は、本発明の補助駆動部に相当する。
本実施形態の出力バッファ回路10は、N型チャンネルトランジスタM2に対するソース電流経路L1又はP型チャンネルトランジスタM1に対するシンク電流経路L11をそれぞれ形成する第1ゲート電圧制御回路20A、20Bに接続され、第1ゲート電圧検出回路30AのN型チャンネルトランジスタM7のゲート電圧又は第1ゲート電圧検出回路30BのP型チャンネルトランジスタM17のゲート電圧が、それぞれスレッショルド電圧を超過したか否かにより、N型チャンネルトランジスタM2に対するソース電流経路L2を形成あるいは遮断したり、P型チャンネルトランジスタM1に対すシンク電流経路L12を形成あるいは遮断し、N型チャンネルトランジスタM2に対するソース電流経路の電流駆動能力又はP型チャンネルトランジスタM1に対するシンク電流経路の電流駆動能力を、それぞれ増加又は減少させる第2ゲート電圧制御回路40を備えている。
本発明の実施形態2を、図2を参照しつつ説明する。図2は、本実施形態の出力バッファ回路10Aの回路構成図である。ここでは、実施形態1と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路10Aは、P型チャンネルトランジスタM1と、N型チャンネルトランジスタM2と、第1ゲート電圧制御回路20A、20Bと、第2ゲート電圧検出回路30C、30Dと、第3ゲート電圧制御回路40Aと、ゲートバイアス回路50A、50Bとを備えている。なお、第2ゲート電圧検出回路30C、30Dは、本発明の検出部に相当する。第3ゲート電圧制御回路40Aは、本発明の補助駆動部に相当する。
本実施形態の出力バッファ回路10Aにおいては、第2ゲート電圧検出回路30Cが、N型チャンネルトランジスタM7に接続されて、定電流源として機能するP型チャンネルトランジスタM27を備え、第2ゲート電圧検出回路30Dが、P型チャンネルトランジスタM17に接続されて、定電流源として機能するN型チャンネルトランジスタM37を備えている。出力バッファ回路10Aにおいては、N型チャンネルトランジスタM7がオン状態あるいはオフ状態になると、該トランジスタM7と前記P型チャンネルトランジスタM27との接続点C1に発生する電位が変化し、P型チャンネルトランジスタM17がオン状態あるいはオフ状態になると、該トランジスタM17と前記N型チャンネルトランジスタM37との接続点D1に発生する電位が変化する。そこで、出力バッファ回路10Aにおいては、各接続点C1、D1に発生する電位の変化に対応させて、N型チャンネルトランジスタM2及びN型チャンネルトランジスタM7がオン状態あるいはオフ状態になったことを検出したり、P型チャンネルトランジスタM1及びP型チャンネルトランジスタM17がオン状態あるいはオフ状態になったことを検出することができる。このため、出力バッファ回路10Aにおいては、N型チャンネルトランジスタM2やP型チャンネルトランジスタM1がオン状態あるいはオフ状態になったことになったことを検出した結果に基づいて、各トランジスタM2、M1のゲート電圧が、スレッショルド電圧に到達したか否かを検出することができる。
本発明の実施形態3を、図3を参照しつつ説明する。図3は、本実施形態の出力バッファ回路10Bの回路構成図である。ここでは、実施形態1及び実施形態2と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路10Bは、実施形態2の第3ゲート電圧制御回路40Aに代えて、第4ゲート電圧制御回路40Bを備えている。第4ゲート電圧制御回路40Bは、本発明の補助駆動部に相当する。
本実施形態の出力バッファ回路10Bにおいては、第4ゲート電圧制御回路40Bが、P型チャンネルトランジスタM28と電源ラインとの間に接続され、定電流源として機能するP型チャンネルトランジスタM27に接続されるゲートを有するP型チャンネルトランジスタM29を備えている。さらに、第4ゲート電圧制御回路40Bは、N型チャンネルトランジスタM38とグランドとの間に接続され、定電流源として機能するN型チャンネルトランジスタM37に接続されるゲートを有するN型チャンネルトランジスタM39を備えている。そこで、出力バッファ回路10Bにおいては、電源ラインからP型チャンネルトランジスタM27に引き込む一定の電流によって、P型チャンネルトランジスタM29のゲート電圧を制御すると共に、N型チャンネルトランジスタM37を通電する一定の電流によって、N型チャンネルトランジスタM39のゲート電圧を制御することができる。このため、出力バッファ回路10Bにおいては、前記一定の電流によって、各トランジスタM29、M39のゲート電圧が制御され、ソース電流経路L2Bの電流駆動能力やシンク電流経路L12Bの電流駆動能力に基づいて、各トランジスタM2、M1のゲート電圧をスレッショルド電圧に到達させるまでの時間を一定に保つことができる。
本発明の実施形態4を、図4を参照しつつ説明する。図4は、本実施形態の出力バッファ回路10Cの回路構成図である。ここでは、実施形態1ないし実施形態3と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路10Cは、実施形態2の第3ゲート電圧制御回路40Aに代えて、第5ゲート電圧制御回路40Cを備えている。第5ゲート電圧制御回路40Cは、本発明の補助駆動部に相当する。
本実施形態の出力バッファ回路10Cにおいては、第5ゲート電圧制御回路40Cが、P型チャンネルトランジスタM28のソースと電源ラインとの間に接続された抵抗R2を備えるとともに、グランドとN型チャンネルトランジスタM38のソースとの間に接続された抵抗R12を備えている。そこで、出力バッファ回路10Cにおいては、抵抗R2、R12の抵抗値を調整することにより、電源ラインからソース電流経路L2Cに供給される電流値を、一定の範囲に制限したり、シンク電流経路L12Cのグランドに引き込む電流値を、一定の範囲に制限することができる。このため、出力バッファ回路10Cにおいては、N型チャンネルトランジスタM2に対するソース電流経路L2Cの電流駆動能力や、P型チャンネルトランジスタM1に対するシンク電流経路L12Cの電流駆動能力を、それぞれ一定の範囲に設定することができる。これにより、各トランジスタM2、M1のゲート電圧がスレッショルド電圧に到達するまでの時間を、一定の範囲に設定することができる。
本発明の実施形態5を、図5を参照しつつ説明する。図5は、本実施形態の出力バッファ回路10Dの回路構成図である。ここでは、実施形態1ないし実施形態4と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路10Dは、実施形態3の出力バッファ回路10Bの第1ゲート電圧制御回路20A、20Bに代えて、第6ゲート電圧制御回路20C、20Dを備えている。第6ゲート電圧制御回路20C、20Dは、本発明の駆動部に相当する。
本実施形態の出力バッファ回路10Dにおいては、第6ゲート電圧制御回路20Cが、定電流源として機能するP型チャンネルトランジスタM27に接続されるゲートを有するP型チャンネルトランジスタM3Aを備え、第6ゲート電圧制御回路20Dが、定電流源として機能するN型チャンネルトランジスタM37に接続されるゲートを有するN型チャンネルトランジスタM13Aを備えている。そこで、出力バッファ回路10Dにおいては、電源ラインからP型チャンネルトランジスタM27に引き込む一定の電流によって、N型チャンネルトランジスタM3Aのゲート電圧を制御するとともに、N型チャンネルトランジスタM37を通電する一定の電流によって、N型チャンネルトランジスタM39のゲート電圧を制御することができる。このため、出力バッファ回路10Dにおいては、前記一定の電流によって、各トランジスタM3A、M13Aのゲート電圧が制御され、ソース電流経路L1Aの電流駆動能力やシンク電流経路L11Aの電流駆動能力に基づいて、各トランジスタM2、M1のゲート電圧をスレッショルド電圧に到達させるまでの時間を一定に保ち、データ入力信号に対する応答遅れを抑制することができる。
本発明の実施形態6を、図6を参照しつつ説明する。図6は、本実施形態の出力バッファ回路10Eの回路構成図である。ここでは、実施形態1ないし実施形態5と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路10Eは、実施形態5の出力バッファ回路10Dの第6ゲート電圧制御回路20C、20Dに代えて、第7ゲート電圧制御回路20E、20Fを備えている。第7ゲート電圧制御回路20E、20Fは、本発明の駆動部に相当する。
本実施形態の出力バッファ回路10Eにおいては、第7ゲート電圧制御回路20Eが、N型チャンネルトランジスタM2のゲートに接続されたP型チャンネルトランジスタM4と、電源ラインとの間に接続された抵抗R3を備え、第7ゲート電圧制御回路20Fが、P型チャンネルトランジスタM1のゲートに接続されたN型チャンネルトランジスタM14と、グランドとの間に接続された抵抗R13を備えている。そこで、出力バッファ回路10Eにおいては、各抵抗R3、R13の抵抗値を調整することにより、電源ラインからソース電流経路L1Bに供給される電流値を、一定の範囲に制限したり、シンク電流経路L11Bのグランドに引き込む電流値を、一定の範囲に制限することができる。このため、出力バッファ回路10Eにおいては、一定の範囲に制限された電流によって、各トランジスタM2、M1のゲート電圧が制御され、ソース電流経路L1Bの電流駆動能力やシンク電流経路L11Bの電流駆動能力に基づいて、各トランジスタM2、M1のゲート電圧をスレッショルド電圧に到達させるまでの時間を一定の範囲に制限し、データ入力信号に対する応答遅れを抑制することができる。
(付記1) 出力スイッチング素子を駆動する駆動部と、
前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部と、
前記駆動部に接続され、前記検出部の検出結果に応じて、前記出力スイッチング素子の駆動能力を変更する補助駆動部と、
を備えることを特徴とするバッファ回路。
(付記2) 前記検出部は、前記出力スイッチング素子と同一の素子構造を有し、前記出力スイッチング素子の制御端子に接続される第1制御端子を有する第1スイッチング素子を備えることを特徴する付記1に記載のバッファ回路。
(付記3) 前記検出部は、電源とグランドとの間に配置されて、前記第1スイッチング素子に直列接続された第1抵抗素子を備えることを特徴とする付記2に記載のバッファ回路。
(付記4) 前記補助駆動部は、前記第1抵抗素子と前記第1スイッチング素子との接続点に接続される第2制御端子を有する第2スイッチング素子を備えることを特徴とする付記1又は付記3に記載のバッファ回路。
(付記5) 前記検出部は、前記第1スイッチング素子に直列接続された電流源を備えることを特徴とする付記2に記載のバッファ回路。
(付記6) 前記補助駆動部は、前記電流源と前記第1スイッチング素子との接続点に接続される第3制御端子を有する第3スイッチング素子を備えることを特徴とする付記1又は付記5に記載のバッファ回路。
(付記7) 前記補助駆動部は、前記第3スイッチング素子と電源との間に接続され、前記電流源に接続される第4制御端子を有する第4スイッチング素子を備えることを特徴とする付記6に記載のバッファ回路。
(付記8) 前記補助駆動部は、前記第3スイッチング素子と電源との間に接続された第2抵抗素子を備えることを特徴とする付記6に記載のバッファ回路。
(付記9) 前記駆動部は、前記電流源に接続される第5制御端子を有する第5スイッチング素子を備えることを特徴とする付記1又は付記7に記載のバッファ回路。
(付記10) 前記駆動部は、前記出力スイッチング素子の制御端子に接続された第6スイッチング素子と電源との間に接続された第3抵抗素子を備えることを特徴とする付記1又は付記7に記載のバッファ回路。
(付記11) 出力スイッチング素子を駆動する駆動ステップと、
前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出ステップと、
前記検出ステップの検出結果に応じて、前記駆動ステップにおける前記出力スイッチング素子の駆動能力を変更する補助駆動ステップと、を備えることを特徴とするバッファ回路の制御方法。
20、30 ゲート電圧制御回路
30 ゲート電圧検出回路
M1 P型チャンネルトランジスタ
M2 N型チャンネルトランジスタ
Claims (2)
- 出力スイッチング素子を入力信号に応じて駆動する駆動部と、
前記出力スイッチング素子の制御端子の電圧値が、前記出力スイッチング素子がオンする閾値電圧値を超過したことを検出する検出部と、
前記駆動部に接続され、前記検出部の検出結果に応じて前記駆動部の駆動能力を変更する補助駆動部とを備え、
前記駆動部は、前記出力スイッチング素子をオン状態からオフ状態に切り替えるときには一つのトランジスタの駆動能力によって前記出力スイッチング素子を駆動し、前記出力スイッチング素子をオフ状態からオン状態に切り替えるときには前記補助駆動部により変更された駆動能力によって前記出力スイッチング素子を駆動し、
前記検出部は、前記出力スイッチング素子と同一の素子構造を有し、前記出力スイッチング素子の制御端子に接続される第1制御端子を有する第1スイッチング素子と、前記第1スイッチング素子と電源端子との間に直列接続された電流源とを備え、
前記補助駆動部は、前記駆動部に接続され、前記検出部の検出結果に応じてオンオフ制御される第2スイッチング素子と、前記第2スイッチング素子と前記電源端子との間に接続され、前記電流源により制御される第3スイッチング素子とを備える
ことを特徴とするバッファ回路。 - 前記駆動部は、前記補助駆動部と前記電源端子との間に接続され、前記電流源により制御される第4スイッチング素子を備えることを特徴とする請求項1に記載のバッファ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038939A JP5076542B2 (ja) | 2007-02-20 | 2007-02-20 | バッファ回路 |
TW096150761A TWI347087B (en) | 2007-02-20 | 2007-12-28 | Buffer circuit and control method thereof |
KR1020080008213A KR100999988B1 (ko) | 2007-02-20 | 2008-01-25 | 버퍼 회로 및 그 제어 방법 |
US12/029,778 US7956646B2 (en) | 2007-02-20 | 2008-02-12 | Buffer circuit and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038939A JP5076542B2 (ja) | 2007-02-20 | 2007-02-20 | バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205768A JP2008205768A (ja) | 2008-09-04 |
JP5076542B2 true JP5076542B2 (ja) | 2012-11-21 |
Family
ID=39706119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038939A Expired - Fee Related JP5076542B2 (ja) | 2007-02-20 | 2007-02-20 | バッファ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7956646B2 (ja) |
JP (1) | JP5076542B2 (ja) |
KR (1) | KR100999988B1 (ja) |
TW (1) | TWI347087B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5332802B2 (ja) * | 2009-03-27 | 2013-11-06 | 富士通セミコンダクター株式会社 | 低速ドライバ回路 |
KR101094946B1 (ko) | 2010-01-29 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
TWI581404B (zh) * | 2012-08-10 | 2017-05-01 | 半導體能源研究所股份有限公司 | 半導體裝置以及該半導體裝置的驅動方法 |
CN106708149B (zh) * | 2015-11-18 | 2018-01-09 | 扬智科技股份有限公司 | 缓冲器电路及应用其的电压产生器 |
US10044354B2 (en) * | 2016-07-11 | 2018-08-07 | Ricoh Company, Ltd. | I/O cell |
JP6985079B2 (ja) * | 2017-09-21 | 2021-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2567153B2 (ja) | 1991-01-14 | 1996-12-25 | 株式会社東芝 | Cmos出力バッファ回路 |
JPH066195A (ja) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | 出力ドライバ回路 |
US5300828A (en) * | 1992-08-31 | 1994-04-05 | Sgs-Thomson Microelectronics, Inc. | Slew rate limited output buffer with bypass circuitry |
KR960043524A (ko) * | 1995-05-23 | 1996-12-23 | 홍-치우 후 | 출력 버퍼링 장치 |
US5568081A (en) * | 1995-06-07 | 1996-10-22 | Cypress Semiconductor, Corporation | Variable slew control for output buffers |
JPH0993111A (ja) | 1995-09-28 | 1997-04-04 | Toshiba Microelectron Corp | スルーレート型バッファ回路 |
US5751166A (en) | 1996-06-04 | 1998-05-12 | Motorola, Inc. | Input buffer circuit and method |
JP3570596B2 (ja) * | 1996-12-25 | 2004-09-29 | 川崎マイクロエレクトロニクス株式会社 | 出力バッファ回路 |
JP3152204B2 (ja) * | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | スルーレート出力回路 |
JP2000124791A (ja) | 1998-10-19 | 2000-04-28 | Mitsubishi Electric Corp | バッファ回路 |
JP2000134068A (ja) * | 1998-10-22 | 2000-05-12 | Nec Ic Microcomput Syst Ltd | 出力バッファ回路 |
JP4137339B2 (ja) | 2000-04-04 | 2008-08-20 | 富士通株式会社 | 出力バッファ回路及び半導体装置 |
JP3671862B2 (ja) * | 2001-05-30 | 2005-07-13 | 関西日本電気株式会社 | Cmos出力回路 |
JP2003309460A (ja) | 2002-04-15 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置 |
KR100631941B1 (ko) * | 2003-12-15 | 2006-10-04 | 주식회사 하이닉스반도체 | 반도체 장치용 출력 드라이버 |
KR100640782B1 (ko) * | 2004-04-16 | 2006-11-06 | 주식회사 하이닉스반도체 | 반도체 기억 장치 |
-
2007
- 2007-02-20 JP JP2007038939A patent/JP5076542B2/ja not_active Expired - Fee Related
- 2007-12-28 TW TW096150761A patent/TWI347087B/zh not_active IP Right Cessation
-
2008
- 2008-01-25 KR KR1020080008213A patent/KR100999988B1/ko not_active IP Right Cessation
- 2008-02-12 US US12/029,778 patent/US7956646B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI347087B (en) | 2011-08-11 |
KR20080077554A (ko) | 2008-08-25 |
JP2008205768A (ja) | 2008-09-04 |
US7956646B2 (en) | 2011-06-07 |
US20080197892A1 (en) | 2008-08-21 |
KR100999988B1 (ko) | 2010-12-10 |
TW200838132A (en) | 2008-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5076542B2 (ja) | バッファ回路 | |
JP5466690B2 (ja) | マルチステートドライブ回路による半導体スイッチのスイッチング方法および回路 | |
JP5119894B2 (ja) | ドライバ回路 | |
JP3076300B2 (ja) | 出力バッファ回路 | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
JP4988417B2 (ja) | 出力回路 | |
US20100264957A1 (en) | Output circuit | |
US7868667B2 (en) | Output driving device | |
JP3902598B2 (ja) | 半導体回路装置 | |
JP2010056677A (ja) | デューティ可変回路 | |
JP2008262327A (ja) | ボルテージレギュレータ | |
JP2006033864A (ja) | 電流駆動回路、及び電流駆動回路の動作方法 | |
KR100996193B1 (ko) | 출력 드라이빙장치 | |
JP2006148971A (ja) | スイッチング素子駆動回路装置およびそれを用いた電子機器 | |
JP2009038546A (ja) | 電流ドライバ | |
JP2006148971A5 (ja) | ||
JP2017532945A (ja) | 電圧コンバータのためのアダプティブコントローラ | |
JP4599225B2 (ja) | スイッチング回路 | |
US11264955B2 (en) | Semiconductor amplifier circuit and semiconductor circuit | |
JP3808060B2 (ja) | 半導体集積回路装置 | |
JP2013201667A (ja) | 出力ドライバ回路、および、半導体記憶装置 | |
JP4887111B2 (ja) | シュミット回路 | |
JP2008085931A (ja) | バッファ回路及びその制御方法 | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
JP2006108778A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120626 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |