JP5466690B2

JP5466690B2 - マルチステートドライブ回路による半導体スイッチのスイッチング方法および回路

Info

Publication number: JP5466690B2
Application number: JP2011265948A
Authority: JP
Inventors: ジアオ・ミン・ファム
Original assignee: パワー・インテグレーションズ・インコーポレーテッド
Priority date: 2003-12-19
Filing date: 2011-12-05
Publication date: 2014-04-09
Anticipated expiration: 2024-12-17
Also published as: JP2005184831A; US20050134358A1; EP2107652A3; DE602004019491D1; EP2256928B1; US20060261878A1; US7061301B2; EP2107652B1; US8207760B2; JP4970723B2; US8410829B2; EP1545004A1; EP2256928A1; EP1545004B1; JP2012075176A; EP2107652A2; US20120223746A1

Description

本発明は一般に、半導体スイッチに関し、更に具体的には、本発明は、オフ状態からオン状態、或いはオン状態からオフ状態に切換えられる半導体スイッチに関する。

半導体スイッチを使用する多くの電子回路では、回路効率を最大にすることが重要である。従って、高周波で切換えられる半導体デバイスを使用する電子回路では、オフ状態からオン状態及びオン状態からオフ状態に半導体スイッチを切換えることに伴う、多くの場合スイッチングロスと呼ばれる損失を最小にすることが重要である。

半導体スイッチがオフ状態にあるときには、半導体スイッチを流れる電流は通常はほぼゼロであり、高電圧が半導体スイッチ両端に存在する。半導体スイッチがオフ状態からオン状態に切換えられると、半導体スイッチを流れる電流が増大し、半導体スイッチ両端に電圧降下が生じる。電力損失は、電圧と電流の積に等しいので、オフ状態からオン状態への切換え時に損失する総エネルギーは、オフ状態からオン状態への遷移に要する時間を最小にすることによって低減される。

しかしながら、半導体スイッチがオフ状態からオン状態に切換わるのに要する時間を単純に低減させると、半導体スイッチがその一部をなす電子回路の他の回路の動作で問題が生じる可能性がある。一般にｄｖ／ｄｔと呼ばれる電圧の変化の増加率、及び、一般にｄｉ／ｄｔと呼ばれる電流の変化の増加率は、半導体スイッチが切換える毎に生じる電気雑音を増加させる。この電気雑音は、他の回路の動作に悪影響を及ぼす場合があり、従ってｄｖ／ｄｔ及びｄｉ／ｄｔを制限し、許容できるレベルに電気雑音を維持することが望ましい場合が多い。スイッチングロスを最小にするだけでなく電気雑音を許容できるレベルに制限することへの必要性は、オフ状態からオン状態に半導体スイッチを切換えるためのドライブ信号を供給するドライブ回路の設計がトレードオフであることを意味している。

スイッチングロスを低減させることが望ましい箇所に半導体スイッチを使用し、ｄｖ／ｄｔ及びｄｉ／ｄｔを制限する電子回路は、スイッチング電源を含む。これらのスイッチング電源では、半導体スイッチをオフ状態からオン状態及びオン状態からオフ状態に切換えるためのドライブ信号を印加するために接続されたドライブ回路が、電源コントローラ集積回路の一部を形成する場合が多い。また、ドライブ回路は、集積回路に外付けの電源コントローラ集積回路とディスクリート部品とを備えることができる。

多段ドライブ回路によって半導体スイッチを切換えるための方法及び装置が開示される。１つの実施態様では、回路は、第１と第２の状態の間を切換えるように適合されている半導体スイッチを含む。第１の状態は、オン状態であり、第２の状態はオフ状態である。また回路は、半導体スイッチに接続された複数のドライブ回路を含む。複数のドライブ回路は、半導体スイッチを第１の状態から第２の状態に切換えるための複数のドライブ信号を供給するよう接続される。更に回路は、半導体スイッチが第１の状態から第２の状態に切換えるときに半導体スイッチに複数のドライブ信号を供給するドライブ回路を選択するよう接続されたセレクタ回路を含む。

一実施の形態において、ドライブ信号を与えるドライブ回路のインピーダンスは前記第１の時間期間から前記第２の時間期間へと低減され、第２の時間期間は、半導体スイッチがオン状態から第オフ状態に切換わるとき、半導体スイッチにかかる電圧が、電圧しきい値を超えるときに開始される。

また、別の実施の形態においては、セレクタ回路は、ドライブ回路インピーダンスが低下する、第２の時間期間の開始を決定し、第２の時間期間は、半導体スイッチにかかる電圧のｄｖ／ｄｔ遷移時間に渡る前記半導体スイッチの電圧降下の高速変化が完了したときに開始される。

半導体スイッチと半導体スイッチドライブ回路を用いるスイッチング電源制御回路のブロック図である。半導体スイッチとドライブ回路の概略図である。半導体スイッチの一般的な出力特性を示す。半導体スイッチドライブ信号と、オフ状態からオン状態へ切換える半導体スイッチ両端の電圧の波形を示す。本発明の教示の恩恵を受ける回路の１つの実施形態を示す。本発明の教示の恩恵を受ける回路の別の実施形態を示す。本発明の教示の恩恵を受ける回路の更に別の実施形態を示す。本発明の教示の恩恵を受ける回路の更に別の実施形態を示す。

本発明の更に別の特徴及び利点は、以下に示される詳細な説明、図、及び請求項から明らかになるであろう。

本発明は実施形態によって詳細に例証されるが、添付図面により限定されるものではない。
改良された半導体スイッチ多段ドライブ回路を実施する装置及び方法の実施形態が開示される。以下の説明において、本発明を完全に理解できるように多数の特定の詳細が説明される。しかしながら、本発明を実施するために特定の詳細を利用する必要がないことは、当業者にとは明らかであろう。この実施に関する公知の方法は、本発明を曖昧にしないように詳細には説明していない。

本明細書を通して、「１つの実施形態」又は「ある実施形態」という表現は、実施形態に関連して説明された特定の特徴、構造、或いは特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書を通して様々な箇所での「１つの実施形態では」又は「ある実施形態では」という語句の出現は、必ずしも同じ実施形態に対して全て言及しているわけではない。更に、特定の特徴、構造、或いは特性は、１つ又はそれ以上の実施形態においてどのような適切な方法にも組み合わせることができる。

次に、本発明の教示に従ってこのような回路を実現するための改良された半導体スイッチ多段ドライブ回路及び方法を説明する。本発明の実施形態は、オフ状態からオン状態、及び／又はオン状態からオフ状態に切換える半導体スイッチのスイッチングロスを低減する方法及び装置を含む。本明細書を通して、ｎチャネル金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）半導体スイッチのドライブ回路が実施形態によって示されている。しかしながら開示される技術は、この開示の利点を有する当業者にはよく知られているｐチャネルＭＯＳＦＥＴ及び他のタイプの半導体スイッチに適用することができる。同様に、この開示を通して特にオフ状態からオン状態への半導体スイッチのスイッチング遷移に対して言及されている。説明される技術がオン状態からオフ状態への半導体スイッチのスイッチング遷移にも適用できることは、本開示の恩恵を有する当業者には理解されるであろう。

図１は、本発明の実施形態による、ドライブ回路の恩恵を受けることのできる電源コントローラ１０１の１つの実施形態のブロック図を示す。電源コントローラ１０１は、ドライブ回路１０３を含む。ドライブ回路１０３は、ＭＯＳＦＥＴ半導体スイッチ１０４のゲート端子と呼ばれることが多いドライブ端子１０６にドライブ信号を加えて、ＭＯＳＦＥＴ１０４をオフ状態からオン状態へ及びオン状態からオフ状態へ切換える。ＭＯＳＦＥＴ１０４は更に、電圧基準すなわちソース端子１０５及びドレイン端子１０２を含む。

図２は、ＭＯＳＦＥＴ２０２をドライブするよう接続された回路の概略図を示す。この回路は、ＭＯＳＦＥＴ２０２をオフ状態からオン状態に切換えるドライブ信号をドライブ端子２１１に供給するよう接続されたｐチャネルＭＯＳＦＥＴ２０３を含むドライブ回路２０１を備える。ドライブ回路２０１は更に、ＭＯＳＦＥＴ２０２をオン状態からオフ状態へ切換えるドライブ信号をドライブ端子２１１に供給するよう接続されたｎチャネルＭＯＳＦＥＴ２０４を備える。本開示の他のものと同様に、以下の説明は、オフ状態からオン状態へのＭＯＳＦＥＴ２０２のスイッチング遷移に集中しているが、当業者であれば、本教示はオン状態からオフ状態へのスイッチングにも同様に関連することが理解されるであろう。

ＭＯＳＦＥＴ２０２がオフ状態からオン状態に切換わる速度は、１つには電源レール２０６とゲート２１１間のインピーダンスによって支配される。このインピーダンスが低いほど、ＭＯＳＦＥＴ２０２のオフ状態からオン状態への遷移が速くなる。ドライブ回路の全インピーダンスは、ｐチャネルＭＯＳＦＥＴ２０３のオン抵抗にインピーダンス２１０を加えたものである。ｐチャネルＭＯＳＦＥＴ２０３のオン抵抗は、そのソース端子２０６に対してゲート２０５のノードの電圧によって影響を受ける。図２に示された概略図では、ゲートドライブ制御回路２０９が、端子２０５で固定電圧を与えてＭＯＳＦＥＴ２０３をターンオンする。このタイプのドライブ回路では、ＭＯＳＦＥＴ２０３のオン抵抗は、ＭＯＳＦＥＴ２０２がオフ状態からオン状態に切換えられる間はほぼ一定である。

しかし、ＭＯＳＦＥＴ２０２がオフ状態からオン状態へ切換えるときに、ゲートドライブ制御回路２０９が、第１の時間期間で端子２０５に第１の電圧を加え、且つ第２の時間期間で第２の電圧を加える場合には、ドライブ回路２０１のより高度な制御を実現することができる。このように、ドライブ回路２０１のインピーダンスは、以下に説明されるようにオフ状態からオン状態へのＭＯＳＦＥＴ２０２の遷移中に変化する場合がある。

図３は、ＭＯＳＦＥＴ２０３のようなＭＯＳＦＥＴに典型的な出力特性曲線と一般にされる２つの曲線３０１を示す。これらの曲線は、端子２０６と２１４との間に流れる電流の関数として端子２０６と２１４との間の電圧を示している。ＭＯＳＦＥＴ２０３は、３０６で示される領域で動作するように通常は設計されている。この領域での出力特性は、電圧と電流との間にほぼ線形の関係を示しており、従って実質的に抵抗特性を示す。

曲線３０３は、ソース端子２０６に対してゲート端子２０５に印加された特定電圧での出力特性を示す。曲線３０２は、ゲート端子２０５とソース端子２０６との間に印加されたより高い相対電圧での出力特性を示す。

本明細書では、曲線３０２は、十分に強化された出力特性と呼ばれ、温度及び製造のばらつきによってＭＯＳＦＥＴ２０３のゲート閾値電圧が大きく変化する曲線３０３の部分的に強化された特性に比べて、製造のばらつき及び温度に関して比較的安定した特性である。図に示すように、特性３０２は領域３０６でより急な勾配を有し、従って曲線３０３より低い抵抗を示す。１つの実施形態において、この低い抵抗は、本発明の教示に従って、上記に説明されたＭＯＳＦＥＴ２０２のオフ状態からオン状態への遷移中にドライブ回路２０１のインピーダンスが変化することができる第２の時間期間に使用される。このようなドライブ回路２０１のインピーダンスが変化する利点は、図４Ａ、４Ｂに示されている。

図４Ａの曲線４００は、ＭＯＳＦＥＴ２０２がオフ状態からオン状態へ切換えるときの基準電圧端子２０８に対する、ゲート端子２１１とドレイン端子２１３それぞれのゲート電圧曲線４０３とドレイン電圧曲線４０２をそれぞれ示す。ドレイン端子２１３の電圧は、ゲート端子２１１の電圧よりも普通ははるかに高い値になるが、本明細書ではゲート電圧曲線４０３と同じ電圧スケールで示されている。図４Ａ、４Ｂの曲線４００、４０１は、縮尺通りに描かれていないが、本開示の対象であるゲートドライブ回路の作用を示すために使用される。図４Ａ、４Ｂに示されるスイッチング波形をもたらす正確な半導体スイッチパラメータは、本発明の教示をあいまいにしないように、本明細書には示されていないが、本開示の恩恵を受ける当業者には明らかであろう。

第１の時間期間４１１の間に、ゲート電圧曲線４０３は上昇し、ドレイン電圧曲線４０２は下降し始める。ＭＯＳＦＥＴ２０２のゲート２１１の静電容量の特性に起因して、ＭＯＳＦＥＴ２０２のゲート２１１の電圧は、ドレイン２１３の電圧が値４１６に達するまでは電圧レベル４１３に一時的にクランプされる。ＭＯＳＦＥＴ２０２のゲート２１１の電圧のクランプがとれると、第２の時間期間４１２内で最終値４１４まで上昇し、その継続時間は、上記のようにドライブ回路２０１のインピーダンスによって支配される。図示された実施形態に示されるように、第２の時間期間４１２は第１の時間期間４１１の後であり、ドレイン電圧曲線４０２がすでに下降が開始し終わった後に開始する。第２の時間期間４１２全体を通して、ゲート電圧曲線４０３が上昇すると、全ゲート電圧４１４がゲート２１１に存在するときにＭＯＳＦＥＴ２０２のオン抵抗が最小値まで下降する。

図４Ｂは、図２に関して上述されたゲートドライブ回路インピーダンスを変化させる影響を示す。図４Ａと同様に、図４Ｂの曲線４０１は、ＭＯＳＦＥＴ２０２がオフ状態からオン状態へ切換わるときに基準電圧端子２０８に対して、それぞれゲート端子２１１とドレイン端子２１３のゲート電圧曲線４０４とドレイン電圧曲線４０９をそれぞれ示している。ドライブ回路インピーダンスが第２の時間期間４０７の最初で低くなる場合には、第２の時間期間４０７中のＭＯＳＦＥＴ２０２のゲート電圧曲線４０４の上昇時間は、ゲート電圧曲線４１０で示される時間まで短縮され、ＭＯＳＦＥＴ２０２のドレイン電圧は、曲線４０５によって示されるようにより急速に下降するので、曲線４０６によって示される以前の特性に対してオフ状態からオン状態への遷移中の損失が低減される。図示された実施形態に示されるように、第２の時間期間４０７は第１の時間期間４０８の後にあり、ドレイン電圧曲線４０９が既に下降開始が終わった後に開始する。第２の時間期間が開始する時間は、ドライブ回路インピーダンスが変化しない上述の最も単純なドライブ回路の動作を説明するのにも使用されていたので図２には示されていないが、例えばゲートドライブ回路２０９をＭＯＳＦＥＴ２０２のゲート端子２１１に接続することによるような、幾つかの方法で感知することができる。

しかしながら、ＭＯＳＦＥＴ２０２がオフ状態からオン状態へ遷移している間、第１の時間期間で端子２０５に第１固定電圧を供給し、及び第２の時間期間で第２固定電圧を供給することによってドライブ回路２０１のインピーダンスを低減させることは、大量生産の回路で使用される場合に一貫性のない結果をもたらす。ＭＯＳＦＥＴ２０３の出力特性は、温度及び製造のばらつきによってかなり変動する。このため、動作中のこの回路の正確な性能、従って得られるはずの利点を予測することは難しい。

図５は、本発明の教示による恩恵を受ける回路の別の実施形態を示す。第１ドライブ回路５０１は、ｐチャネルＭＯＳＦＥＴ５０３及びｎチャネルＭＯＳＦＥＴ５０４を含む。第２ドライブ回路５１８は、ｐチャネルＭＯＳＦＥＴ５１３及びｎチャネルＭＯＳＦＥＴ５１４を含む。本明細書では、インピーダンス５１０は、ドライブ回路５０１、５１８の両方とも同じインピーダンスを与えるので、これらの外側に示されている。ゲートドライブ制御及びセレクタ回路５０９は、入力５０７と、ＭＯＳＦＥＴ５０３、５０４、５１３、５１４を別々にドライブするための個別の出力を有する。

動作中、オフ状態からオン状態へのＭＯＳＦＥＴ５０２のスイッチングの間、ＭＯＳＦＥＴ５０３が第１の時間期間にターンオンされ、第１ドライブ信号を供給する。次にセレクタ回路５０９が第２の時間期間の間にＭＯＳＦＥＴ５１３をターンオンし、第２ドライブ信号を供給する。図５に示される実施形態では、ゲートドライブ制御及びセレクタ回路５０９は、接続５１７を使用してＭＯＳＦＥＴ５０２のゲート５１１に接続されている。１つの実施形態では、この接続は、ゲートドライブ制御及びセレクタ回路５０９が第２ドライブ回路５１８をターンオンする正確な時間を感知することができる１つの方法を提供する。

ドライブ又はゲート端子５１１と基準電圧又はソース端子５０８との間の電圧が回路５０９の設計で定められた電圧閾値に達すると、第２の時間期間が上記で図４に関して説明されたように開始する。実施形態に応じて、回路５０９内のセレクタ回路が、第１の時間期間の終わりにＭＯＳＦＥＴ５０３をターンオフするか、又は第１と第２の時間期間の両方でＭＯＳＦＥＴ５０３をオンのまま保持するように設計することができる。

図５に示された実施形態は、ＭＯＳＦＥＴ２０５のゲート電圧がドライブ回路２０１のインピーダンスを変えるために変化する図２に関して説明された方式とは異なる。例えば、１つの相違点は、１つの実施形態の両方のＭＯＳＦＥＴ５０３、５１３は、十分強化されるようにドライブされ、従って図３の曲線３０２に関して上述された十分に強化された出力特性の比較的安定した特性を示すので、第１の時間期間から第２の時間期間へのインピーダンス変化の程度を正確に予測できることである。更に、ドライブ回路５０１と５１８の結合インピーダンスは、例えば、ＭＯＳＦＥＴ５０３を第２の時間期間の持続時間の間にターンオフするか、或いはオンのままにすることができるので、図２のドライブ回路よりも制御が容易である。

１つの実施形態においては、２つより多い複数のドライブ回路が用いられる場合に、第１と第２の時間期間中にオン及びオフにされるＭＯＳＦＥＴの種々の組合せを選択することによって可能な結合インピーダンスの変化において更に高い融通性が存在する。全ての場合に、ＭＯＳＦＥＴが十分強化された特性を有してドライブされるので、オフ状態からオン状態へ切換わるときの出力特性、従ってＭＯＳＦＥＴ５０２の特性は、容易に予測される。２つより多い複数のドライブ回路が用いられる場合には、ＭＯＳＦＥＴ５０２が、複数のドライブ回路の結合インピーダンスが変化することになる複数の期間を使用してオフ状態からオン状態に切換えることができることも明らかである。本開示の以下の説明は、本発明の教示を曖昧にしないために２つのドライブ回路の使用に向けられる。

図６は、本発明の教示の恩恵を受ける回路の別の実施形態を示す。ここでもやはり、２つのドライブ回路６０１、６１８は、ＭＯＳＦＥＴ６０２のゲートに第１と第２のドライブ信号をそれぞれ別々に供給する第１と第２ドライブ回路として機能する。しかしながら、第２の時間期間の開始を決定するのに使用される感知信号は、ゲートドライブ制御及びセレクタ回路６０９から接続６１７を介してＭＯＳＦＥＴ６０２のドレイン６１３に接続されている。図４Ｂに関して、これはまた、ＭＯＳＦＥＴ６０２両端の電圧の１時間期間にわたるＭＯＳＦＥＴ６０２両端の電圧降下の急激な変化（ｄｖ／ｄｔ）の遷移４１５が終わった時間、或いは、ＭＯＳＦＥＴ６０２両端の電圧がｄｖ／ｄｔ遷移４１５後に電圧閾値まで低下するか又はこれに達した時間を検出する１つの方法であることが分かる。この点で、本発明の教示によってＭＯＳＦＥＴ６０２両端の電圧が特性４０６ではなく特性４０５に従うのを確実にするのは、第２の時間期間４０７を開始する正確な時間である。

図７は、本発明の教示による恩恵を受ける回路の別の実施形態を示す。図示された実施形態に示されるように、電流センサー７２０は、ＭＯＳＦＥＴ７０２に接続され、ＭＯＳＦＥＴ７０２のドレイン端子７１３とソース７０８端子間に流れる電流を感知する。電流センサー７２０は、本発明の教示を曖昧にしないために本明細書で示されていない公知の種々の技術を使用して、ＭＯＳＦＥＴ７０２を通って流れる電流を感知することができる。電流センサー７２０は、接続７１７を介してゲートドライブ制御及びセレクタ回路７０９に接続される。このようにオフ状態からオン状態への遷移中にＭＯＳＦＥＴ７０２に流れる電流を感知することによって、回路７０９内のセレクタ回路は、この情報を使用してＭＯＳＦＥＴ７０２に流れる電流が第２の時間期間４０７が開始する正確な時間を決定するための電流閾値を越える時間を感知するように設計することができる。

図８は、本発明の教示の恩恵を受ける回路の別の実施形態を示す。図示された実施形態に示されるように、ゲートドライブ及びセレクタ回路８０１は、入力８０２と２つの出力８０３、８０４とを有する。出力８０３は、第１ドライブ回路８０５への入力である。ゲートドライブ及びセレクタ回路８０１は、接続８１０を介して第１ドライブ回路８０５の出力を感知するように接続されている。ドライブ回路８０５は、半導体スイッチ或いはＭＯＳＦＥＴ８０７のドライブ端子すなわちゲート８０６をオフ状態からオン状態に切換えるようドライブし、且つオン状態からオフ状態へドライブするドライブ信号を供給する回路を含む。

図示された実施形態に示されるように、第２ドライブ回路８０８は、ＭＯＳＦＥＴ８０７がオフ状態からオン状態に切換わるときに、出力８０９からＭＯＳＦＥＴ８０７ドライブ端子すなわちゲート８０６に第２ドライブ信号を供給するだけである。従って、この実施形態では、ＭＯＳＦＥＴ８０７がオン状態からオフ状態へ切換わるときには、ドライブ回路８０５からの１つのドライブ信号だけが供給される。ゲートドライブ制御及びセレクタ回路８０１は、ＭＯＳＦＥＴ８０７のゲート８０６の電圧がｐチャネルＭＯＳＦＥＴ８１１のゲート閾値電圧及び電源レール８１２の電圧の値によって決定された閾値に達したことを接続８１０によって感知したときには、ＭＯＳＦＥＴ８１１はターンオフし、インバータゲート８１３、８１４の出力は極性が変化し、これにより、ＮＯＲゲート８１５の出力８０４の極性がハイ状態に変わる。これは第２ドライブ回路８０８をターンオンし、本発明の教示に従ってＭＯＳＦＥＴ８０７のゲート８０６へのドライブを向上させる。

第１ドライブ回路８０５はＭＯＳＦＥＴ８０７の望ましいターンオン特性を提供するように設計することができ、一方、第２ドライブ回路８０８は、ＭＯＳＦＥＴ８０７が本発明の教示に従って最終オン抵抗値に落ち着くときに損失を低減させるための閾値にゲートが達すると、ＭＯＳＦＥＴ８０７へのゲートドライブを向上させることが理解される。

上述の詳細な説明において、本発明の方法及び装置をその特定の例示的な実施形態に関して説明してきた。しかしながら、本発明の広範な精神及び範囲から逸脱することなく、本発明に種々の修正及び変更を行うことができる点は明らかであろう。従って、本明細書及び図は、限定ではなく例示的なものと考えるべきである。

２０１ドライブ回路、２０２ＭＯＳＦＥＴ、２０３ｐチャネルＭＯＳＦＥＴ、２０４ｎチャネルＭＯＳＦＥＴ、２０５ゲート端子、２０６ソース端子、２０７端子、２０８基準電圧端子、２０９ゲートドライブ制御回路、２１０インピーダンス、２１１ドライブ端子、２１２端子、２１３ドレイン端子、２１４端子。

Claims

オン状態とオフ状態の間で切換えるようにされた半導体スイッチ、および
前記半導体スイッチに結合され、前記半導体スイッチを前記オン状態から前記オフ状態に切り替える複数のドライブ信号を与えるように結合される複数のドライブ回路を備え、前記複数のドライブ回路は、第１のドライブ回路と第２のドライブ回路とを備え、前記半導体スイッチが前記オン状態から前記オフ状態へ切換わる間に、前記第１のドライブ回路は、第１の時間期間第１のドライブ信号を与え、前記第２のドライブ回路は、第２の時間期間第２のドライブ信号を与え、
前記半導体スイッチが前記オン状態から前記オフ状態へ切換わるとき前記半導体スイッチに前記複数のドライブ信号を与えるドライブ回路を選択してオン状態とするように結合されるセレクタ回路をさらに備え、前記ドライブ信号を与えるドライブ回路のインピーダンスは前記第１の時間期間から前記第２の時間期間へと低減され、
前記第２の時間期間は、前記半導体スイッチがすでに前記オン状態から前記第オフ状態に切換わり始めた後に、前記半導体スイッチにかかる電圧が、電圧しきい値を超えるときに開始される、回路。
前記第１のドライブ回路は、前記第１および第２の時間期間両者の間前記第１のドライブ信号を与える、請求項１記載の回路。
前記半導体スイッチは、ドライブ端子と、基準電圧端子とを含み、前記第１および第２のドライブ信号は前記半導体スイッチの前記ドライブ端子に結合される、請求項１記載の回路。
前記半導体スイッチは、金属−酸化膜電界効果トランジスタを備える、請求項１記載の回路。
前記第１のドライブ回路は、ｐチャネル金属−酸化膜電界効果トランジスタおよびｎチャネル金属−酸化膜電界効果トランジスタを備え、前記第２のドライブ回路は、ｐチャネル金属−酸化膜電界効果トランジスタおよびｎチャネル金属−酸化膜電界効果トランジスタを備える、請求項１から４のいずれか１項に記載の回路。
前記セレクタ回路は、入力と、前記第１および第２のドライブ回路の金属−酸化膜電界効果トランジスタを、十分にエンハンスされて十分にエンハンスされた出力特性を示す比較的安定な特性となるように個々に駆動する別々に配置される出力とを有する、請求項５記載の回路。
前記セレクタ回路は、接続配線を用いて前記半導体スイッチのゲートに結合され、該結合は、前記セレクタ回路が前記第２のドライブ回路をターンオンさせる適切な時間を感知することを可能とする、請求項１記載の回路。
回路を動作させる方法であって、
第１の時間期間第１のドライブ信号を用いて半導体スイッチを選択的に駆動して前記半導体スイッチをオン状態からオフ状態に切換えるステップと、
前記半導体スイッチにかかる電圧降下を感知して前記半導体スイッチがすでに前記オン状態から前記オフ状態に切換わり始めた後に、前記半導体スイッチを第２のドライブ信号を用いて第２の時間期間駆動して、前記オン状態から前記オフ状態に切換えるステップと、
前記半導体スイッチにかかる電圧が電圧しきい値以下に降下したときに前記第２の時間期間を開始させるステップとを備え、
前記ドライブ回路のインピーダンスは、前記第１の時間期間から前記第２の時間期間へと低下する、方法。
前記第１のドライブ信号を用いて前記半導体スイッチを選択的に駆動するステップは、前記第１および第２の時間期間の間前記半導体スイッチを駆動するステップを備える、請求項８記載の方法。
第１および第２の状態の間で切換わるようにされる半導体スイッチ、および
前記半導体スイッチに結合される複数のドライブ回路を備え、前記複数のドライブ回路は、前記半導体スイッチを前記第１の状態から前記第２の状態へ切換える複数のドライブ信号を与え、前記複数のドライブ回路は、第１のドライブ回路および第２のドライブ回路を備え、
前記半導体スイッチが前記第１の状態から前記第２の状態へ切換わるとき、前記半導体スイッチへ前記複数のドライブ信号を与えるドライブ回路を選択するセレクタ回路をさらに備え、前記半導体スイッチが前記第１の状態から前記第２の状態へ切換わる間に、前記第１のドライブ回路は第１の時間期間第１のドライブ信号を与え、前記第２のドライブ信号は第２の時間期間第２のドライブ信号を与え、
前記セレクタ回路は、ドライブ回路インピーダンスが低下する、第２の時間期間の開始を決定し、前記第２の時間期間は、前記半導体スイッチにかかる電圧のｄｖ／ｄｔ遷移時間に渡る前記半導体スイッチの電圧降下の高速変化が完了したときに開始される、回路。
前記第１のドライブ回路は、前記第１および第２の時間期間両者の間前記第１のドライブ信号を与える、請求項１０記載の回路。
前記半導体スイッチは、ドライブ端子と基準電圧端子とを含み、前記第１および第２のドライブ信号は、前記ドライブ端子に結合される、請求項１０記載の回路。
前記半導体スイッチは、金属−酸化膜電界効果トランジスタを備える、請求項１０記載の回路。
前記第１の状態はオン状態であり、前記第２の状態はオフ状態である、請求項１０記載の回路。
前記第２の時間期間を決定するために用いられるセンス信号が、前記半導体スイッチのドレインから接続配線を介して前記セレクタ回路に結合される、請求項１０に記載の回路。
前記第１のドライブ回路は、ｐチャネル金属−酸化膜電界効果トランジスタとｎチャネル金属−酸化膜電界効果トランジスタとを含み、前記第２のドライブ回路は、ｐチャネル金属−酸化膜電界効果トランジスタとｎチャネル金属−酸化膜電界効果トランジスタとを含み、
前記セレクタ回路は、入力と、前記第１および第２のドライブ回路の金属−酸化膜電界効果トランジスタを、十分にエンハンスされて十分にエンハンスされた出力特性を示す比較的安定な特性となるように個々に駆動する別々に配置される出力とを有する、請求項１０から１５のいずれか１項に記載の回路。