JP2008205768A

JP2008205768A - バッファ回路及びその制御方法

Info

Publication number: JP2008205768A
Application number: JP2007038939A
Authority: JP
Inventors: Hiromitsu Osawa; 宏充大澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-02-20
Filing date: 2007-02-20
Publication date: 2008-09-04
Anticipated expiration: 2027-02-20
Also published as: KR20080077554A; US20080197892A1; TW200838132A; JP5076542B2; US7956646B2; TWI347087B; KR100999988B1

Abstract

【課題】出力スイッチング素子をオフ状態からオン状態に切り替えるタイミングを制御し、出力特性が不安定になることを抑制することができるバッファ回路及びその制御方法を提供する。
【解決手段】出力スイッチング素子Ｍ１、Ｍ２を駆動する駆動部２０と、出力スイッチング素子Ｍ１、Ｍ２の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部３０と、駆動部２０に接続され、検出部３０の検出結果に応じて、出力スイッチング素子Ｍ１、Ｍ２の駆動能力を変更する補助駆動部４０と、を備える。
【選択図】図１

Description

この発明は、バッファ回路及びその制御方法に関する。

一般に、バッファ回路においては、プロセス変動によってＭＯＳトランジスタの閾値変動が生じることにより、出力信号電位の特性が大きく変動してしまうことがある。特許文献１には、出力信号電位の特性が変動することを抑制するバッファ回路が開示されている。

上記のバッファ回路は、第１のスルーレート回路と、第２のスルーレート回路とを備えている。第１のスルーレート回路は、信号入力ノードの入力電位がハイレベルからローレベルに変化した場合においては、入力信号電位が、電源電位の１／２付近になるまでは、第１の出力ノードの電位がローレベルから急速に立ち上がり、出力ノードの出力信号電位が電源電位の１／２より低下した付近から、第１の出力ノードの電位が、ハイレベルまでゆるやかに立ち上がる入出力特性を有している。さらに、第１のスルーレート回路は、信号入力ノードの入力電位がローレベルからハイレベルに変化した場合においては、第１の出力ノードの電位が、ハイレベルからローレベルまで、急激に立ち下がる入出力特性を有している。

第２のスルーレート回路は、信号入力ノードの入力電位がハイレベルからローレベルに変化した場合においては、第２の出力ノードの電位が、ローレベルからハイレベルまで急速に立ち上がる入出力特性を有している。さらに、第２のスルーレート回路は、信号入力ノードの入力電位がローレベルからハイレベルに変化した場合においては、入力信号電位が、電源電位の１／２付近になるまでは、第２の出力ノードの電位がハイレベルから急速に立ち下がり、出力ノードの出力信号電位が電源電位の１／２を越えた付近から、第２の出力ノードの電位が、ローレベルまで、ゆるやかに立ち下がる入出力特性を有している。

上記のバッファ回路は、第１及び第２のスルーレート回路の入出力特性により、第１及び第２のスルーレート回路に接続された出力バッファ回路の入力波形を、電源電圧の１／２まで急速に立ち上げあるいは立ち下げ、その後、ゆっくり変化させている。このバッファ回路においては、前記出力バッファ回路の入力波形を、電源電圧の１／２まで急速に立ち上げあるいは立ち下げて、出力バッファ回路の出力信号電位が反転領域を越えるため、入力電位に対する出力信号電位の遅延を抑制することができる。

また、出力スイッチング素子を構成するＰ型チャンネルトランジスタＭ７１及びＮ型チャンネルトランジスタＭ７２をオフ状態からオン状態に素早く変化させるため、図７に図示するように、遅延回路１１０と、補助駆動回路１２０とを備えた出力バッファ回路１００が知られている。

上記の出力バッファ回路１００においては、入力端子（ＩＮ）から入力される入力信号が、ハイレベルからローレベルに変化した場合には、次のように動作する。この出力バッファ回路１００においては、入力信号がハイレベルからローレベルに変化した直後は、Ｎ型チャンネルトランジスタＭ７４のゲート電圧が、低レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ７４はオフ状態になる。このとき、Ｐ型チャンネルトランジスタＭ７３のゲート電圧が、低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ７３はオン状態になる。

加えて、入力信号がハイレベルからローレベルに変化した直後においては、遅延回路１１０Ａによって、補助駆動回路１２０のＰ型チャンネルトランジスタＭ７５のゲートには、ハイレベルの入力信号を遅延させたローレベルの遅延信号が入力されている。これによって、Ｐ型チャンネルトランジスタＭ７５のゲート電圧が低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ７５はオン状態になる。Ｐ型チャンネルトランジスタＭ７３及びＰ型チャンネルトランジスタＭ７５が、それぞれオン状態になると、図示するように、ソース電流経路Ｌ５１が形成される。ソース電流経路５１は、電源電圧ＶｄｄからＰ型チャンネルトランジスタＭ７５、Ｍ７３を介してＮ型チャンネルトランジスタＭ７２のゲートに至るものである。

Ｐ型チャンネルトランジスタＭ７６のゲートはグランドに接続されているため、該トランジスタＭ７６のゲート電圧は、低レベル電圧に固定されている。これによって、Ｐ型チャンネルトランジスタＭ７６はオン状態に固定されている。Ｐ型チャンネルトランジスタＭ７３及びＰ型チャンネルトランジスタＭ７６が、それぞれオン状態になると、図示するように、ソース電流経路Ｌ５２が形成される。ソース電流経路Ｌ５２は、電源電圧ＶｄｄからＰ型チャンネルトランジスタＭ７６、Ｍ７３を介しＮ型チャンネルトランジスタＭ７２のゲートに至るものである。

上記の出力バッファ回路１００においては、ソース電流経路Ｌ５１に加えて、ソース電流経路Ｌ５２を形成することにより、Ｎ型チャンネルトランジスタＭ７２に対するソース電流経路の電流駆動能力を増加させている。これによって、Ｎ型チャンネルトランジスタＭ７２のゲート電圧を、スレッショルド電圧に近づける時間を早めている。このため、出力バッファ回路１００においては、スレッショルド電圧を境にして、Ｎ型チャンネルトランジスタＭ７２がオフ状態からオン状態に切り替わるまでの時間を短縮させている。

一方、上記の出力バッファ回路１００においては、前記入力信号が、ローレベルからハイレベルに変化した場合には、遅延回路１１０Ｂ及び補助駆動回路１２０のＮ型チャンネルトランジスタＭ８０を用いることにより、シンク電流経路Ｌ６１とは別に、シンク電流経路Ｌ６２を形成する。これによって、Ｐ型チャンネルトランジスタＭ７１に対するシンク電流経路の電流駆動能力を増加させ、Ｐ型チャンネルトランジスタＭ７１のゲート電圧を、スレッショルド電圧に近づける時間を早めている。このため、上記のＮ型チャンネルトランジスタＭ７２と同様に、Ｐ型チャンネルトランジスタＭ７１がオフ状態からオン状態に切り替わるまでの時間を短縮させている。なお、図中の各符号Ｍ７８、Ｍ８０、Ｍ８１は、Ｎ型チャンネルトランジスタを示す。また、符号Ｍ７９は、Ｐ型チャンネルトランジスタを示す。
特開平９−９３１１１号公報

ところが、上記の出力バッファ回路１００においては、プロセス変動によって、各遅延回路１１０Ａ、１１０Ｂの遅延時間が変動したり、補助駆動回路１２０の両トランジスタＭ７５、Ｍ８０のスレッショルド電圧が変動してしまうことが考えられる。

このような場合には、各遅延回路１１０Ａ、１１０Ｂによって、各トランジスタＭ７５、Ｍ８０のゲートに遅延信号を出力するタイミングが異なってしまったり、該遅延信号の出力タイミングが異なることが影響し、ソース電流経路Ｌ５１やシンク電流経路Ｌ６２を形成する時間が変動してしまうことがある。

そこで、上記の出力バッファ回路１００においては、ソース電流経路Ｌ５１やシンク電流経路Ｌ６２を形成する時間が変動すると、各トランジスタＭ７１、Ｍ７２のゲート電圧をスレッショルド電圧に近づける時間が変動してしまうことが考えられる。したがって、上記の出力バッファ回路１００においては、各トランジスタＭ７１、Ｍ７２のゲート電圧をスレッショルド電圧に近づける時間が変動すると、各トランジスタＭ７１、Ｍ７２がオフ状態からオン状態に切り替わるタイミングも変動するため、スルーレートが変動してしまうことが考えられる。

スルーレートが変動してしまうと、出力バッファ回路１００の出力端子（ＯＵＴ）から出力される出力信号には、前記入力信号に対して応答遅れが生じることが考えられる。このため、上記の出力バッファ回路１００においては、出力信号の応答遅れが影響し、出力特性が不安定になるおそれがある。

この発明は、このような状況に鑑み提案されたものであって、出力スイッチング素子をオフ状態からオン状態に切り替えるタイミングを制御し、出力特性が不安定になることを抑制することができるバッファ回路及びその制御方法を提供することを目的とする。

請求項１の発明に係るバッファ回路は、出力スイッチング素子を駆動する駆動部と、前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部と、前記駆動部に接続され、前記検出部の検出結果に応じて、前記出力スイッチング素子の駆動能力を変更する補助駆動部と、を備えることを特徴とする。

請求項１の発明に係るバッファ回路によれば、出力スイッチング素子を駆動する駆動部に接続され、検出部の検出結果に応じて、出力スイッチング素子の駆動能力を変更する補助駆動部を備えると、検出部の検出結果に応じ、補助駆動部によって設定される出力スイッチング素子の駆動能力により、該出力スイッチング素子の制御端子の電圧値を、上昇あるいは下降させることができる。そこで、請求項１の発明によれば、補助駆動部によって、出力スイッチング素子の制御端子の電圧値を上昇させると、出力スイッチング素子を、非導通状態から導通状態に素早く変化させることができ、バッファ回路のスルーレートを早めることができる。また、補助駆動部によって、出力スイッチング素子の制御端子の電圧値を下降させると、出力スイッチング素子の導通状態を制限することができ、駆動部によって設定される出力スイッチング素子の駆動能力に基づいて、バッファ回路のスルーレートを、標準値に復元することができる。

請求項１０の発明に係るバッファ回路の制御方法は、出力スイッチング素子を駆動する駆動ステップと、前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出ステップと、前記検出ステップの検出結果に応じて、前記駆動ステップにおける前記出力スイッチング素子の駆動能力を変更する補助駆動ステップと、を備えることを特徴とする。

請求項１０の発明に係るバッファ回路の制御方法によれば、検出ステップの検出結果に応じて、駆動ステップにおける出力スイッチング素子の駆動能力を変更する補助駆動ステップを備えると、検出ステップの検出結果に応じ、補助駆動ステップによって設定される出力スイッチング素子の駆動能力により、該出力スイッチング素子の制御端子の電圧値を、上昇あるいは下降させることができる。そこで、請求項１０の発明によれば、補助駆動ステップによって、出力スイッチング素子の制御端子の電圧値を上昇させると、出力スイッチング素子を、非導通状態から導通状態に素早く変化させることができ、バッファ回路のスルーレートを早めることができる。また、補助駆動ステップによって、出力スイッチング素子の制御端子の電圧値を下降させると、出力スイッチング素子の導通状態を制限することができ、駆動ステップによって設定される出力スイッチング素子の駆動能力に基づいて、バッファ回路のスルーレートを、標準値に復元することができる。

本発明のバッファ回路及びその制御方法によれば、出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したか否かの検出結果に応じて、出力スイッチング素子の駆動能力を変更すると、前記検出結果に応じて設定されるスイッチング素子の駆動能力により、該出力スイッチング素子の制御端子の電圧値を、上昇あるいは下降させることができる。そこで、本発明のバッファ回路及びその制御方法によれば、出力スイッチング素子の制御端子の電圧値を上昇させると、出力スイッチング素子を、非導通状態から導通状態に素早く変化させることができ、バッファ回路のスルーレートを早めることができる。また、出力スイッチング素子の制御端子の電圧値を下降させると、出力スイッチング素子の導通状態を制限することができ、予め設定された出力スイッチング素子の駆動能力に基づいて、バッファ回路のスルーレートを、標準値に復元することができる。

＜実施形態１＞
本発明の実施形態１を、図１を参照しつつ説明する。ここでは、本発明のバッファ回路を、出力バッファ回路１０を例に挙げて説明する。図１は、出力バッファ回路１０の回路構成図である。図１では、図７と同一の装置等については同一の符号を付している。出力バッファ回路１０は、Ｐ型チャンネルトランジスタＭ１と、Ｎ型チャンネルトランジスタＭ２と、第１ゲート電圧制御回路２０Ａ、２０Ｂと、第１ゲート電圧検出回路３０Ａ、３０Ｂと、第２ゲート電圧制御回路４０とを備えている。なお、Ｐ型チャンネルトランジスタＭ１及びＮ型チャンネルトランジスタＭ２は、本発明の出力スイッチング素子に相当する。第１ゲート電圧制御回路２０Ａ、２０Ｂは、本発明の駆動部に相当する。第１ゲート電圧検出回路３０Ａ、３０Ｂは、本発明の検出部に相当する。第２ゲート電圧制御回路４０は、本発明の補助駆動部に相当する。

Ｐ型チャンネルトランジスタＭ１のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ１のドレインは、Ｎ型チャンネルトランジスタＭ２のドレインに接続されている。Ｎ型チャンネルトランジスタＭ２のソースは、グランドに接続されている。さらに、Ｐ型チャンネルトランジスタＭ１のドレイン及びＮ型チャンネルトランジスタＭ２のドレインは、出力端子（ＯＵＴ）に接続されている。

第１ゲート電圧制御回路２０Ａは、Ｐ型チャンネルトランジスタＭ３と、Ｐ型チャンネルトランジスタＭ４と、Ｎ型チャンネルトランジスタＭ５とを備えている。Ｐ型チャンネルトランジスタＭ３のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ３のゲートは、グランドに接続されている。Ｐ型チャンネルトランジスタＭ３のドレインは、Ｐ型チャンネルトランジスタＭ４のソースに接続されている。図中の符号Ａ１は、Ｐ型チャンネルトランジスタＭ３のドレインとＰ型チャンネルトランジスタＭ４のソースとの接続点を示す。

Ｐ型チャンネルトランジスタＭ４のドレインは、Ｎ型チャンネルトランジスタＭ５のドレインに接続されている。Ｐ型チャンネルトランジスタＭ４のドレインとＮ型チャンネルトランジスタＭ５のドレインとの接続点Ａ２は、Ｎ型チャンネルトランジスタＭ２のゲートに接続されている。Ｐ型チャンネルトランジスタＭ５のソースは、グランドに接続されている。Ｐ型チャンネルトランジスタＭ４のゲート及びＮ型チャンネルトランジスタＭ５のゲートは、入力端子（ＩＮ）に接続されている。

第１ゲート電圧制御回路２０Ｂは、Ｎ型チャンネルトランジスタＭ１３と、Ｎ型チャンネルトランジスタＭ１４と、Ｐ型チャンネルトランジスタＭ１５とを備えている。Ｎ型チャンネルトランジスタＭ１３のソースは、グランドに接続されている。Ｎ型チャンネルトランジスタＭ１３のゲートは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｎ型チャンネルトランジスタＭ１３のドレインは、Ｎ型チャンネルトランジスタＭ１４のソースに接続されている。図中の符号Ｂ１は、Ｎ型チャンネルトランジスタＭ１３のドレインとＮ型チャンネルトランジスタＭ１４のソースとの接続点を示す。

Ｎ型チャンネルトランジスタＭ１４のドレインは、Ｐ型チャンネルトランジスタＭ１５のドレインに接続されている。Ｎ型チャンネルトランジスタＭ１４のドレインとＰ型チャンネルトランジスタＭ１５のドレインとの接続点Ｂ２は、Ｐ型チャンネルトランジスタＭ１のゲートに接続されている。Ｐ型チャンネルトランジスタＭ１５のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｎ型チャンネルトランジスタＭ１４のゲート及びＰ型チャンネルトランジスタＭ１５のゲートは、入力端子（ＩＮ）に接続されている。

第１ゲート電圧検出回路３０Ａは、Ｎ型チャンネルトランジスタＭ７と、抵抗Ｒ１と、インバータ３１とを備えている。Ｎ型チャンネルトランジスタＭ７のゲートは、Ｎ型チャンネルトランジスタＭ２のゲート及び第１ゲート電圧制御回路２０Ａの前記接続点Ａ２に接続されている。Ｎ型チャンネルトランジスタＭ７は、本発明の第１スイッチング素子に相当する。Ｎ型チャンネルトランジスタＭ７のゲートは、本発明の第１スイッチング素子の第１制御端子に相当する。Ｎ型チャンネルトランジスタＭ２のゲートは、本発明の出力スイッチング素子の制御端子に相当する。Ｎ型チャンネルトランジスタＭ７のソースは、グランドに接続されている。Ｎ型チャンネルトランジスタＭ７のドレインは、抵抗Ｒ１の一端に直列接続されている。抵抗Ｒ１の他端は、電源電圧Ｖｄｄ（電源ライン）に直列接続されている。抵抗Ｒ１は、本発明の第１抵抗素子に相当する。Ｎ型チャンネルトランジスタＭ７のドレインと抵抗Ｒ１の一端との接続点Ｃは、インバータ３１の入力に接続されている。

本実施形態では、Ｎ型チャンネルトランジスタＭ７は、前記Ｎ型チャンネルトランジスタＭ２と同一の製造プロセスを用いて製造されている。このため、Ｎ型チャンネルトランジスタＭ７のスレッショルド電圧の値は、Ｎ型チャンネルトランジスタＭ２のスレッショルド電圧の値と同じ値に設定されている。

第１ゲート電圧検出回路３０Ｂは、Ｐ型チャンネルトランジスタＭ１７と、抵抗Ｒ１１と、インバータ３２とを備えている。Ｐ型チャンネルトランジスタＭ１７のゲートは、Ｐ型チャンネルトランジスタＭ１のゲート及び第１ゲート電圧制御回路２０Ｂの前記接続点Ｂ２に接続されている。Ｐ型チャンネルトランジスタＭ１７は、本発明の第１スイッチング素子に相当する。Ｐ型チャンネルトランジスタＭ１７のゲートは、本発明の第１スイッチング素子の第１制御端子に相当する。Ｐ型チャンネルトランジスタＭ１のゲートは、本発明の出力スイッチング素子の制御端子に相当する。Ｐ型チャンネルトランジスタＭ１７のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ１７のドレインは、抵抗Ｒ１１の一端に直列接続されている。抵抗Ｒ１１の他端は、グランドに直列接続されている。抵抗Ｒ１１は、本発明の第１抵抗素子に相当する。Ｐ型チャンネルトランジスタＭ１７のドレインと抵抗Ｒ１１の一端との接続点Ｄは、インバータ３２の入力に接続されている。

本実施形態では、Ｐ型チャンネルトランジスタＭ１７は、前記Ｐ型チャンネルトランジスタＭ１と同一の製造プロセスを用いて製造されている。このため、Ｐ型チャンネルトランジスタＭ１７のスレッショルド電圧の値は、Ｐ型チャンネルトランジスタＭ１のスレッショルド電圧の値と同じ値に設定されている。

第２ゲート電圧制御回路４０は、Ｐ型チャンネルトランジスタＭ８と、Ｎ型チャンネルトランジスタＭ１８とを備えている。Ｐ型チャンネルトランジスタＭ８のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ８のゲートは、前記第１ゲート電圧検出回路３０Ａが備えるインバータ３１の出力に接続されている。Ｐ型チャンネルトランジスタＭ８のドレインは、前記第１ゲート電圧制御回路２０Ａの接続点Ａ１に接続されている。Ｐ型チャンネルトランジスタＭ８は、本発明の第２スイッチング素子に相当する。なお、Ｐ型チャンネルトランジスタＭ８のゲートは、インバータ３１を介し、前記接続点Ｃに接続されているから、本発明の第２スイッチング素子の第２制御端子に相当する。

Ｎ型チャンネルトランジスタＭ１８のソースは、グランドに接続されている。Ｎ型チャンネルトランジスタＭ１８のゲートは、前記第１ゲート電圧検出回路３０Ｂが備えるインバータ３２の出力に接続されている。Ｎ型チャンネルトランジスタＭ１８のドレインは、前記第１ゲート電圧制御回路２０Ｂの接続点Ｂ１に接続されている。Ｐ型チャンネルトランジスタＭ１８は、本発明の第２スイッチング素子に相当する。なお、Ｐ型チャンネルトランジスタＭ１８のゲートは、インバータ３２を介し、前記接続点Ｄに接続されているから、本発明の第２スイッチング素子の第２制御端子に相当する。

次に、本実施形態の出力バッファ回路１０の動作を説明する。入力端子（ＩＮ）から入力されるデータ信号がハイレベルからローレベルに変化する場合には、出力バッファ回路１０が、次のように動作する。なお、図７に図示する出力バッファ回路１００と同一の動作については、その説明を簡略化する。

出力バッファ回路１０においては、入力信号がハイレベルに維持されている場合には、Ｐ型チャンネルトランジスタＭ４のゲート電圧が、高レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ４がオフ状態になる。このとき、Ｎ型チャンネルトランジスタＭ５のゲート電圧が、高レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ５がオン状態になる。これによって、Ｎ型チャンネルトランジスタＭ２に対するシンク電流経路が形成される。シンク電流経路は、Ｎ型チャンネルトランジスタＭ２のゲートから、Ｎ型チャンネルトランジスタＭ５を介してグランドに至るものである。このシンク電流経路が形成されることにより、Ｎ型チャンネルトランジスタＭ２のゲート電圧は、低レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ２はオフ状態を維持する。

Ｎ型チャンネルトランジスタＭ７のゲートは、Ｎ型チャンネルトランジスタＭ２のゲートに接続されているため、Ｎ型チャンネルトランジスタＭ２のゲート電圧が、低レベル電圧に固定されると、Ｎ型チャンネルトランジスタＭ７のゲート電圧が、低レベル電圧に固定される。これにより、Ｎ型チャンネルトランジスタＭ７はオフ状態になる。

インバータ３１の入力には、接続点Ｃに発生する電位に基づいて、ハイレベル信号が入力される。インバータ３１は、Ｐ型チャンネルトランジスタＭ８のゲートに、ローレベル信号を出力する。これによって、Ｐ型チャンネルトランジスタＭ８のゲート電圧が低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ８はオン状態を維持する。

加えて、Ｐ型チャンネルトランジスタＭ３のゲートはグランドに接続されているため、該トランジスタＭ３のゲート電圧は低レベル電圧に固定されている。そこで、Ｐ型チャンネルトランジスタＭ３はオン状態に維持されている。

その後、入力信号がハイレベルからローレベルに変化すると、Ｐ型チャンネルトランジスタＭ４のゲート電圧が、低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ４がオン状態になる。このとき、Ｎ型チャンネルトランジスタＭ５のゲート電圧が、低レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ５がオフ状態になる。これによって、Ｐ型チャンネルトランジスタＭ３及びＰ型チャンネルトランジスタＭ４がオン状態になり、図示のソース電流経路Ｌ１が形成される。ソース電流経路Ｌ１は、電源電圧Ｖｄｄから、Ｐ型チャンネルトランジスタＭ３及びＰ型チャンネルトランジスタＭ４を介し、Ｎ型チャンネルトランジスタＭ２のゲートに至るものである。

同時に、Ｐ型チャンネルトランジスタＭ８がオン状態を維持しているため、該トランジスタＭ８及びオン状態であるＰ型チャンネルトランジスタＭ４により、図示のソース電流経路Ｌ２が形成される。ソース電流経路Ｌ２は、電源ラインから、Ｐ型チャンネルトランジスタＭ８及びＰ型チャンネルトランジスタＭ４を介し、Ｎ型チャンネルトランジスタＭ２のゲートに至るものである。

本実施形態の出力バッファ回路１０においては、ソース電流経路Ｌ１に加えて、ソース電流経路Ｌ２を形成することにより、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力を増加させている。これによって、Ｎ型チャンネルトランジスタＭ２のゲート電圧を昇圧する速度を早め、該ゲート電圧をスレッショルド電圧に近づける時間を早めている。加えて、本実施形態では、Ｎ型チャンネルトランジスタＭ２のゲートに、Ｎ型チャンネルトランジスタＭ７のゲートが接続されているため、該トランジスタＭ７と同一の製造プロセスを用いて製造されたＮ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力の増加に伴って、Ｎ型チャンネルトランジスタＭ７のゲート電圧をスレッショルド電圧に近づける時間を早めている。

Ｎ型チャンネルトランジスタＭ７のスレッショルド電圧の値は、Ｎ型チャンネルトランジスタＭ２のスレッショルド電圧の値と同じ値に設定されているため、Ｎ型チャンネルトランジスタＭ２のゲート電圧が、スレッショルド電圧に到達すると、Ｎ型チャンネルトランジスタＭ７のゲート電圧も、スレッショルド電圧に到達する。

Ｎ型チャンネルトランジスタＭ７のゲート電圧が、スレッショルド電圧を超過すると、Ｎ型チャンネルトランジスタＭ７がオン状態になる。これによって、抵抗Ｒ１を介して電源ラインからグランドに至る電流経路が形成され、接続点Ｃに発生する電位が低下する。インバータ３１の入力には、前記低下した電位に基づいて、ローレベル信号が入力される。インバータ３１は、Ｐ型チャンネルトランジスタＭ８のゲートに、ハイレベル信号を出力する。これによって、Ｐ型チャンネルトランジスタＭ８のゲート電圧が、高レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ８はオフ状態になる。

Ｐ型チャンネルトランジスタＭ８がオフ状態になると、ソース電流経路Ｌ２が遮断され、引き続き、ソース電流経路Ｌ１が形成される。この場合には、ソース電流経路Ｌ１に加えて、ソース電流経路Ｌ２を形成する場合に比べて、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力が低下する。そこで、２つのソース電流経路Ｌ１、Ｌ２によって、Ｎ型チャンネルトランジスタＭ２のゲート電圧をスレッショルド電圧に到達させるまでの昇圧速度に比べて、１つのソース電流経路Ｌ１により、Ｎ型チャンネルトランジスタＭ２のゲート電圧を昇圧する速度を遅らせている。

また、出力バッファ回路１０においては、入力信号がハイレベルに維持されている場合には、Ｎ型チャンネルトランジスタＭ１４のゲート電圧が、高レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ１４がオン状態になる。このとき、Ｐ型チャンネルトランジスタＭ１５のゲート電圧が、高レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ１５がオフ状態になる。

さらに、Ｎ型チャンネルトランジスタＭ１３のゲートは、電源電圧Ｖｄｄに接続されているため、該トランジスタＭ１３のゲート電圧は、高レベル電圧に固定されている。そこで、Ｎ型チャンネルトランジスタＭ１３は、オン状態に維持されている。Ｎ型チャンネルトランジスタＭ１４及びＮ型チャンネルトランジスタＭ１３が、それぞれオン状態になると、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路が形成される。シンク電流経路は、Ｐ型チャンネルトランジスタＭ１のゲートから、Ｎ型チャンネルトランジスタＭ１４及びＮ型チャンネルトランジスタＭ１３を介し、グランドに至るものである。このシンク電流経路が形成されることにより、Ｐ型チャンネルトランジスタＭ１のゲート電圧は、低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ１はオン状態を維持する。

一方、入力端子（ＩＮ）から入力されるデータ信号がローレベルからハイレベルに変化する場合には、本実施形態の出力バッファ回路１０は、次のように動作する。出力バッファ回路１０においては、入力信号がローレベルに維持されている場合には、Ｎ型チャンネルトランジスタＭ１４のゲート電圧が、低レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ１４がオフ状態になる。このとき、Ｐ型チャンネルトランジスタＭ１５のゲート電圧が、低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ１５がオン状態になる。これによって、Ｐ型チャンネルトランジスタＭ１に対するソース電流経路が形成される。ソース電流経路は、電源ラインから、Ｐ型チャンネルトランジスタＭ１５を介し、Ｐ型チャンネルトランジスタＭ１のゲートに至るものである。このソース電流経路が形成されることにより、Ｐ型チャンネルトランジスタＭ１のゲート電圧は、高レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ１はオフ状態を維持する。

Ｐ型チャンネルトランジスタＭ１７のゲートは、Ｐ型チャンネルトランジスタＭ１のゲートに接続されているため、Ｐ型チャンネルトランジスタＭ１のゲート電圧が、高レベル電圧に固定されると、Ｐ型チャンネルトランジスタＭ１７のゲート電圧が、高レベル電圧に固定される。これにより、Ｐ型チャンネルトランジスタＭ１７はオフ状態になる。

インバータ３２の入力には、接続点Ｄの電位（接地電位）に基づいて、ローレベル信号が入力される。インバータ３２は、Ｎ型チャンネルトランジスタＭ１８のゲートに、ハイレベル信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ１８のゲート電圧が高レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ１８はオン状態を維持する。

加えて、Ｎ型チャンネルトランジスタＭ１３のゲートは電源電圧Ｖｄｄに接続されているため、該トランジスタＭ１３のゲート電圧は、高レベル電圧に固定されている。そこで、Ｎ型チャンネルトランジスタＭ１３はオン状態に維持されている。

その後、入力信号がローレベルからハイレベルに変化すると、Ｎ型チャンネルトランジスタＭ１４のゲート電圧が、高レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ１４がオン状態になる。このとき、Ｐ型チャンネルトランジスタＭ１５のゲート電圧が、高レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ１５がオフ状態になる。これによって、Ｎ型チャンネルトランジスタＭ１４及びＮ型チャンネルトランジスタＭ１３がオン状態になり、図示のシンク電流経路Ｌ１１が形成される。シンク電流経路Ｌ１１は、Ｐ型チャンネルトランジスタＭ１のゲートから、Ｎ型チャンネルトランジスタＭ１４及びＮ型チャンネルトランジスタＭ１３を介し、グランドに至るものである。

同時に、Ｎ型チャンネルトランジスタＭ１８がオン状態を維持しているため、該トランジスタＭ１８及びオン状態であるＮ型チャンネルトランジスタＭ１４により、図示のシンク電流経路Ｌ１２が形成される。シンク電流経路Ｌ１２は、Ｐ型チャンネルトランジスタＭ１のゲートから、Ｎ型チャンネルトランジスタＭ１４を介し、Ｎ型チャンネルトランジスタＭ１８を通じてグランドに至るものである。

本実施形態の出力バッファ回路１０においては、シンク電流経路Ｌ１１に加えて、シンク電流経路Ｌ１２を形成することにより、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を増加させている。これによって、Ｐ型チャンネルトランジスタＭ１のゲート電圧を降圧する速度を早め、該ゲート電圧をスレッショルド電圧に近づける時間を早めている。加えて、本実施形態では、Ｐ型チャンネルトランジスタＭ１のゲートに、Ｐ型チャンネルトランジスタＭ１７が接続されているため、該トランジスタＭ１７と同一の製造プロセスを用いて製造されたＰ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力の増加に伴って、Ｐ型チャンネルトランジスタＭ１７のゲート電圧をスレッショルド電圧に近づける時間を早めている。

Ｐ型チャンネルトランジスタＭ１７のスレッショルド電圧の値は、Ｐ型チャンネルトランジスタＭ１のスレッショルド電圧の値と同じ値に設定されているため、Ｐ型チャンネルトランジスタＭ１のゲート電圧が、スレッショルド電圧に到達すると、Ｐ型チャンネルトランジスタＭ１７のゲート電圧も、スレッショルド電圧に到達する。

Ｐ型チャンネルトランジスタＭ１７のゲート電圧が、スレッショルド電圧に到達した後は、Ｐ型チャンネルトランジスタＭ１７がオン状態になる。これによって、電源ラインから、Ｐ型チャンネルトランジスタＭ１７を通じ、抵抗Ｒ１１を介してグランドに至る電流経路が形成され、接続点Ｄにおける電位が上昇する。インバータ３２の入力には、接続点Ｄにおける電位に基づいて、ハイレベル信号が入力される。インバータ３２は、Ｎ型チャンネルトランジスタＭ１８のゲートに、ローレベル信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ１８のゲート電圧が、低レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ１８はオフ状態になる。

Ｎ型チャンネルトランジスタＭ１８がオフ状態になると、シンク電流経路Ｌ１２が遮断され、引き続き、シンク電流経路Ｌ１１が形成される。この場合には、シンク電流経路Ｌ１１に加えて、シンク電流経路Ｌ１２を形成する場合に比べて、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力が低下する。そこで、２つのシンク電流経路Ｌ１１、Ｌ１２によって、Ｐ型チャンネルトランジスタＭ１のゲート電圧をスレッショルド電圧に到達させるまでの降圧速度に比べて、１つのシンク電流経路Ｌ１１により、Ｐ型チャンネルトランジスタＭ１のゲート電圧を降圧する速度を遅らせている。

本実施形態では、Ｐ型チャンネルトランジスタＭ３及びＰ型チャンネルトランジスタＭ４をオン状態にし、ソース電流経路Ｌ１を形成することや、Ｎ型チャンネルトランジスタＭ１４及びＮ型チャンネルトランジスタＭ１３をオン状態にし、シンク電流経路Ｌ１１を形成することは、本発明の駆動ステップに相当する。

本実施形態では、Ｎ型チャンネルトランジスタＭ２と同一の製造プロセスを用いて製造されたＮ型チャンネルトランジスタＭ７のゲート電圧が、スレッショルド電圧を超過することは、本発明の検出ステップに相当する。さらに、本実施形態では、Ｐ型チャンネルトランジスタＭ１と同一の製造プロセスを用いて製造されたＰ型チャンネルトランジスタＭ１７のゲート電圧が、スレッショルド電圧に到達することは、本発明の検出ステップに相当する。

本実施形態では、インバータ３１の出力信号に応じて、Ｐ型チャンネルトランジスタＭ８をオン状態又はオフ状態にし、ソース電流経路Ｌ２を形成又は遮断して、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力を変更することは、本発明の補助駆動ステップに相当する。さらに、本実施形態では、インバータ３２の出力信号に応じて、Ｎ型チャンネルトランジスタＭ１８をオン状態又はオフ状態にし、シンク電流経路Ｌ１２を形成又は遮断して、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を変更することは、本発明の補助駆動ステップに相当する。

＜実施形態１の効果＞
本実施形態の出力バッファ回路１０は、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路Ｌ１又はＰ型チャンネルトランジスタＭ１に対するシンク電流経路Ｌ１１をそれぞれ形成する第１ゲート電圧制御回路２０Ａ、２０Ｂに接続され、第１ゲート電圧検出回路３０ＡのＮ型チャンネルトランジスタＭ７のゲート電圧又は第１ゲート電圧検出回路３０ＢのＰ型チャンネルトランジスタＭ１７のゲート電圧が、それぞれスレッショルド電圧を超過したか否かにより、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路Ｌ２を形成あるいは遮断したり、Ｐ型チャンネルトランジスタＭ１に対すシンク電流経路Ｌ１２を形成あるいは遮断し、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力又はＰ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を、それぞれ増加又は減少させる第２ゲート電圧制御回路４０を備えている。

出力バッファ回路１０においては、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力や、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力に応じて、Ｎ型チャンネルトランジスタＭ２のゲート電圧や、Ｐ型チャンネルトランジスタＭ１のゲート電圧を、それぞれ上昇あるいは降下させることができる。そこで、出力バッファ回路１０によれば、ソース電流経路Ｌ１に加えて、第２ゲート電圧制御回路４０により、ソース電流経路Ｌ２を形成したり、シンク電流経路Ｌ１１に加えて、第２ゲート電圧制御回路４０により、シンク電流経路Ｌ１２を形成し、各トランジスタＭ２、Ｍ１のゲート電圧を、スレッショルド電圧に到達させる時間を早めている。これによって、出力バッファ回路１０においては、各トランジスタＭ２、Ｍ１を、オフ状態からオン状態に素早く変化させることができ、スルーレートを早めることができる。このため、出力バッファ回路１０においては、データ入力信号に対する応答遅れを抑制し、該出力バッファ回路１０の出力特性を良好に調整することができる。

また、出力バッファ回路１０によれば、第２ゲート電圧制御回路４０により、ソース電流経路Ｌ２を遮断した後に、第１ゲート電圧制御回路２０Ａによって、引き続きソース電流経路Ｌ１を形成したり、第２ゲート電圧制御回路４０により、シンク電流経路Ｌ１２を遮断した後に、第１ゲート電圧制御回路２０Ｂによって、引き続きシンク電流経路Ｌ１２を形成する。これによって、２つのソース電流経路Ｌ１、Ｌ２や２つのシンク電流経路Ｌ１１、Ｌ１２を、それぞれ形成する場合に比べて、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力やＰ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を、それぞれ低下させている。そこで、２つのソース電流経路Ｌ１、Ｌ２や２つのシンク電流経路Ｌ１１、Ｌ１２を、それぞれ形成する場合に比べて、Ｎ型チャンネルトランジスタＭ２のゲート電圧を上昇させる時間や、Ｐ型チャンネルトランジスタＭ１のゲート電圧を低下させる時間を遅らせて、出力バッファ回路１０のスルーレートを、ソース電流経路Ｌ１あるいはシンク電流経路Ｌ１１によって定められる標準値に復元することができる。

また、出力バッファ回路１０の制御方法によれば、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力や、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力に応じて、Ｎ型チャンネルトランジスタＭ２のゲート電圧や、Ｐ型チャンネルトランジスタＭ１のゲート電圧を、それぞれ上昇あるいは降下させることができる。そこで、出力バッファ回路１０の制御方法によれば、ソース電流経路Ｌ１に加えて、ソース電流経路Ｌ２を形成したり、シンク電流経路Ｌ１１に加えて、シンク電流経路Ｌ１２を形成し、各トランジスタＭ２、Ｍ１のゲート電圧を、スレッショルド電圧に到達させる時間を早めている。これによって、各トランジスタＭ２、Ｍ１を、オフ状態からオン状態に素早く変化させることができ、スルーレートを早めることができる。このため、出力バッファ回路１０によれば、データ入力信号に対する応答遅れを抑制し、該出力バッファ回路１０の出力特性を良好に調整することができる。

さらに、出力バッファ回路１０の制御方法によれば、ソース電流経路Ｌ２を遮断した後に、引き続きソース電流経路Ｌ１を形成したり、シンク電流経路Ｌ１２を遮断した後に、引き続きシンク電流経路Ｌ１１を形成する。これによって、２つのソース電流経路Ｌ１、Ｌ２や２つのシンク電流経路Ｌ１１、Ｌ１２を、それぞれ形成する場合に比べて、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力やＰ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を、それぞれ低下させている。そこで、２つのソース電流経路Ｌ１、Ｌ２や２つのシンク電流経路Ｌ１１、Ｌ１２を、それぞれ形成する場合に比べて、Ｎ型チャンネルトランジスタＭ２のゲート電圧を上昇させる時間や、Ｐ型チャンネルトランジスタＭ１のゲート電圧を低下させる時間を遅らせて、出力バッファ回路１０のスルーレートを、ソース電流経路Ｌ１あるいはシンク電流経路Ｌ１１によって定められる標準値に復元することができる。

本実施形態の出力バッファ回路１０においては、第１ゲート電圧検出回路３０Ａが、Ｎ型チャンネルトランジスタＭ２のゲートに接続されるゲートを有するＮ型チャンネルトランジスタＭ７を備え、第１ゲート電圧検出回路３０Ｂが、Ｐ型チャンネルトランジスタＭ１のゲートに接続されるゲートを有するＰ型チャンネルトランジスタＭ１７を備えている。そこで、各トランジスタＭ２、Ｍ１のゲート電圧が、スレッショルド電圧に到達して、各トランジスタＭ２、Ｍ１がオン状態になった場合には、スレッショルド電圧の値が、Ｎ型チャンネルトランジスタＭ２のスレッショルド電圧の値と同じであるＮ型チャンネルトランジスタＭ７や、スレッショルド電圧の値が、Ｐ型チャンネルトランジスタＭ１のスレッショルド電圧の値と同じであるＰ型チャンネルトランジスタＭ１７も、それぞれオン状態になる。このため、出力バッファ回路１０においては、各トランジスタＭ７、Ｍ１７がオン状態になったときには、各トランジスタＭ２、Ｍ１のゲート電圧が、スレッショルド電圧に到達したことを検出することができる。

本実施形態の出力バッファ回路１０においては、第１ゲート電圧検出回路３０Ａが、電源ラインとグランドとの間に配置されて、Ｎ型チャンネルトランジスタＭ７のドレインに直列接続された抵抗Ｒ１を備え、第１ゲート電圧検出回路３０Ｂが、電源ラインとグランドとの間に配置されて、Ｐ型チャンネルトランジスタＭ１７のドレインに直列接続された抵抗Ｒ１１を備えている。出力バッファ回路１０においては、Ｎ型チャンネルトランジスタＭ７がオン状態あるいはオフ状態になると、該トランジスタＭ７と前記抵抗Ｒ１との接続点Ｃに発生する電位が変化し、Ｐ型チャンネルトランジスタＭ１７がオン状態あるいはオフ状態になると、該トランジスタＭ１７と前記抵抗Ｒ１１との接続点Ｄに発生する電位が変化する。そこで、出力バッファ回路１０においては、各接続点Ｃ、Ｄに発生する電位の変化に対応させて、Ｎ型チャンネルトランジスタＭ２及びＮ型チャンネルトランジスタＭ７がオン状態あるいはオフ状態になったことを検出したり、Ｐ型チャンネルトランジスタＭ１及びＰ型チャンネルトランジスタＭ１７がオン状態あるいはオフ状態になったことを検出することができる。このため、出力バッファ回路１０においては、Ｎ型チャンネルトランジスタＭ２やＰ型チャンネルトランジスタＭ１がオン状態あるいはオフ状態になったことを検出した結果に基づいて、各トランジスタＭ２、Ｍ１のゲート電圧が、スレッショルド電圧に到達したか否かを検出することができる。

本実施形態の出力バッファ回路１０においては、第２ゲート電圧制御回路４０が、インバータ３１を介して前記接続点Ｃに接続されるゲートを有するＰ型チャンネルトランジスタＭ８を備えるとともに、インバータ３２を介して前記接続点Ｄに接続されるゲートを有するＮ型チャンネルトランジスタＭ１８を備えている。出力バッファ回路１０においては、各接続点Ｃ、Ｄに発生する電位の変化に応じて、各トランジスタＭ８、Ｍ１８のゲート電圧を、変化させることができる。そこで、出力バッファ回路１０においては、各トランジスタＭ８、Ｍ１８のゲート電圧に応じて、各トランジスタＭ８、Ｍ１８をオン状態あるいはオフ状態に制御し、ソース電流経路Ｌ２やシンク電流経路Ｌ１２を形成したり、該ソース電流経路Ｌ２や該シンク電流経路Ｌ１２を遮断することができる。このため、出力バッファ回路１０においては、ソース電流経路Ｌ２の形成あるいは遮断により、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力を変化させたり、シンク電流経路Ｌ１２の形成あるいは遮断により、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を変化させることができる。

＜実施形態２＞
本発明の実施形態２を、図２を参照しつつ説明する。図２は、本実施形態の出力バッファ回路１０Ａの回路構成図である。ここでは、実施形態１と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路１０Ａは、Ｐ型チャンネルトランジスタＭ１と、Ｎ型チャンネルトランジスタＭ２と、第１ゲート電圧制御回路２０Ａ、２０Ｂと、第２ゲート電圧検出回路３０Ｃ、３０Ｄと、第３ゲート電圧制御回路４０Ａと、ゲートバイアス回路５０Ａ、５０Ｂとを備えている。なお、第２ゲート電圧検出回路３０Ｃ、３０Ｄは、本発明の検出部に相当する。第３ゲート電圧制御回路４０Ａは、本発明の補助駆動部に相当する。

第２ゲート電圧検出回路３０Ｃは、Ｎ型チャンネルトランジスタＭ７と、Ｐ型チャンネルトランジスタＭ２７と、インバータ３１とを備えている。Ｎ型チャンネルトランジスタＭ７のドレインは、Ｐ型チャンネルトランジスタＭ２７のドレインに直列接続されている。Ｎ型チャンネルトランジスタＭ７のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｎ型チャンネルトランジスタＭ７のドレインとＰ型チャンネルトランジスタＭ２７のドレインとの接続点Ｃ１は、インバータ３１の入力に接続されている。

第２ゲート電圧検出回路３０Ｄは、Ｐ型チャンネルトランジスタＭ１７と、Ｎ型チャンネルトランジスタＭ３７と、インバータ３２とを備えている。Ｐ型チャンネルトランジスタＭ１７のドレインは、Ｎ型チャンネルトランジスタＭ３７のドレインに直列接続されている。Ｎ型チャンネルトランジスタＭ３７のソースは、グランドに直列接続されている。Ｐ型チャンネルトランジスタＭ１７のドレインとＮ型チャンネルトランジスタＭ３７のドレインとの接続点Ｄ１は、インバータ３２の入力に接続されている。

ゲートバイアス回路５０Ａは、Ｐ型チャンネルトランジスタＭ５１と、定電流源５１とを備えている。Ｐ型チャンネルトランジスタＭ５１のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ５１のゲートは、第２ゲート電圧検出回路３０Ｃが備えるＰ型チャンネルトランジスタＭ２７のゲートに接続されている。

Ｐ型チャンネルトランジスタＭ５１においては、ゲートとドレインとの間が短絡されている。Ｐ型チャンネルトランジスタＭ５１のドレインは、定電流源５１を介し、グランドに接続されている。

ゲートバイアス回路５０Ｂは、Ｎ型チャンネルトランジスタＭ５２と、定電流源５２とを備えている。Ｎ型チャンネルトランジスタＭ５２のドレインは、定電流源５２を介し、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｎ型チャンネルトランジスタＭ５２においては、ドレインとゲートとの間が短絡されている。Ｎ型チャンネルトランジスタＭ５２のゲートは、第２ゲート電圧検出回路３０Ｄが備えるＮ型チャンネルトランジスタＭ３７のゲートに接続されている。Ｎ型チャンネルトランジスタＭ５２のソースは、グランドに接続されている。

第３ゲート電圧制御回路４０Ａは、Ｐ型チャンネルトランジスタＭ２８と、Ｎ型チャンネルトランジスタＭ３８とを備えている。Ｐ型チャンネルトランジスタＭ２８のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ２８のゲートは、前記第２ゲート電圧検出回路３０Ｃが備えるインバータ３１の出力に接続されている。Ｐ型チャンネルトランジスタＭ２８のドレインは、前記第１ゲート電圧制御回路２０Ａの接続点Ａ１に接続されている。Ｐ型チャンネルトランジスタＭ２８は、本発明の第３スイッチング素子に相当する。なお、Ｐ型チャンネルトランジスタＭ２８のゲートは、インバータ３１を介し、前記接続点Ｃ１に接続されているから、本発明の第３スイッチング素子の第３制御端子に相当する。

Ｎ型チャンネルトランジスタＭ３８のソースは、グランドに接続されている。Ｎ型チャンネルトランジスタＭ３８のゲートは、前記第２ゲート電圧検出回路３０Ｄが備えるインバータ３２の出力に接続されている。Ｎ型チャンネルトランジスタＭ３８のドレインは、前記第１ゲート電圧制御回路２０Ｂの接続点Ｂ１に接続されている。Ｎ型チャンネルトランジスタＭ３８は、本発明の第３スイッチング素子に相当する。なお、Ｎ型チャンネルトランジスタＭ３８のゲートは、インバータ３２を介し、前記接続点Ｄ１に接続されているから、本発明の第３スイッチング素子の第３制御端子に相当する。

次に、本実施形態の出力バッファ回路１０Ａの動作を説明する。入力端子（ＩＮ）から入力されるデータ信号がハイレベルからローレベルに変化する場合には、出力バッファ回路１０Ａは、次のように動作する。

データ入力信号がハイレベルからローレベルに変化した直後は、Ｎ型チャンネルトランジスタＭ７のゲート電圧が、スレッショルド電圧に到達していない。このため、Ｎ型チャンネルトランジスタＭ７は、オフ状態を維持する。

本実施形態では、ゲートバイアス回路５０ＡのＰ型チャンネルトランジスタＭ５１と、第２ゲート電圧検出回路３０ＣのＰ型チャンネルトランジスタＭ２７とによって、カレントミラー回路を構成している。Ｐ型チャンネルトランジスタＭ２７は、定電流源として機能し、前記定電流源５１の出力電流に対応する電流を、電源ラインから接続点Ｃ１に向けて流し込む。Ｐ型チャンネルトランジスタＭ２７は、本発明の電流源に相当する。

インバータ３１の入力には、前記接続点Ｃ１発生する電位に基づいて、ハイレベル信号が入力される。インバータ３１は、Ｐ型チャンネルトランジスタＭ２８のゲートに、ローレベル信号を出力する。これによって、Ｐ型チャンネルトランジスタＭ２８のゲート電圧が低レベル電圧に固定され、Ｐ型チャンネルトランジスタＭ２８はオン状態を維持する。

その後、出力バッファ回路１０Ａは、実施形態１の出力バッファ回路１０と同様に動作する。そこで、出力バッファ回路１０Ａにおいては、実施形態１と同様に、ソース電流経路Ｌ１に加えて、図示のソース電流経路Ｌ２Ａが形成される。これによって、実施形態１と同様に、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力を増加させ、Ｎ型チャンネルトランジスタＭ２のゲート電圧をスレッショルド電圧に近づける時間を早めている。なお、ソース電流経路Ｌ２Ａは、電源ラインから、Ｐ型チャンネルトランジスタＭ２８を介し、さらに、Ｐ型チャンネルトランジスタＭ４を介してＮ型チャンネルトランジスタＭ２のゲートに至るものである。

Ｎ型チャンネルトランジスタＭ２のゲート電圧が、スレッショルド電圧を超過することにより、Ｎ型チャンネルトランジスタＭ７のゲート電圧が、スレッショルド電圧を超過すると、実施形態１と同様に、インバータ３１は、Ｐ型チャンネルトランジスタＭ２８のゲートに、ハイレベル信号を出力する。これによって、Ｐ型チャンネルトランジスタＭ２８はオフ状態になり、ソース電流経路Ｌ２Ａが遮断される。このため、実施形態１と同様に、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力が低下し、Ｎ型チャンネルトランジスタＭ２のゲート電圧をスレッショルド電圧に到達させるまでの昇圧速度に比べて、該ゲート電圧を昇圧する速度を遅らせている。

一方、データ入力信号がローレベルからハイレベルに変化した直後は、Ｐ型チャンネルトランジスタＭ１７のゲート電圧が、スレッショルド電圧に到達していない。このため、Ｐ型チャンネルトランジスタＭ１７は、オフ状態を維持する。

本実施形態では、ゲートバイアス回路５０ＢのＮ型チャンネルトランジスタＭ５２と、第２ゲート電圧検出回路３０ＤのＮ型チャンネルトランジスタＭ３７とによって、カレントミラー回路を構成している。Ｎ型チャンネルトランジスタＭ３７は、定電流源として機能し、該トランジスタＭ３７には、前記定電流源５２の出力電流に対応する電流が通電する。Ｎ型チャンネルトランジスタＭ３７は、本発明の電流源に相当する。

インバータ３２の入力には、接続点Ｄ１の電位（接地電位）に基づいて、ローレベル信号が入力される。インバータ３２は、Ｎ型チャンネルトランジスタＭ３８のゲートに、ハイレベル信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ３８のゲート電圧が高レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ３８はオン状態を維持する。

その後、出力バッファ回路１０Ａは、実施形態１の出力バッファ回路１０と同様に動作する。そこで、出力バッファ回路１０Ａにおいては、実施形態１と同様に、シンク電流経路Ｌ１１に加えて、図示のシンク電流経路Ｌ１２Ａが形成される。これによって、実施形態１と同様に、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を増加させ、Ｐ型チャンネルトランジスタＭ１のゲート電圧をスレッショルド電圧に近づける時間を早めている。なお、シンク電流経路Ｌ１２Ａは、Ｐ型チャンネルトランジスタＭ１のゲートから、Ｎ型チャンネルトランジスタＭ１４を介し、Ｎ型チャンネルトランジスタＭ３８を通じてグランドに至るものである。

さらに、Ｐ型チャンネルトランジスタＭ１のゲート電圧が、スレッショルド電圧に到達することにより、Ｐ型チャンネルトランジスタＭ１７のゲート電圧が、スレッショルド電圧に到達すると、Ｐ型チャンネルトランジスタＭ１７がオン状態になる。Ｐ型チャンネルトランジスタＭ１７がオン状態になると、接続点Ｄ１の電位が変化する。インバータ３２の入力には、接続点Ｄ１の電位に基づいて、ハイレベル信号が入力される。

インバータ３２は、Ｎ型チャンネルトランジスタＭ３８のゲートに、ローレベル信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ３８はオフ状態になり、シンク電流経路Ｌ１２Ａが遮断される。このため、実施形態１と同様に、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力が低下し、Ｐ型チャンネルトランジスタＭ１のゲート電圧をスレッショルド電圧に到達させるまでの降圧速度に比べて、該ゲート電圧を降圧する速度を遅らせている。

＜実施形態２の効果＞
本実施形態の出力バッファ回路１０Ａにおいては、第２ゲート電圧検出回路３０Ｃが、Ｎ型チャンネルトランジスタＭ７に接続されて、定電流源として機能するＰ型チャンネルトランジスタＭ２７を備え、第２ゲート電圧検出回路３０Ｄが、Ｐ型チャンネルトランジスタＭ１７に接続されて、定電流源として機能するＮ型チャンネルトランジスタＭ３７を備えている。出力バッファ回路１０Ａにおいては、Ｎ型チャンネルトランジスタＭ７がオン状態あるいはオフ状態になると、該トランジスタＭ７と前記Ｐ型チャンネルトランジスタＭ２７との接続点Ｃ１に発生する電位が変化し、Ｐ型チャンネルトランジスタＭ１７がオン状態あるいはオフ状態になると、該トランジスタＭ１７と前記Ｎ型チャンネルトランジスタＭ３７との接続点Ｄ１に発生する電位が変化する。そこで、出力バッファ回路１０Ａにおいては、各接続点Ｃ１、Ｄ１に発生する電位の変化に対応させて、Ｎ型チャンネルトランジスタＭ２及びＮ型チャンネルトランジスタＭ７がオン状態あるいはオフ状態になったことを検出したり、Ｐ型チャンネルトランジスタＭ１及びＰ型チャンネルトランジスタＭ１７がオン状態あるいはオフ状態になったことを検出することができる。このため、出力バッファ回路１０Ａにおいては、Ｎ型チャンネルトランジスタＭ２やＰ型チャンネルトランジスタＭ１がオン状態あるいはオフ状態になったことになったことを検出した結果に基づいて、各トランジスタＭ２、Ｍ１のゲート電圧が、スレッショルド電圧に到達したか否かを検出することができる。

本実施形態の出力バッファ回路１０Ａにおいては、第３ゲート電圧制御回路４０Ａが、インバータ３１を介して前記接続点Ｃ１に接続されるゲートを有するＰ型チャンネルトランジスタＭ２８を備えるとともに、インバータ３２を介して前記接続点Ｄ１に接続されるゲートを有するＮ型チャンネルトランジスタＭ３８を備えている。出力バッファ回路１０Ａにおいては、各接続点Ｃ１、Ｄ１に発生する電位の変化に応じて、各トランジスタＭ２８、Ｍ３８のゲート電圧を、変化させることができる。そこで、出力バッファ回路１０においては、各トランジスタＭ２８、Ｍ３８のゲート電圧に応じて、各トランジスタＭ２８、Ｍ３８をオン状態あるいはオフ状態に制御し、ソース電流経路Ｌ２Ａやシンク電流経路Ｌ１２Ａを形成したり、該ソース電流経路Ｌ２Ａや該シンク電流経路Ｌ１２Ａを遮断することができる。このため、出力バッファ回路１０Ａにおいては、ソース電流経路Ｌ２Ａの形成あるいは遮断により、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路の電流駆動能力を変化させたり、シンク電流経路Ｌ１２Ａの形成あるいは遮断により、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路の電流駆動能力を変化させることができる。

＜実施形態３＞
本発明の実施形態３を、図３を参照しつつ説明する。図３は、本実施形態の出力バッファ回路１０Ｂの回路構成図である。ここでは、実施形態１及び実施形態２と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路１０Ｂは、実施形態２の第３ゲート電圧制御回路４０Ａに代えて、第４ゲート電圧制御回路４０Ｂを備えている。第４ゲート電圧制御回路４０Ｂは、本発明の補助駆動部に相当する。

第４ゲート電圧制御回路４０Ｂは、Ｐ型チャンネルトランジスタＭ２８と、Ｐ型チャンネルトランジスタＭ２９と、Ｎ型チャンネルトランジスタＭ３８と、Ｎ型チャンネルトランジスタＭ３９とを備えている。

Ｐ型チャンネルトランジスタＭ２９のソースは、電源電圧Ｖｄｄ（電源ライン）に接続されている。Ｐ型チャンネルトランジスタＭ２９のゲートは、ゲートバイアス回路５０Ａが備えるＰ型チャンネルトランジスタＭ５１のゲート及び第２ゲート電圧検出回路３０ＣのＰ型チャンネルトランジスタＭ２７のゲートに接続されている。Ｐ型チャンネルトランジスタＭ２９のドレインは、Ｐ型チャンネルトランジスタＭ２８のソースに接続されている。Ｐ型チャンネルトランジスタＭ２８のゲートは、第２ゲート電圧検出回路３０Ｃが備えるインバータ３１の出力に接続されている。Ｐ型チャンネルトランジスタＭ２８のドレインは、第１ゲート電圧制御回路２０Ａの接続点Ａ１に接続されている。なお、Ｐ型チャンネルトランジスタＭ２９は、本発明の第４スイッチング素子に相当する。

Ｎ型チャンネルトランジスタＭ３９のソースは、グランド（低電位電源）に接続されている。Ｎ型チャンネルトランジスタＭ３９のゲートは、ゲートバイアス回路５０Ｂが備えるＮ型チャンネルトランジスタＭ５２のゲート及び第２ゲート電圧検出回路３０Ｄが備えるＮ型チャンネルトランジスタＭ３７のゲートに接続されている。Ｎ型チャンネルトランジスタＭ３９のドレインは、Ｎ型チャンネルトランジスタＭ３８のソースに接続されている。なお、Ｐ型チャンネルトランジスタＭ３９は、本発明の第４スイッチング素子に相当する。

Ｎ型チャンネルトランジスタＭ３８のゲートは、第２ゲート電圧検出回路３０Ｄが備えるインバータ３２の出力に接続されている。Ｎ型チャンネルトランジスタＭ３８のドレインは、第１ゲート電圧制御回路２０Ｂの接続点Ｂ１に接続されている。

次に、本実施形態の出力バッファ回路１０Ｂの動作を説明する。入力端子（ＩＮ）から入力されるデータ信号がハイレベルからローレベルに変化する場合には、出力バッファ回路１０Ｂは、次のように動作する。

実施形態２と同様に、データ入力信号がハイレベルからローレベルに変化した直後は、Ｎ型チャンネルトランジスタＭ７は、オフ状態を維持している。上述したように、Ｐ型チャンネルトランジスタＭ２７は定電流源として機能する。インバータ３１の入力には、前記接続点Ｃ１発生する電位に基づいて、ハイレベル信号が入力され、インバータ３１は、Ｐ型チャンネルトランジスタＭ２８のゲートに、ローレベル信号を出力する。これによって、Ｐ型チャンネルトランジスタＭ２８はオン状態になる。

加えて、本実施形態では、Ｐ型チャンネルトランジスタＭ２９のゲートは、Ｐ型チャンネルトランジスタＭ５１のゲート及びＰ型チャンネルトランジスタＭ２７のゲートに接続され、定電流源５１の電流値は、各トランジスタＭ２９、Ｍ５１、Ｍ２７のゲート電圧がスレッショルド電圧付近になるように設定されている。そこで、Ｐ型チャンネルトランジスタＭ５１及びＰ型チャンネルトランジスタＭ２７がオン状態になることにより、Ｐ型チャンネルトランジスタＭ２９もオン状態になる。なお、Ｐ型チャンネルトランジスタＭ２９のゲートは、定電流源として機能するＰ型チャンネルトランジスタＭ２７のゲートに接続されているから、本発明の第４スイッチング素子の第４制御端子に相当する。

このとき、第１ゲート電圧制御回路２０Ａが備えるＰ型チャンネルトランジスタＭ４はオン状態であり、各トランジスタＭ２９、Ｍ２８、Ｍ４が、同時にオン状態になる。このため、図示のソース電流経路Ｌ２Ｂが形成される。ソース電流経路Ｌ２Ｂは、電源ラインから、各トランジスタＭ２９、Ｍ２８を通じ、さらに、接続点Ａ１、Ｐ型チャンネルトランジスタＭ４及び接続点Ａ２を通じて、Ｎ型チャンネルトランジスタＭ２のゲートに至るものである。なお、出力バッファ回路１０Ｂにおいては、実施形態２と同様に、ソース電流経路Ｌ２Ｂに加えて、ソース電流経路Ｌ１が形成されている。

一方、データ入力信号がローレベルからハイレベルに変化した直後は、Ｐ型チャンネルトランジスタＭ１７は、オフ状態を維持している。上述したように、Ｎ型チャンネルトランジスタＭ３７は、定電流源として機能する。インバータ３２の入力には、前記接続点Ｄ１の電位（接地電位）に基づいて、ローレベル信号が入力され、インバータ３２は、Ｎ型チャンネルトランジスタＭ３８のゲートに、ハイレベル信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ３８はオン状態になる。

加えて、本実施形態では、Ｎ型チャンネルトランジスタＭ３９のゲートは、Ｎ型チャンネルトランジスタＭ５２のゲート及びＮ型チャンネルトランジスタＭ３７のゲートに接続され、定電流源５２の電流値は、各トランジスタＭ３９、Ｍ５２、Ｍ３７のゲート電圧がスレッショルド電圧付近になるように設定されている。そこで、Ｎ型チャンネルトランジスタＭ５２及びＮ型チャンネルトランジスタＭ３７がオン状態になることにより、Ｎ型チャンネルトランジスタＭ３９もオン状態になる。なお、Ｎ型チャンネルトランジスタＭ３９のゲートは、定電流源として機能するＮ型チャンネルトランジスタＭ３７のゲートに接続されているから、本発明の第４スイッチング素子の第４制御端子に相当する。

このとき、第１ゲート電圧制御回路２０Ｂ備えるＮ型チャンネルトランジスタＭ１４はオン状態であり、各トランジスタＭ１４、Ｍ３８、Ｍ３９が、同時にオン状態になる。このため、図示のシンク電流経路Ｌ１２Ｂが形成される。シンク電流経路Ｌ１２Ｂは、Ｐ型チャンネルトランジスタＭ１のゲートから、接続点Ｂ２、Ｎ型チャンネルトランジスタＭ１４及び接続点Ｂ１を通じ、さらに、Ｎ型チャンネルトランジスタＭ３８、Ｍ３９を通じて、グランドに至るものである。なお、出力バッファ回路１０Ｂにおいては、実施形態２と同様に、シンク電流経路Ｌ１２Ｂに加えて、シンク電流経路Ｌ１１が形成される。

＜実施形態３の効果＞
本実施形態の出力バッファ回路１０Ｂにおいては、第４ゲート電圧制御回路４０Ｂが、Ｐ型チャンネルトランジスタＭ２８と電源ラインとの間に接続され、定電流源として機能するＰ型チャンネルトランジスタＭ２７に接続されるゲートを有するＰ型チャンネルトランジスタＭ２９を備えている。さらに、第４ゲート電圧制御回路４０Ｂは、Ｎ型チャンネルトランジスタＭ３８とグランドとの間に接続され、定電流源として機能するＮ型チャンネルトランジスタＭ３７に接続されるゲートを有するＮ型チャンネルトランジスタＭ３９を備えている。そこで、出力バッファ回路１０Ｂにおいては、電源ラインからＰ型チャンネルトランジスタＭ２７に引き込む一定の電流によって、Ｐ型チャンネルトランジスタＭ２９のゲート電圧を制御すると共に、Ｎ型チャンネルトランジスタＭ３７を通電する一定の電流によって、Ｎ型チャンネルトランジスタＭ３９のゲート電圧を制御することができる。このため、出力バッファ回路１０Ｂにおいては、前記一定の電流によって、各トランジスタＭ２９、Ｍ３９のゲート電圧が制御され、ソース電流経路Ｌ２Ｂの電流駆動能力やシンク電流経路Ｌ１２Ｂの電流駆動能力に基づいて、各トランジスタＭ２、Ｍ１のゲート電圧をスレッショルド電圧に到達させるまでの時間を一定に保つことができる。

＜実施形態４＞
本発明の実施形態４を、図４を参照しつつ説明する。図４は、本実施形態の出力バッファ回路１０Ｃの回路構成図である。ここでは、実施形態１ないし実施形態３と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路１０Ｃは、実施形態２の第３ゲート電圧制御回路４０Ａに代えて、第５ゲート電圧制御回路４０Ｃを備えている。第５ゲート電圧制御回路４０Ｃは、本発明の補助駆動部に相当する。

第５ゲート電圧制御回路４０Ｃは、抵抗Ｒ２と、Ｐ型チャンネルトランジスタＭ２８と、Ｎ型チャンネルトランジスタＭ３８と、抵抗Ｒ１２とを備えている。抵抗Ｒ２の一端は、電源電圧Ｖｄｄ（電源ライン）に接続されている。抵抗Ｒ２の他端は、Ｐ型チャンネルトランジスタＭ２８のソースに接続されている。Ｐ型チャンネルトランジスタＭ２８のゲートは、実施形態２及び実施形態３と同様に、第２ゲート電圧検出回路３０Ｃのインバータ３１の出力に接続されている。Ｐ型チャンネルトランジスタＭ２８のドレインは、第１ゲート電圧制御回路２０Ａの接続点Ａ１に接続されている。なお、抵抗Ｒ２は、本発明の第２抵抗素子に相当する。

抵抗Ｒ１２の一端は、グランド（低電位電源）に接続されている。抵抗Ｒ１２の他端は、Ｎ型チャンネルトランジスタＭ３８のソースに接続されている。Ｎ型チャンネルトランジスタＭ３８のゲートは、第２ゲート電圧検出回路３０Ｄのインバータ３２の出力に接続されている。Ｎ型チャンネルトランジスタＭ３８のドレインは、第１ゲート電圧制御回路２０Ｂの接続点Ｂ１に接続されている。なお、抵抗Ｒ１２は、本発明の第２抵抗素子に相当する。

次に、本実施形態の出力バッファ回路１０Ｃの動作を説明する。入力端子（ＩＮ）から入力されるデータ信号がハイレベルからローレベルに変化する場合には、出力バッファ回路１０Ｃは、次のように動作する。

実施形態２及び実施形態３と同様に、データ入力信号がハイレベルからローレベルに変化した直後には、インバータ３１が、Ｐ型チャンネルトランジスタＭ２８のゲートに、ローレベル信号を出力する。これによって、Ｐ型チャンネルトランジスタＭ２８はオン状態になる。

このとき、実施形態２及び実施形態３と同様に、第１ゲート電圧制御回路２０Ａが備えるＰ型チャンネルトランジスタＭ４はオン状態であり、各トランジスタＭ２８、Ｍ４が、同時にオン状態になる。このため、図示のソース電流経路Ｌ２Ｃが形成される。ソース電流経路Ｌ２Ｃは、電源ラインから、抵抗Ｒ２及びＰ型チャンネルトランジスタＭ２８を通じ、さらに、接続点Ａ１、Ｐ型チャンネルトランジスタＭ４及び接続点Ａ２を通じて、Ｎ型チャンネルトランジスタＭ２のゲートに至るものである。

電源ラインからソース電流経路Ｌ２Ｃに供給される電流は、抵抗Ｒ２によって制限され、該ソース電流経路Ｌ２Ｃの電流値が抑えられる。なお、出力バッファ回路１０Ｃにおいては、実施形態２及び実施形態３と同様に、ソース電流経路Ｌ２Ｃに加えて、ソース電流経路Ｌ１が形成されている。

一方、データ入力信号がローレベルからハイレベルに変化した直後は、実施形態２及び実施形態３と同様に、インバータ３２が、Ｎ型チャンネルトランジスタＭ３８のゲートに、ハイレベル信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ３８はオン状態になる。

このとき、実施形態２及び実施形態３と同様に、第１ゲート電圧制御回路２０Ｂ備えるＮ型チャンネルトランジスタＭ１４はオン状態であり、各トランジスタＭ１４、Ｍ３８が、同時にオン状態になる。このため、図示のシンク電流経路Ｌ１２Ｃが形成される。シンク電流経路Ｌ１２Ｃは、Ｐ型チャンネルトランジスタＭ１のゲートから、接続点Ｂ２、Ｎ型チャンネルトランジスタＭ１４及び接続点Ｂ１を通じ、さらに、Ｎ型チャンネルトランジスタＭ３８及び抵抗Ｒ１２を通じて、グランドに至るものである。

本実施形態では、抵抗Ｒ１２によって、グランドに引き込む電流が制限される。なお、出力バッファ回路１０Ｃにおいては、シンク電流経路Ｌ１２Ｃに加えて、シンク電流経路Ｌ１１が形成される。

＜実施形態４の効果＞
本実施形態の出力バッファ回路１０Ｃにおいては、第５ゲート電圧制御回路４０Ｃが、Ｐ型チャンネルトランジスタＭ２８のソースと電源ラインとの間に接続された抵抗Ｒ２を備えるとともに、グランドとＮ型チャンネルトランジスタＭ３８のソースとの間に接続された抵抗Ｒ１２を備えている。そこで、出力バッファ回路１０Ｃにおいては、抵抗Ｒ２、Ｒ１２の抵抗値を調整することにより、電源ラインからソース電流経路Ｌ２Ｃに供給される電流値を、一定の範囲に制限したり、シンク電流経路Ｌ１２Ｃのグランドに引き込む電流値を、一定の範囲に制限することができる。このため、出力バッファ回路１０Ｃにおいては、Ｎ型チャンネルトランジスタＭ２に対するソース電流経路Ｌ２Ｃの電流駆動能力や、Ｐ型チャンネルトランジスタＭ１に対するシンク電流経路Ｌ１２Ｃの電流駆動能力を、それぞれ一定の範囲に設定することができる。これにより、各トランジスタＭ２、Ｍ１のゲート電圧がスレッショルド電圧に到達するまでの時間を、一定の範囲に設定することができる。

＜実施形態５＞
本発明の実施形態５を、図５を参照しつつ説明する。図５は、本実施形態の出力バッファ回路１０Ｄの回路構成図である。ここでは、実施形態１ないし実施形態４と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路１０Ｄは、実施形態３の出力バッファ回路１０Ｂの第１ゲート電圧制御回路２０Ａ、２０Ｂに代えて、第６ゲート電圧制御回路２０Ｃ、２０Ｄを備えている。第６ゲート電圧制御回路２０Ｃ、２０Ｄは、本発明の駆動部に相当する。

第６ゲート電圧制御回路２０Ｃは、Ｐ型チャンネルトランジスタＭ３Ａと、Ｐ型チャンネルトランジスタＭ４と、Ｎ型チャンネルトランジスタＭ５とを備えている。Ｐ型チャンネルトランジスタＭ３Ａは、本発明の第５スイッチング素子に相当する。Ｐ型チャンネルトランジスタＭ３Ａのゲートは、第２ゲート電圧検出回路３０Ｃが備えるＰ型チャンネルトランジスタＭ２７のゲートと、ゲートバイアス回路５０Ａが備えるＰ型チャンネルトランジスタＭ５１のゲートとに接続されている。

Ｐ型チャンネルトランジスタＭ３Ａのドレインは、Ｐ型チャンネルトランジスタＭ４のソースに接続されている。Ｐ型チャンネルトランジスタＭ３ＡのドレインとＰ型チャンネルトランジスタＭ４のソースとの接続点Ａ３は、第４ゲート電圧制御回路４０Ｂが備えるＰ型チャンネルトランジスタＭ２８のドレインに接続されている。

第６ゲート電圧制御回路２０Ｄは、Ｎ型チャンネルトランジスタＭ１３Ａと、Ｎ型チャンネルトランジスタＭ１４と、Ｐ型チャンネルトランジスタＭ１５とを備えている。Ｐ型チャンネルトランジスタＭ１３Ａは、本発明の第５スイッチング素子に相当する。Ｎ型チャンネルトランジスタＭ１３Ａのゲートは、第２ゲート電圧検出回路３０Ｄが備えるＮ型チャンネルトランジスタＭ３７のゲートと、ゲートバイアス回路５０Ｂが備えるＮ型チャンネルトランジスタＭ５２のゲートとに接続されている。Ｎ型チャンネルトランジスタＭ１３Ａのドレインは、Ｎ型チャンネルトランジスタＭ１４のソースに接続されている。Ｎ型チャンネルトランジスタＭ１３ＡのドレインとＮ型チャンネルトランジスタＭ１４のソースとの接続点Ｂ３は、第４ゲート電圧制御回路４０Ｂが備えるＮ型チャンネルトランジスタＭ３８のドレインに接続されている。

次に、本実施形態の出力バッファ回路１０Ｄの動作を説明する。入力端子（ＩＮ）から入力されるデータ信号がハイレベルからローレベルに変化する場合には、出力バッファ回路１０Ｄは、次のように動作する。

本実施形態では、定電流源５１の電流値は、各トランジスタＭ３Ａ、Ｍ５１、Ｍ２７のゲート電圧がスレッショルド電圧付近になるように設定されている。そこで、Ｐ型チャンネルトランジスタＭ５１及びＰ型チャンネルトランジスタＭ２７がオン状態になることにより、Ｐ型チャンネルトランジスタＭ３Ａもオン状態になる。

本実施形態では、定電流源５１の電流によって、Ｐ型チャンネルトランジスタＭ３Ａのゲート電圧が設定される。そこで、本実施形態では、定電流源５１の電流によって、Ｐ型チャンネルトランジスタＭ３Ａのゲート電圧をスレッショルド電圧に到達させるまでの時間が一定となるように制御している。なお、Ｐ型チャンネルトランジスタＭ３Ａのゲートは、定電流源として機能するＰ型チャンネルトランジスタＭ２７のゲートに接続されているから、本発明の第５スイッチング素子の第５制御端子に相当する。

データ入力信号がハイレベルからローレベルに変化すると、第６ゲート電圧制御回路２０Ｃが備えるＰ型チャンネルトランジスタＭ４はオン状態になり、各トランジスタＭ３Ａ、Ｍ４が、同時にオン状態になる。このため、図示のソース電流経路Ｌ１Ａが形成される。ソース電流経路Ｌ１Ａは、電源ラインから、各トランジスタＭ３Ａ、Ｍ４を通じ、さらに、接続点Ａ２を通じて、Ｎ型チャンネルトランジスタＭ２のゲートに至るものである。

出力バッファ回路１０Ｄにおいては、前記ソース電流経路Ｌ１Ａに加えて、実施形態３と同様に、ソース電流経路Ｌ２Ｂが形成される。本実施形態では、Ｐ型チャンネルトランジスタＭ２９のゲート電圧も、定電流源５１によって、設定される。そこで、Ｐ型チャンネルトランジスタＭ３Ａと同様に、Ｐ型チャンネルトランジスタＭ２９のゲート電圧をスレッショルド電圧に到達させるまでの時間が一定となるように制御される。

一方、データ入力信号がローレベルからハイレベルに変化する場合には、出力バッファ回路１０Ｄは、次のように動作する。本実施形態では、定電流源５２の電流値は、各トランジスタＭ１３Ａ、Ｍ５２、Ｍ３７のゲート電圧がスレッショルド電圧付近になるように設定されている。そこで、Ｎ型チャンネルトランジスタＭ５２及びＮ型チャンネルトランジスタＭ３７がオン状態になることにより、Ｎ型チャンネルトランジスタ１３Ａもオン状態になる。

本実施形態では、定電流源５２の電流によって、Ｎ型チャンネルトランジスタ１３Ａのゲート電圧が設定される。そこで、本実施形態では、定電流源５２の電流によって、Ｎ型チャンネルトランジスタ１３Ａのゲート電圧をスレッショルド電圧に到達させるまでの時間が一定となるように制御されている。なお、Ｎ型チャンネルトランジスタ１３Ａのゲートは、定電流源として機能するＮ型チャンネルトランジスタＭ３７のゲートに接続されているから、本発明の第５スイッチング素子の第５制御端子に相当する。

データ入力信号がローレベルからハイレベルに変化すると、第６ゲート電圧制御回路２０Ｄが備えるＮ型チャンネルトランジスタＭ１４はオン状態になり、各トランジスタＭ１４、Ｍ１３Ａが、同時にオン状態になる。このため、図示のシンク電流経路Ｌ１１Ａが形成される。シンク電流経路Ｌ１１Ａは、Ｐ型チャンネルトランジスタＭ１のゲートから、Ｎ型チャンネルトランジスタＭ１４及びＮ型チャンネルトランジスタＭ１３Ａを介し、グランドに至るものである。

出力バッファ回路１０Ｄにおいては、前記シンク電流経路Ｌ１１Ａに加えて、実施形態３と同様に、シンク電流経路Ｌ１２Ｂが形成される。本実施形態では、Ｎ型チャンネルトランジスタＭ３９のゲート電圧も、定電流源５２によって、設定される。そこで、Ｎ型チャンネルトランジスタＭ１３Ａと同様に、Ｎ型チャンネルトランジスタＭ３９のゲート電圧をスレッショルド電圧に到達させるまでの時間が一定となるように制御される。

＜実施形態５の効果＞
本実施形態の出力バッファ回路１０Ｄにおいては、第６ゲート電圧制御回路２０Ｃが、定電流源として機能するＰ型チャンネルトランジスタＭ２７に接続されるゲートを有するＰ型チャンネルトランジスタＭ３Ａを備え、第６ゲート電圧制御回路２０Ｄが、定電流源として機能するＮ型チャンネルトランジスタＭ３７に接続されるゲートを有するＮ型チャンネルトランジスタＭ１３Ａを備えている。そこで、出力バッファ回路１０Ｄにおいては、電源ラインからＰ型チャンネルトランジスタＭ２７に引き込む一定の電流によって、Ｎ型チャンネルトランジスタＭ３Ａのゲート電圧を制御するとともに、Ｎ型チャンネルトランジスタＭ３７を通電する一定の電流によって、Ｎ型チャンネルトランジスタＭ３９のゲート電圧を制御することができる。このため、出力バッファ回路１０Ｄにおいては、前記一定の電流によって、各トランジスタＭ３Ａ、Ｍ１３Ａのゲート電圧が制御され、ソース電流経路Ｌ１Ａの電流駆動能力やシンク電流経路Ｌ１１Ａの電流駆動能力に基づいて、各トランジスタＭ２、Ｍ１のゲート電圧をスレッショルド電圧に到達させるまでの時間を一定に保ち、データ入力信号に対する応答遅れを抑制することができる。

＜実施形態６＞
本発明の実施形態６を、図６を参照しつつ説明する。図６は、本実施形態の出力バッファ回路１０Ｅの回路構成図である。ここでは、実施形態１ないし実施形態５と同一の構成は同一の符号を付し、その説明を簡略化する。出力バッファ回路１０Ｅは、実施形態５の出力バッファ回路１０Ｄの第６ゲート電圧制御回路２０Ｃ、２０Ｄに代えて、第７ゲート電圧制御回路２０Ｅ、２０Ｆを備えている。第７ゲート電圧制御回路２０Ｅ、２０Ｆは、本発明の駆動部に相当する。

第７ゲート電圧制御回路２０Ｅは、抵抗Ｒ３と、Ｐ型チャンネルトランジスタＭ４と、Ｎ型チャンネルトランジスタＭ５とを備えている。抵抗Ｒ３は、本発明の第３抵抗素子に相当する。Ｐ型チャンネルトランジスタＭ４は、本発明の第６スイッチング素子に相当する。

抵抗Ｒ３の一端は、電源電圧Ｖｄｄ（電源ライン）に接続されている。抵抗Ｒ３の他端は、Ｐ型チャンネルトランジスタＭ４のソースに接続されている。抵抗Ｒ３の他端とＰ型チャンネルトランジスタＭ４のソースとの接続点Ａ５は、第４ゲート電圧制御回路４０Ｂが備えるＰ型チャンネルトランジスタＭ２８のドレインに接続されている。

第７ゲート電圧制御回路２０Ｆは、抵抗Ｒ１３と、Ｎ型チャンネルトランジスタＭ１４と、Ｐ型チャンネルトランジスタＭ１５とを備えている。抵抗Ｒ１３は、本発明の第３抵抗素子に相当する。Ｎ型チャンネルトランジスタＭ１４は、本発明の第６スイッチング素子に相当する。

抵抗Ｒ１３の一端は、グランド（低電位電源）に接続されている。抵抗Ｒ１３の他端は、Ｎ型チャンネルトランジスタＭ１４のソースに接続されている。抵抗Ｒ１３の他端とＮ型チャンネルトランジスタＭ１４のソースとの接続点Ｂ５は、第４ゲート電圧制御回路４０Ｂが備えるＮ型チャンネルトランジスタＭ３８のドレインに接続されている。

次に、本実施形態の出力バッファ回路１０Ｅの動作を説明する。入力端子（ＩＮ）から入力されるデータ信号がハイレベルからローレベルに変化する場合には、出力バッファ回路１０Ｅは、次のように動作する。

データ入力信号がハイレベルからローレベルに変化すると、第７ゲート電圧制御回路２０Ｅが備えるＰ型チャンネルトランジスタＭ４はオン状態になる。これによって、図示のソース電流経路Ｌ１Ｂが形成される。ソース電流経路Ｌ１Ｂは、電源ラインから、抵抗Ｒ３及びＰ型チャンネルトランジスタＭ４を通じ、さらに、接続点Ａ２を通じて、Ｎ型チャンネルトランジスタＭ２のゲートに至るものである。

電源ラインからソース電流経路Ｌ１Ｂに供給される電流は、抵抗Ｒ３によって制限され、該ソース電流経路Ｌ１Ｂの電流値が抑えられる。そこで、本実施形態では、抵抗Ｒ３の抵抗値の違いに応じて、Ｎ型チャンネルトランジスタＭ２のゲートへの供給電流の値が一定値に保たれる。

一方、データ入力信号がローレベルからハイレベルに変化する場合には、出力バッファ回路１０Ｅは、次のように動作する。データ入力信号がローレベルからハイレベルに変化すると、第７ゲート電圧制御回路２０Ｆが備えるＰ型チャンネルトランジスタＭ１４はオン状態になる。これによって、図示のシンク電流経路Ｌ１１Ｂが形成される。シンク電流経路Ｌ１１Ｂは、Ｐ型チャンネルトランジスタＭ１のゲートから、接続点Ｂ２及びＮ型チャンネルトランジスタＭ１４を通じ、グランドに至るものである。

本実施形態では、抵抗Ｒ１３によって、グランドに引き込む電流が制限される。そこで、本実施形態では、抵抗Ｒ１３の抵抗値の違いに応じて、グランドに引き込む電流の値が一定値に保たれる。

＜実施形態６の効果＞
本実施形態の出力バッファ回路１０Ｅにおいては、第７ゲート電圧制御回路２０Ｅが、Ｎ型チャンネルトランジスタＭ２のゲートに接続されたＰ型チャンネルトランジスタＭ４と、電源ラインとの間に接続された抵抗Ｒ３を備え、第７ゲート電圧制御回路２０Ｆが、Ｐ型チャンネルトランジスタＭ１のゲートに接続されたＮ型チャンネルトランジスタＭ１４と、グランドとの間に接続された抵抗Ｒ１３を備えている。そこで、出力バッファ回路１０Ｅにおいては、各抵抗Ｒ３、Ｒ１３の抵抗値を調整することにより、電源ラインからソース電流経路Ｌ１Ｂに供給される電流値を、一定の範囲に制限したり、シンク電流経路Ｌ１１Ｂのグランドに引き込む電流値を、一定の範囲に制限することができる。このため、出力バッファ回路１０Ｅにおいては、一定の範囲に制限された電流によって、各トランジスタＭ２、Ｍ１のゲート電圧が制御され、ソース電流経路Ｌ１Ｂの電流駆動能力やシンク電流経路Ｌ１１Ｂの電流駆動能力に基づいて、各トランジスタＭ２、Ｍ１のゲート電圧をスレッショルド電圧に到達させるまでの時間を一定の範囲に制限し、データ入力信号に対する応答遅れを抑制することができる。

本発明は、上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。

本発明の技術思想により背景技術における課題を解決するための手段を、以下に列記する。
（付記１）出力スイッチング素子を駆動する駆動部と、
前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部と、
前記駆動部に接続され、前記検出部の検出結果に応じて、前記出力スイッチング素子の駆動能力を変更する補助駆動部と、
を備えることを特徴とするバッファ回路。
（付記２）前記検出部は、前記出力スイッチング素子と同一の素子構造を有し、前記出力スイッチング素子の制御端子に接続される第１制御端子を有する第１スイッチング素子を備えることを特徴する付記１に記載のバッファ回路。
（付記３）前記検出部は、電源とグランドとの間に配置されて、前記第１スイッチング素子に直列接続された第１抵抗素子を備えることを特徴とする付記２に記載のバッファ回路。
（付記４）前記補助駆動部は、前記第１抵抗素子と前記第１スイッチング素子との接続点に接続される第２制御端子を有する第２スイッチング素子を備えることを特徴とする付記１又は付記３に記載のバッファ回路。
（付記５）前記検出部は、前記第１スイッチング素子に直列接続された電流源を備えることを特徴とする付記２に記載のバッファ回路。
（付記６）前記補助駆動部は、前記電流源と前記第１スイッチング素子との接続点に接続される第３制御端子を有する第３スイッチング素子を備えることを特徴とする付記１又は付記５に記載のバッファ回路。
（付記７）前記補助駆動部は、前記第３スイッチング素子と電源との間に接続され、前記電流源に接続される第４制御端子を有する第４スイッチング素子を備えることを特徴とする付記６に記載のバッファ回路。
（付記８）前記補助駆動部は、前記第３スイッチング素子と電源との間に接続された第２抵抗素子を備えることを特徴とする付記６に記載のバッファ回路。
（付記９）前記駆動部は、前記電流源に接続される第５制御端子を有する第５スイッチング素子を備えることを特徴とする付記１又は付記７に記載のバッファ回路。
（付記１０）前記駆動部は、前記出力スイッチング素子の制御端子に接続された第６スイッチング素子と電源との間に接続された第３抵抗素子を備えることを特徴とする付記１又は付記７に記載のバッファ回路。
（付記１１）出力スイッチング素子を駆動する駆動ステップと、
前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出ステップと、
前記検出ステップの検出結果に応じて、前記駆動ステップにおける前記出力スイッチング素子の駆動能力を変更する補助駆動ステップと、を備えることを特徴とするバッファ回路の制御方法。

本発明の実施形態１の出力バッファ回路の構成図である。実施形態２の出力バッファ回路の構成図である。実施形態３の出力バッファ回路の構成図である。実施形態４の出力バッファ回路の構成図である。実施形態５の出力バッファ回路の構成図である。実施形態６の出力バッファ回路の構成図である。従来の出力バッファ回路の構成図である。

符号の説明

１０出力バッファ回路
２０、３０ゲート電圧制御回路
３０ゲート電圧検出回路
Ｍ１Ｐ型チャンネルトランジスタ
Ｍ２Ｎ型チャンネルトランジスタ

Claims

出力スイッチング素子を駆動する駆動部と、
前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部と、
前記駆動部に接続され、前記検出部の検出結果に応じて、前記出力スイッチング素子の駆動能力を変更する補助駆動部と、
を備えることを特徴とするバッファ回路。
前記検出部は、前記出力スイッチング素子と同一の素子構造を有し、前記出力スイッチング素子の制御端子に接続される第１制御端子を有する第１スイッチング素子を備えることを特徴する請求項１に記載のバッファ回路。
前記検出部は、電源とグランドとの間に配置されて、前記第１スイッチング素子に直列接続された第１抵抗素子を備えることを特徴とする請求項２に記載のバッファ回路。
前記補助駆動部は、前記第１抵抗素子と前記第１スイッチング素子との接続点に接続される第２制御端子を有する第２スイッチング素子を備えることを特徴とする請求項１又は請求項３に記載のバッファ回路。
前記検出部は、前記第１スイッチング素子に直列接続された電流源を備えることを特徴とする請求項２に記載のバッファ回路。
前記補助駆動部は、前記電流源と前記第１スイッチング素子との接続点に接続される第３制御端子を有する第３スイッチング素子を備えることを特徴とする請求項１又は請求項５に記載のバッファ回路。
前記補助駆動部は、前記第３スイッチング素子と電源との間に接続され、前記電流源に接続される第４制御端子を有する第４スイッチング素子を備えることを特徴とする請求項６に記載のバッファ回路。
前記補助駆動部は、前記第３スイッチング素子と電源との間に接続された第２抵抗素子を備えることを特徴とする請求項６に記載のバッファ回路。
前記駆動部は、前記電流源に接続される第５制御端子を有する第５スイッチング素子を備えることを特徴とする請求項１又は請求項７に記載のバッファ回路。
出力スイッチング素子を駆動する駆動ステップと、
前記出力スイッチング素子の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出ステップと、
前記検出ステップの検出結果に応じて、前記駆動ステップにおける前記出力スイッチング素子の駆動能力を変更する補助駆動ステップと、を備えることを特徴とするバッファ回路の制御方法。