CN106708149B - 缓冲器电路及应用其的电压产生器 - Google Patents

缓冲器电路及应用其的电压产生器 Download PDF

Info

Publication number
CN106708149B
CN106708149B CN201510794458.3A CN201510794458A CN106708149B CN 106708149 B CN106708149 B CN 106708149B CN 201510794458 A CN201510794458 A CN 201510794458A CN 106708149 B CN106708149 B CN 106708149B
Authority
CN
China
Prior art keywords
transistor
voltage
buffer circuits
coupled
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510794458.3A
Other languages
English (en)
Other versions
CN106708149A (zh
Inventor
方韦杰
吕健源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhi Electronic Technology (Chengdu) Co.,Ltd.
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201510794458.3A priority Critical patent/CN106708149B/zh
Priority to US15/286,969 priority patent/US10033358B2/en
Publication of CN106708149A publication Critical patent/CN106708149A/zh
Application granted granted Critical
Publication of CN106708149B publication Critical patent/CN106708149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及缓冲器电路及应用其的电压产生器，缓冲器具有输入端及输出端。输入端接收输入信号。输出端提供输出信号。缓冲器电路包含晶体管迭接电路、闩锁器电路、第一、第二晶体管以及电压产生电路。晶体管迭接电路偏压于第一电压，接收输入信号。闩锁器电路偏压于负电压的第二电压。第一晶体管及第二晶体管耦接于晶体管迭接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路根据第二电压提供偏压电压至第一晶体管的栅极端以及第二晶体管的栅极端。电压产生电路根据第二电压的电位动态调整偏压电压的电位，当缓冲器电路刚启动时，偏压电压为第一电位，当缓冲器电路达到稳态后，偏压电压为第二电位。

Description

缓冲器电路及应用其的电压产生器
技术领域
本发明涉及有关于一种缓冲器电路及应用其的电压产生器，特别是有关一种避免过电压(over-stress)的缓冲器电路及应用其的电压产生器。
背景技术
已知的缓冲器电路包含多个晶体管，并偏压于第一电压电位+VDD及第二电压电位-VDD。为了确保这些晶体管能完全导通和完全关闭，这些晶体管的各端点必须操作在电位-VDD到电位+VDD之间。在此情况下，有些晶体管的两端可能承受超过一倍VDD的电压差，这可能会导致这些晶体管的损坏。目前用来解决上述的过电压问题的方法之一是使用高压元件作为开关，以承受较高的电压差。然而这种方法会导致缓冲器电路的整体成本增加。因此，如何在不使用高压元件的前提下提供一种避免过电压的缓冲器电路实为业界急于解决的问题。
发明内容
根据本发明的一实施例，提供一种缓冲器电路，具有一输入端及一输出端。输入端接收一输入信号。输出端提供一输出信号。缓冲器电路包含一晶体管迭接电路、一闩锁器电路、一第一晶体管及一第二晶体管以及一电压产生电路。晶体管迭接电路偏压于一第一电压，且晶体管迭接电路接收输入信号。闩锁器电路偏压于一第二电压，第二电压为一负电压。第一晶体管及第二晶体管耦接于晶体管迭接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路根据第二电压提供一偏压电压至第一晶体管的栅极端以及第二晶体管的栅极端。电压产生电路根据第二电压的电位动态调整偏压电压的电位，且当缓冲器电路刚启动时，偏压电压为一第一电位，当缓冲器电路达到稳态后，偏压电压为一第二电位。
根据本发明的另一实施例，提供一种电压产生电路。电压产生电路包含一电荷泵电路。电压产生电路更使用一缓冲器电路。缓冲器电路具有一输入端及一输出端。输入端接收一输入信号。输出端提供一输出信号。缓冲器电路包含一晶体管迭接电路、一闩锁器电路、一第一晶体管及一第二晶体管以及一电压产生电路。晶体管迭接电路偏压于一第一电压，且晶体管迭接电路接收输入信号。闩锁器电路偏压于一第二电压，第二电压为一负电压。第一晶体管及第二晶体管耦接于晶体管迭接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路根据第二电压提供一偏压电压至第一晶体管的栅极端以及第二晶体管的栅极端。电压产生电路根据第二电压的电位动态调整偏压电压的电位，且当缓冲器电路刚启动时，偏压电压为一第一电位，当缓冲器电路达到稳态后，偏压电压为一第二电位。
根据本发明的又一实施例，提供另一种电压产生电路。电压产生电路包含一电荷泵电路及一缓冲器电路。缓冲器电路具有一输入端及一输出端。输入端接收一输入信号。输出端提供一输出信号。缓冲器电路包含一晶体管迭接电路、一闩锁器电路、一第一晶体管及一第二晶体管以及一电压产生电路。晶体管迭接电路偏压于一第一电压，且晶体管迭接电路接收输入信号。闩锁器电路偏压于一第二电压，第二电压为一负电压。第一晶体管及第二晶体管耦接于晶体管迭接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路根据第二电压提供一偏压电压至第一晶体管的栅极端以及第二晶体管的栅极端。电压产生电路根据第二电压的电位动态调整偏压电压的电位，且当缓冲器电路刚启动时，偏压电压为一第一电位，当缓冲器电路达到稳态后，偏压电压为一第二电位。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1所示为依据本发明第一实施例的缓冲器电路示意图。
图2所示为图1的缓冲器电路的一例的电路示意图。
图3A和3B所示为图2的缓冲器电路达到稳态时分别在第一周期和第二周期的各晶体管的操作电压电位以及各端点的电压电位示意图。
图4A所示为在缓冲器电路刚启动时，提供0V的偏压电压，缓冲器电路中各晶体管的操作电压电位以及各端点的电压电位示意图。
图4B所示为在缓冲器电路刚启动时，提供Vbias>2Vt的偏压电压，缓冲器电路中各晶体管的操作电压电位以及各端点的电压电位示意图。
图4C所示为在缓冲器电路达到稳态时，提供Vbias>2Vt的偏压电压，缓冲器电路中各晶体管的操作电压电位以及各端点的电压电位示意图。
图5A和5B分别所示在缓冲器电路刚启动时及达到稳态时，缓冲器电路中各晶体管的操作电压电位以及各端点的电压电位示意图。
图6所示为依据本发明第一实施例的缓冲器电路100的应用的一例的示意图。
图7所示为图6的电压产生器的一例的示意图。
具体实施方式
图1所示为依据本发明第一实施例的缓冲器电路100的示意图。缓冲器电路100具有一输入端Vin及一输出端Vout。输入端Vin接收一输入信号Sin。输出端Vout提供一输出信号Sout。缓冲器电路100包含一晶体管迭接电路110、一闩锁器电路120、晶体管M1、晶体管M2以及一电压产生电路130。晶体管迭接电路110偏压于一第一电压V1，且晶体管迭接电路110接收输入信号Sin。闩锁器电路120偏压于一第二电压V2，第二电压为一负电压。晶体管M1及晶体管M2耦接于晶体管迭接电路110及闩锁器电路120之间，且晶体管M1的栅极端耦接至晶体管M2的栅极端。电压产生电路130根据第二电压V2提供一偏压电压Vbias至晶体管M1的栅极端以及晶体管M2的栅极端。电压产生电路130根据第二电压V2的电位动态地调整偏压电压Vbias的电位，且当缓冲器电路100刚启动时，偏压电压Vbias为一第一电位，当缓冲器电路100达到稳态后，偏压电压为一第二电位。
在一实施例中，缓冲器电路100偏压于第一电压V1及第二电压V2，第一电压V1的电位为+VDD，第二电压V2的电位为-VDD。输入信号Sin具有从接地电压的电位0至第一电压V1的电位VDD的摆幅。输出信号Sout具有从第二电压V2的电位-VDD至第一电压V1的电位VDD的摆幅。当缓冲器电路100刚启动时，此时第二电压V2的电位为0V，偏压电压Vbias为一第一电位，此第一电位高于晶体管M2的源极电压加上晶体管M2的一临界电压以使晶体管M2导通。当缓冲器电路100达到稳态后，此时第二电压V2的电位已经达到-VDD，偏压电压Vbias为一第二电位，随着V2逐渐下降至-VDD，第二电位往0V逼进，而使晶体管M2导通。本领域技术人员可知，偏压电压Vbias并不会完全等于0V，而是实质上趋近于0V。
详细地说，图2所示为图1的缓冲器电路的一例的电路示意图。在一实施例中，晶体管迭接电路110例如包含四颗晶体管，晶体管M3～M6。晶体管M3，耦接至输入端Vin以接收输入信号Sin，且偏压于第一电压V1。晶体管M4耦接在晶体管M3及晶体管M1之间，且晶体管M4与晶体管M1之间具有端点Voutb。晶体管M5耦接至端点Vinb以接收输入信号Sin的反相信号并偏压于第一电压V1。晶体管M6耦接在晶体管M5及晶体管M2之间，且晶体管M6及晶体管M2之间具有输出端Vout。晶体管M6的栅极端耦接至晶体管M4的栅极端。在其他实施例中，晶体管迭接电路110也可包含更多晶体管迭接而组成，本发明并不以此为限。
在一实施例中，闩锁器电路120包含晶体管M7及晶体管M8。晶体管M7耦接至晶体管M1，并偏压于第二电压V2。且晶体管M7的栅极端耦接至晶体管M2。晶体管M8耦接至晶体管M2，并偏压于第二电压V2。且晶体管M8的栅极端耦接至晶体管M1。在其他实施例中，闩锁器电路120也可包含更多晶体管迭接在晶体管M7或晶体管M8与第二电压V2的端点之间，本发明并不以此为限。
在此实施例中，电压产生电路130包含电阻R及晶体管M9。电阻R的第一端接收第三电压V3，其中，设定第三电压V3的电位高于在缓冲器电路100刚启动时，偏压电压Vbias的第一电位，以使晶体管M2导通。晶体管M9的第一端耦接至电阻R的第二端以提供偏压电压Vbias。晶体管M9的第二端耦接至接地端。晶体管M9的控制端接收第二电压V2。
在操作中，当缓冲器电路100刚启动时，第二电压V2此时的电位为0V，晶体管M9不导通，因此，电阻R接收第三电压V3而由第二端提供第一电位的偏压电压Vbias。当缓冲器电路200达到稳态时，此时第二电压V2的电位达到-VDD，晶体管M9为导通而接地，以使晶体管M9的第一端提供趋近于接地电位的偏压电压Vbias。随着V2逐渐下降至-VDD，M9的导通状态逐渐使偏压电压Vbias往0V逼进。本领域技术人员可知，Vbias并不会完全等于0V，而是实质上趋近于0V。
请参照图3A及3B说明缓冲器电路100的操作。图3A和3B所示为图2的缓冲器电路100达到稳态时分别在第一周期和第二周期的各晶体管的操作电压电位以及各端点的电压电位示意图。在第一周期中，如图3A所示，输入信号Sin的电位为0V，此时晶体管M3的源极端偏压于第一电压V1的电位VDD，例如为3.3V。晶体管M3的栅极端耦接至输入端Vin而接收0V的输入信号Sin而为导通(标示为ON)。晶体管M4的源极端耦接至晶体管M3的漏极端，且因为晶体管M3为导通，晶体管M4的源极端为3.3V。而晶体管M4的栅极端为0V，因此晶体管M4也为导通而使晶体管M4的漏极端，即端点Voutb，亦为3.3V。晶体管M5的源极端亦偏压于第一电压V1的电位VDD，即3.3V。晶体管M5的栅极端耦接至输入端Vinb而接收的输入信号Sin的反相信号，即3.3V，因此晶体管M5为不导通(标示为OFF)。晶体管M6的源极端耦接至晶体管M5的漏极端，且因为晶体管M5为不导通，晶体管M6的源极端为0V。而晶体管M6的栅极端为0V，因此晶体管M6也为不导通。
在第一周期中，如图3A所示，晶体管M1的源极端的电压电位在理想状态上与偏压电压Vbias相等而为0V，实际上因为制程，晶体管M1的源极端的电压电位为趋近于偏压电压Vbias的电位，故本领域具有通常知识者应能理解晶体管M1的源极端的电压电位实质上相同于偏压电压Vbias的电位。在一实施例中，晶体管M1的源极端为0V，而晶体管M1的栅极端亦为0V，因此晶体管M1为不导通。晶体管M8的栅极端耦接到晶体管M1的源极端而为0V，晶体管M8的源极端偏压在第二电压V2的电位-VDD，例如为-3.3V，因此晶体管M8为导通。因为晶体管M8为导通，晶体管M8的漏极端为-3.3V。晶体管M7的栅极端耦接至晶体管M8的漏极端而为-3.3V，晶体管M7的源极端亦偏压在第二电压V2的电位-VDD而为-3.3V，因此晶体管M7为不导通。晶体管M2的源极耦接至晶体管M8的漏极端而为-3.3V，而晶体管M2的栅极端为0V，因此晶体管M2为导通。因为晶体管M2为导通，晶体管M2的漏极端为3.3V。也就是说，在如图3A所示的第一周期中，晶体管M2于端点Vout提供-3.3V的输出信号Sout。
另一方面，图3B所示为第二周期中，输入信号Sin的电位为3.3V，此时晶体管M3的源极端偏压于第一电压V1的电位VDD，即3.3V，且晶体管M3的栅极端耦接至输入端Vin而接收3.3V的输入信号Sin而因此为不导通。因为晶体管M3为不导通，晶体管M4的源极端为0V，且晶体管M4的栅极端为0V，因此晶体管M4也为不导通。晶体管M5的源极端亦偏压于第一电压V1的电位VDD，即3.3V。晶体管M5的栅极端耦接至输入端Vinb而接收的输入信号Sin的反相信号，即0V，因此晶体管M5为导通。因为晶体管M5为导通，且晶体管M6的源极端耦接至晶体管M5的漏极端，因此晶体管M6的源极端为3.3V。而晶体管M6的栅极端为0V，因此晶体管M6也为导通。因为晶体管M6为导通，晶体管M6的漏极端为3.3V。也就是说，在如图3B所示的第二周期中，晶体管M6于端点Vout提供3.3V的输出信号Sout。
在第二周期中，如图3B所示，晶体管M2的源极端为0V，而晶体管M2的栅极端亦为0V，因此晶体管M2为不导通。晶体管M7的栅极端耦接到晶体管M2的源极端而为0V，晶体管M7的源极端偏压在第二电压V2的电位-VDD，即-3.3V，因此晶体管M7为导通。因为晶体管M7为导通，晶体管M7的漏极端为-3.3V。晶体管M8的栅极端耦接至晶体管M7的漏极端而为-3.3V，晶体管M8的源极端亦偏压在第二电压V2的电位-VDD而为-3.3V，因此晶体管M8为不导通。晶体管M1的源极耦接至晶体管M7的漏极端而为-3.3V，而晶体管M1的栅极端为0V，因此晶体管M1为导通。因为晶体管M1为导通，晶体管M1的漏极端为3.3V，即晶体管M1的漏极端，即端点Voutb为-3.3V。
如图3A及3B所示，在缓冲器电路100达到稳态时，晶体管M1的栅极端接收的偏压电压Vbias为0V。然而，在缓冲器电路100刚启动时，若偏压电压Vbias为0V，则缓冲器电路100会无法正常操作。请参照图4A，图4A所示为在缓冲器电路100刚启动时，若提供晶体管M1的栅极端0V的偏压电压，缓冲器电路100中各晶体管的操作电压电位以及各端点的电压电位示意图。如图4A所示，晶体管M8的栅极端耦接到晶体管M1的源极端而为0V，晶体管M8的源极端偏压在第二电压V2。然而，在缓冲器电路100刚启动时，第二电压V2的电位为0V，因此晶体管M8为不导通。因为晶体管M8为不导通，晶体管M8的漏极端为0V。晶体管M2的源极耦接至晶体管M8的漏极端而为0V，而晶体管M2的栅极端为0V，因此晶体管M2为不导通。因为晶体管M2为不导通，也因此，晶体管M2于端点Vout提供0V的输出信号Sout。并且，晶体管M7的栅极端耦接至晶体管M8的漏极端而为0V，晶体管M7的源极端亦偏压在第二电压V2而为0V，因此晶体管M7亦为不导通，而晶体管M7的漏极端仍然保持在0V。也就是说，如果在缓冲器电路100刚启动时，提供0V的偏压电压Vbias至晶体管M1的栅极端以及晶体管M2的栅极端，会造成晶体管M2及晶体管M8无法导通，因此不能在输出端Vout提供电位-VDD的输出信号Sout。
因此，在缓冲器电路100刚启动时，必须要提供适合的偏压电压Vbias以使晶体管M2及晶体管M8导通进而能提供–VDD电位的输出信号Sout。请参照图4B，图4B所示为在缓冲器电路100刚启动时，提供Vbias>2Vt的偏压电压，缓冲器电路100中各晶体管的操作电压电位以及各端点的电压电位示意图。在此实例中，提供大于两倍临界电压(晶体管M2及晶体管M8的临界电压)的偏压电压以使晶体管M2及晶体管M8为导通。在其他实施例中，若输出端Vout与第二电压V2之间耦接有更多晶体管，例如N个串联的晶体管，则提供大于N*Vt的偏压电压，以使这N个串联的晶体管皆能导通。
在缓冲器电路100启动之后，随着第二电压V2的电位逐渐的由0V变为-VDD时，虽然提供大于两倍临界电压的偏压电压(Vbias>2Vt)可使晶体管M2及晶体管M8为导通，但是会造成晶体管操作在过电压的状态，而可能会导致晶体管的损坏。请参照图4C，图4C所示为在缓冲器电路100达到稳态时，提供Vbias>2Vt的偏压电压，缓冲器电路100中各晶体管的操作电压电位以及各端点的电压电位示意图。如图4C所示，晶体管M1的栅极端接收Vbias>2Vt的偏压电压，例如1V，而晶体管M1的源极端亦为1V而使晶体管M1为不导通。晶体管M8的栅极端耦接到晶体管M1的源极端而为1V，晶体管M8的源极端偏压在第二电压V2，即-3.3V，此时晶体管M8为导通，但操作在过电压的情况下(Vgs＝4.3V>VDD(3.3V)，且Vgd＝4.3V>VDD(3.3V))。因为晶体管M8为导通，晶体管M8的漏极端为-3.3V。晶体管M2的栅极端也接收Vbias>2Vt的偏压电压，即1V，而晶体管M2的源极耦接至晶体管M8的漏极端而为-3.3V，因此晶体管M2为导通，但操作在过电压的情况下(Vgs＝4.3V>3.3V，且Vgd＝4.3V>3.3V)。
因此，由图4A～4C的描述可知，在缓冲器电路100刚启动时及达到稳态时，也就是第二电压V2的电位为0V时及-VDD时，必须要提供不同电位的偏压电压Vbias至晶体管M1的栅极端及晶体管M2的栅极端以使晶体管M2及晶体管M8导通。
以下兹举一例说明缓冲器电路100在刚启动时及达到稳态时，电压产生电路130动态调整偏压电压Vbias的电位。图5A和图5B分别所示在缓冲器电路100刚启动时及达到稳态时，缓冲器电路100中各晶体管的操作电压电位以及各端点的电压电位示意图。在缓冲器电路100刚启动时，如图5A所示，电阻R的第一端接收第三电压V3，例如为1.5V。在缓冲器电路100刚启动时，第二电压V2的电位为0V，此时晶体管M9的栅极端接收0V的第二电压V2，因此晶体管M9为不导通以使电阻R接收第三电压V3而由电阻R的第二端提供约1.5V的偏压电压Vbias。由于电压产生电路130提供约1.5V的偏压电压Vbias至晶体管M2的栅极端，可使晶体管M2及晶体管M8导通。并且，如图5A所示，此时晶体管M2及晶体管M8也没有操作在过电压的情况下(Vgs＝1.5V≤3.3V，且Vgd＝1.5V≤3.3V)。
而在缓冲器电路100达到稳态时，如图5B所示，第二电压V2的电位为-3.3V，此时晶体管M9的栅极端接收-3.3V的第二电压V2，低于晶体管M9的源极端(约为1.5V)，因此晶体管M9为导通以使晶体管M9的源极端提供0V的偏压电压Vbias。随着V2逐渐下降至-VDD，M9的导通状态逐渐使Vbias往0V逼进。本领域技术人员可知，Vbias并不会完全等于0V，而是实质上趋近于0V。由于电压产生电路130提供0V的偏压电压Vbias至晶体管M2的栅极端，可使晶体管M2及晶体管M8导通而能在输出端Vout提供电位-3.3V的输出信号Sout。并且，如图5A所示，此时晶体管M2及晶体管M8也没有过电压的问题(Vgs＝3.3V≤3.3V，且Vgd＝3.3V≤3.3V)。
由上述内容可知，电压产生电路130可随着第二电压V2的电位动态地调整偏压电压Vbias的电位，而使晶体管M2及晶体管M8在缓冲器电路100刚启动时及达到稳态时皆能正常导通，且不会操作在过电压的情况下而可在输出端Vout提供电位-3.3V的输出信号Sout。
图6所示为依据本发明第一实施例的缓冲器电路100的应用的一例的示意图。举例来说，电压产生器600包含电荷泵电路610，并使用缓冲器电路100来产生控制电荷泵电路610的信号S2。
以下兹举一例详细说明，请参照图7，图7所示为图6的电压产生器600的一例的示意图。电荷泵电路610包含一输入端Vi、电容C1、电容C2、开关SW1～SW4、以及一输出端Vo。电容C1具有第一端N1及第二端N2。电容C2具有第一端N3及第二端N4。电容C2的第一端N3耦接到接地端GND，且第二端N4耦接到输出端Vo。接地端GND具有一接地电压电位，例如为0(V)。在一实施例中，输出端Vo具有一输出电压电位，例如为-VDD(V)。开关SW1耦接于输入端Vi与电容C1的第一端N1之间，并受控于控制信号S1。输入端Vin具有一输入电压电位，例如为VDD(V)。开关SW2耦接于电容C1的第一端N1与电容C2的第一端N3之间，并受控于控制信号S2。开关SW3耦接于接地端GND与电容C1的第二端N2之间，并受控于控制信号S3。开关SW4耦接于电容C1的第二端N2与电容C2的第二端N4之间，并受控于控制信号S4。当开关SW1与开关SW3导通时，开关SW2与开关SW4不导通。同理，当开关SW1与开关SW3不导通时，开关SW2与开关SW4导通。
在此实施例中，缓冲器电路100用于提供控制信号S3到开关SW3的控制端。缓冲器电路100于输入端Vin接收一输入信号Sin，并于输出端Vout提供一输出信号Sout。输入信号Sin具有从接地电压的电位0V至第一电压V1的电位VDD的摆幅。输出信号Sout具有从第二电压V2的电位-VDD至第一电压V1的电位VDD的摆幅。在一实施例中，缓冲器电路100的电压产生电路130(示于图2)的第二电压V2是连接至电荷泵电路610的输出端Vo。随着Vo的变化，电压产生电路130根据第二电压V2的电位动态调整偏压电压Vbias的电位。
根据上述实施例，提供了一种缓冲器电路。缓冲器电路100具有一输入端Vin及一输出端Vout。输入端Vin接收一输入信号Sin。输出端Vout提供一输出信号Sout。缓冲器电路100包含一晶体管迭接电路110、一闩锁器电路120、晶体管M1、晶体管M2以及一电压产生电路130。晶体管迭接电路110偏压于一第一电压V1，且晶体管迭接电路110接收输入信号Sin。闩锁器电路120偏压于一第二电压V2，第二电压为一负电压。晶体管M1及晶体管M2耦接于晶体管迭接电路110及闩锁器电路120之间，且晶体管M1的栅极端耦接至晶体管M2的栅极端。电压产生电路130根据第二电压V2提供一偏压电压Vbias至晶体管M1的栅极端以及晶体管M2的栅极端。电压产生电路130根据第二电压V2的电位动态调整偏压电压Vbias的电位，且当缓冲器电路100刚启动时，偏压电压Vbias为一第一电位，当缓冲器电路100达到稳态后，偏压电压为一第二电位。
根据上述实施例，更提供了一种应用缓冲器电路的电压产生器。电压产生器600包含电荷泵电路610，并使用缓冲器电路100来产生控制电荷泵电路610的信号S2。
本发明的缓冲器电路藉由电压产生电路动态调整偏压电压的电位，而使晶体管在缓冲器电路刚启动时及达到稳态时皆能正常导通，且不会操作在过电压的情况下提供输出信号，因此可避免元件因为高电压导致损坏。另外，本发明相较于已知的电路设计，可不需要使用耐高压元件而可进一步节省电路的成本。
综上所述，虽然本发明已以多个实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当以权利要求书界定为准。

Claims (8)

1.一种缓冲器电路，具有一输入端及一输出端，该输入端接收一输入信号，该输出端提供一输出信号，其特征在于，包含：
一晶体管迭接电路，偏压于一第一电压，且该晶体管迭接电路接收该输入信号；
一闩锁器电路，偏压于一第二电压，该第二电压为一负电压；
一第一晶体管及一第二晶体管，耦接于该晶体管迭接电路及该闩锁器电路之间，且该第一晶体管的栅极端耦接至该第二晶体管的栅极端；以及
一电压产生电路，根据该第二电压提供一偏压电压至该第一晶体管的栅极端以及该第二晶体管的栅极端；
其中该电压产生电路根据第二电压的电位动态调整该偏压电压的电位，且其中，当该缓冲器电路刚启动时，该偏压电压为一第一电位，当该缓冲器电路达到稳态后，该偏压电压为一第二电位。
2.如权利要求1所述的缓冲器电路，其特征在于，该第一电位高于该第二晶体管的源极电压加上该第二晶体管的一临界电压以使该第二晶体管导通，该第二电位实质上为一接地电位。
3.如权利要求1所述的缓冲器电路，其特征在于，该电压产生电路包含：
一电阻，具有一第一端及一第二端，该第一端接收一第三电压，该第三电压高于该第一电位；以及
一晶体管，具有一第三端、一第四端及一控制端，该第三端耦接至该电阻的该第二端以提供该偏压电压，该第四端耦接至一接地端，该控制端接收该第二电压。
4.如权利要求3所述的缓冲器电路，其特征在于，当该缓冲器电路刚启动时，该晶体管为不导通以使该电阻的该第二端提供该第一电位的该偏压电压；当该缓冲器电路达到稳态后，该晶体管为导通以使该晶体管的该第三端提供实质上为该接地电位的该偏压电压。
5.如权利要求1所述的缓冲器电路，其特征在于，该晶体管迭接电路包含：
一第三晶体管，耦接至该输入端以接收该输入信号，且该第三晶体管偏压于该第一电压；
一第四晶体管，耦接至该第三晶体管；
一第五晶体管，接收该输入信号的一反相信号并偏压于该第一电压；以及
一第六晶体管，耦接在该第五晶体管及该输出端之间，且该第六晶体管的栅极端耦接至该第四晶体管的栅极端。
6.如权利要求1所述的缓冲器电路，其特征在于，该闩锁器电路包含：
一第七晶体管，耦接至该第一晶体管，该第七晶体管的栅极端耦接至该第二晶体管，且该第七晶体管偏压于该第二电压；以及
一第八晶体管，耦接至该第二晶体管，该第八晶体管的栅极端耦接至该第一晶体管，且该第八晶体管偏压于该第二电压。
7.一种包含如权利要求1至6中任一权利要求所述的缓冲器电路的电压产生器，其特征在于，包含：
一电荷泵电路。
8.如权利要求7所述的电压产生器，其特征在于，该电荷泵电路包含：
一第一电容，具有一第一端及一第二端；
一第二电容，具有一第三端及一第四端，该第三端耦接到一接地端，该第四端耦接到一电路输出端；
一第一开关，耦接于一电路输入端与该第一电容的该第一端之间，并受控于一第一控制信号；
一第二开关，耦接于该第一电容的该第一端与该第二电容的该第三端之间，并受控于一第二控制信号；
一第三开关，耦接于该接地端与该第一电容的该第二端之间，并受控于一第三控制信号；
一第四开关，耦接于该第一电容的该第二端与该第二电容的该第四端之间，并受控于一第四控制信号；
其中，当该第一开关与该第三开关导通时，该第二开关与该第四开关不导通，而当该第一开关与该第三开关不导通时，该第二开关与该第四开关导通。
CN201510794458.3A 2015-11-18 2015-11-18 缓冲器电路及应用其的电压产生器 Active CN106708149B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510794458.3A CN106708149B (zh) 2015-11-18 2015-11-18 缓冲器电路及应用其的电压产生器
US15/286,969 US10033358B2 (en) 2015-11-18 2016-10-06 Buffer circuit and voltage generator using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510794458.3A CN106708149B (zh) 2015-11-18 2015-11-18 缓冲器电路及应用其的电压产生器

Publications (2)

Publication Number Publication Date
CN106708149A CN106708149A (zh) 2017-05-24
CN106708149B true CN106708149B (zh) 2018-01-09

Family

ID=58690031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510794458.3A Active CN106708149B (zh) 2015-11-18 2015-11-18 缓冲器电路及应用其的电压产生器

Country Status (2)

Country Link
US (1) US10033358B2 (zh)
CN (1) CN106708149B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666873B (zh) * 2018-01-12 2019-07-21 立積電子股份有限公司 積體電路及其傳輸電路
CN112653405A (zh) * 2020-12-16 2021-04-13 宁波铼微半导体有限公司 宽带功率放大器及其构造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480916B1 (ko) * 2002-10-30 2005-04-07 주식회사 하이닉스반도체 전류 소모를 줄인 입력 버퍼 회로
GB2408644B (en) 2003-11-26 2007-04-25 Wolfson Ltd Amplifier
EP1881588A1 (en) 2006-07-19 2008-01-23 STMicroelectronics S.r.l. Charge pump architecture and corresponding method for managing the voltage generation
KR100809072B1 (ko) * 2006-09-28 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
JP5076542B2 (ja) * 2007-02-20 2012-11-21 富士通セミコンダクター株式会社 バッファ回路
CN101409504A (zh) * 2007-10-10 2009-04-15 达盛电子股份有限公司 改良式电荷帮浦电路
TWI349410B (en) * 2008-01-08 2011-09-21 Novatek Microelectronics Corp Change pump circuit
US7847590B2 (en) * 2008-11-03 2010-12-07 Agilent Technologies, Inc. Level shifter including cascode sets
US7847612B2 (en) * 2009-02-10 2010-12-07 Himax Technologies Limited Level shift circuit
GB2469634B (en) 2009-04-20 2015-11-11 Advanced Risc Mach Ltd Input-output device protection
CN102487266A (zh) * 2010-12-02 2012-06-06 联咏科技股份有限公司 运算放大器与应用其的显示驱动电路
CN103166623A (zh) * 2011-12-09 2013-06-19 扬智科技股份有限公司 缓冲器
TWI497501B (zh) * 2011-12-30 2015-08-21 Macronix Int Co Ltd 頁面緩衝器電路
KR101531887B1 (ko) * 2013-11-27 2015-06-26 주식회사 동부하이텍 네거티브 레벨 쉬프터

Also Published As

Publication number Publication date
US10033358B2 (en) 2018-07-24
CN106708149A (zh) 2017-05-24
US20170141767A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
US8330504B2 (en) Dynamic biasing systems and methods
TWI554032B (zh) 獨立式自舉開關
WO2006101139A1 (ja) レベルシフト回路および電源装置
CN109327218B (zh) 一种电平移位电路和集成电路芯片
US20090021292A1 (en) Reliable level shifter of ultra-high voltage device used in low power application
CN109379071B (zh) 一种模拟开关电路
US20140055191A1 (en) Low power rf switch
CN105099173B (zh) 充电泵
CN106708149B (zh) 缓冲器电路及应用其的电压产生器
US10348305B2 (en) Level shift circuit
JP5516260B2 (ja) 負電源制御回路
CN108880233B (zh) 一种电荷泵电路
CN107733423A (zh) 缓冲器电路及应用其的电压产生器
CN107786187B (zh) 时钟电压提升电路
CN108829174A (zh) 线性稳压器电路
US20080018375A1 (en) Level shifter
CN110601691B (zh) 电平移位电路
CN114826217B (zh) 方波产生方法及方波产生电路
CN106444943B (zh) 电压产生电路
CN107645294B (zh) 一种交流/直流耦合电路
TWI763552B (zh) 傳送端阻抗匹配電路
TWI789249B (zh) 靴帶式開關
CN115865074B (zh) 电平转换电路、射频开关控制电路和射频前端模组
WO2017016274A9 (zh) 开关控制电路
CN217307667U (zh) 一种电平位移电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201104

Address after: 206, block a, Ziguang information port, No. 13, Langshan Road, North District, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Yangzhi Electronic Technology (China) Co.,Ltd.

Address before: Taiwan, China Hsinchu Jinshan eight Street, No. 6, building 1, floor 300

Patentee before: ALI CORPORATION

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: Room 2702, unit 3, building 1, No. 333, Jiqing Third Road, Chengdu high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610095

Patentee after: Yangzhi Electronic Technology (Chengdu) Co.,Ltd.

Address before: Room 206, block a, Ziguang information port, No.13, Langshan Road, North District, Science Park, Nanshan District, Shenzhen, Guangdong 518052

Patentee before: Yangzhi Electronic Technology (China) Co.,Ltd.

TR01 Transfer of patent right