CN217307667U - 一种电平位移电路 - Google Patents

一种电平位移电路 Download PDF

Info

Publication number
CN217307667U
CN217307667U CN202123239875.1U CN202123239875U CN217307667U CN 217307667 U CN217307667 U CN 217307667U CN 202123239875 U CN202123239875 U CN 202123239875U CN 217307667 U CN217307667 U CN 217307667U
Authority
CN
China
Prior art keywords
capacitor
pmos tube
voltage
tube
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123239875.1U
Other languages
English (en)
Inventor
吕子熏
于泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Chipsailing Technology Co ltd
Original Assignee
Shenzhen Chipsailing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Chipsailing Technology Co ltd filed Critical Shenzhen Chipsailing Technology Co ltd
Priority to CN202123239875.1U priority Critical patent/CN217307667U/zh
Application granted granted Critical
Publication of CN217307667U publication Critical patent/CN217307667U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本实用新型提供了一种电平位移电路，包括：第一电容的上极板分别连接第一PMOS管的漏极、第二PMOS管的栅极和外部高压电源；第二电容的上极板分别连接第一PMOS管的栅极、第二PMOS管的漏极、第三PMOS管的栅极和外部高压电源；第二电容的下极板分别连接NMOS管的栅极和反相器的输出端，反相器的输入端与第一电容的下极板共接形成电压输入端口；第一PMOS管、第二PMOS管和第三PMOS管的源极均连接外部高压电源，NMOS管的源极接地；第三PMOS管的漏极与NMOS管的漏极共接形成电压输出端口。本实用新型能够提高MOS管的开启电压，降低导通电阻。

Description

一种电平位移电路
技术领域
本实用新型属于电子电路技术领域，尤其涉及一种电平位移电路。
背景技术
高压功率器件制程中，薄栅氧工艺因其工艺成本低、面积小受到广泛应用，但是薄栅氧高压器件只有源极漏极之间可耐高压、栅极电压仍只能低压，因此应用薄栅氧高压MOS管的电平移位电路需要控制其栅极电压。
然而，薄栅氧高压MOS管的栅极电压受工艺、温度变化影响很大，现有技术中的电平移位电路为了满足极端条件下栅极电压的变化必须将正常条件下的栅极电压调低，从而降低了薄栅氧高压MOS管的开启电压、增大了导通电阻。
实用新型内容
本实用新型的目的在于提供一种电平位移电路，旨在提高电平移位电路中薄栅氧高压MOS管的开启电压，从而降低导通电阻。
为实现上述目的，本实用新型采用的技术方案是：提供一种电平位移电路，该电平位移电路包括：
第一电容、第二电容、第一PMOS管、第二PMOS管、第三PMOS管、NMOS管和反相器；第一电容的上极板分别连接至第一PMOS管的漏极、第二PMOS管的栅极和外部高压电源；第二电容的上极板分别连接至第一PMOS管的栅极、第二PMOS管的漏极、第三PMOS管的栅极和外部高压电源；第二电容的下极板分别连接至NMOS管的栅极和反相器的输出端，反相器的输入端与第一电容的下极板共接形成电平位移电路的电压输入端口；第一PMOS管的源极、第二PMOS管的源极和第三PMOS管的源极均连接至外部高压电源，NMOS管的源极接地；第三PMOS管的漏极与NMOS管的漏极共接形成电平位移电路的电压输出端口。
可选的，电平位移电路还包括：
第一电阻和第二电阻；
第一电容的上极板通过第一电阻连接至外部高压电源；
第二电容的上极板通过第二电阻连接至外部高压电源。
可选的，电平位移电路还包括：
第一二极管和第二二极管；
第一电容的上极板与第一二极管的输出端连接，第一二极管的输入端连接至外部高压电源；
第二电容的上极板与第二二极管的输出端连接，第二二极管的输入端连接至外部高压电源。
可选的，第三PMOS管和NMOS管均为薄栅氧高压MOS管。
可选的，电压输入端口输入的高电平信号范围为3-5V。
可选的，第一电容和第二电容的容值均至少为第三PMOS管容值的10倍。
可选的，第一电阻和第二电阻的阻值均至少为1000K欧姆。
可选的，外部高压电源的电压至少为12V。
本实用新型的有益效果在于：
与现有技术相比，本实用新型的电平移位电路通过将输入信号和反向信号分别接到两电容的下极板，两个电容的上极板均接到一个PMOS管的漏极和另一个PMOS管的栅极，当输入信号作高低电平变化时，利用两个电容相互进行电荷转移，保证了栅极电压的高低压差是固定可控的，不受工艺、环境温度变化的影响，因此MOS管的开启电压可维持在最高耐压，有效减少导通电阻。
附图说明
图1为本实用新型实施例提供的电平位移电路示意图一；
图2为本实用新型实施例提供的电平位移电路示意图二；
图3为本实用新型实施例提供的电平位移电路的波形示意图。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
首先，为了本领域技术人员能够更清楚地理解本方案，有必要对本实用新型解决的技术问题进行详细介绍。
例如对于PMOS管，当栅极电压小于源极电压一定值时，PMOS管就能够导通，使PMOS管导通的栅极电压就是开启电压。现有技术中的电平移位电路通常是直接控制PMOS管的栅极电压，由于栅极电压受工艺、温度变化影响很大，为了保证极端条件下PMOS管仍能够导通，通常会将开启电压的典型值降低，从而导致了PMOS管的导通电阻增加。
为了解决上述问题，参见图1或图2所示，本实用新型实施例提供了一种电平移位电路，包括：
第一电容C1、第二电容C2、第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、NMOS管M4和反相器N。
具体的，第一电容C1的上极板分别连接至第一PMOS管M1的漏极、第二PMOS管M2的栅极和外部高压电源VDDHV。第二电容C2的上极板分别连接至第一PMOS管M1的栅极、第二PMOS管M2的漏极、第三PMOS管M3的栅极和外部高压电源VDDHV。第二电容C2的下极板分别连接至NMOS管M4的栅极和反相器N的输出端，反相器N的输入端与第一电容C1的下极板共接形成电平位移电路的电压输入端口VIN-lv。第一PMOS管M1的源极、第二PMOS管M2的源极和第三PMOS管M3的源极均连接至外部高压电源VDDHV，NMOS管M4的源极接地。第三PMOS管M3的漏极与NMOS管M4的漏极共接形成电平位移电路的电压输出端口VOUT-hv。
在本实用新型实施例中，电平移位电路的工作方式如下：
首先，参见图1或图2所示，第一电容C1上极板(A点)和第二电容C2上极板(B点)电压初始化为VDDHV。
当输入信号VIN_lv由低电平(0电位)变为高电平(VDDLV)时，其反向信号对应的B点从高电位(VDDHV)变为低电位(VDDHV-VDDLV)，此时，第一PMOS管M1和第三PMOS管M3开启，使A点充电至VDDHV、输出信号VOUT-hv上升为高电平(VDDHV)。
当输入信号VIN_lv由高电平(VDDLV)变为低电平(0电位)时，其对应的A点从高电位(VDDHV)变为低电位(VDDHV-VDDLV)，此时，第二PMOS管M2和NMOS管M4开启，使B点充电至VDDHV、输出信号VOUT-hv下拉至电平(0电位)，实现了电平位移。
各点波形参见图3所示，可以看出，A、B两点的高电平均为VDDHV，低电平均为VDDHV-VDDLV，且高低压差固定为VDDLV，VDDLV是输入的高电平信号，因此可以调整VDDLV来提供PMOS管固定的开启电压。
可见，与现有技术相比，本实用新型的电平移位电路通过将输入信号和反向信号分别接到两电容的下极板，两个电容的上极板均接到一个PMOS管的漏极和另一个PMOS管的栅极，当输入信号作高低电平变化时，利用两个电容相互进行电荷转移，保证了栅极电压的高低压差是固定可控的，不受工艺、环境温度变化的影响，因此MOS管的开启电压可维持在最高耐压，有效减少导通电阻，或是在相同导通电阻下可以有较小的薄栅氧MOS管面积。
可选的，参见图1所示，电平位移电路还包括：
第一电阻R1和第二电阻R2。
第一电容C1的上极板通过第一电阻R1连接至外部高压电源VDDHV。
第二电容C2的上极板通过第二电阻R2连接至外部高压电源VDDHV。
在本实用新型实施例中，可以通过第一电阻R1和第二电阻R2作为上拉电阻，来为A点和B点提供初始电位。
可选的，参见图2所示，电平位移电路还包括：
第一二极管D1和第二二极管D2。
第一电容C1的上极板与第一二极管D1的输出端连接，第一二极管D1的输入端连接至外部高压电源VDDHV。
第二电容C2的上极板与第二二极管D2的输出端连接，第二二极管D2的输入端连接至外部高压电源VDDHV。
在本实用新型实施例中，可以通过第一二极管D1和第二二极管D2，或其它方式，来为A点和B点提供初始电位。
可选的，在本实施例中，第一PMOS管M1和第二PMOS管M2可以是薄栅氧高压MOS管，也可以是普通的低压MOS管；第三PMOS管M3和NMOS管M4均为薄栅氧高压MOS管。
可选的，在本实施例中，输入的高电平信号VDDLV范围可以为3-5V。
可选的，在本实施例中，第一电容和第二电容的容值均至少为第三PMOS管M3容值的10倍。
可选的，在本实施例中，第一电阻和第二电阻的阻值均至少为1000K欧姆。
可选的，在本实施例中，外部高压电源的电压至少为12V。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种电平位移电路，其特征在于，包括：
第一电容、第二电容、第一PMOS管、第二PMOS管、第三PMOS管、NMOS管和反相器；
所述第一电容的上极板分别连接至所述第一PMOS管的漏极、所述第二PMOS管的栅极和外部高压电源；所述第二电容的上极板分别连接至所述第一PMOS管的栅极、所述第二PMOS管的漏极、所述第三PMOS管的栅极和外部高压电源；所述第二电容的下极板分别连接至所述NMOS管的栅极和所述反相器的输出端，所述反相器的输入端与所述第一电容的下极板共接形成电平位移电路的电压输入端口；所述第一PMOS管的源极、所述第二PMOS管的源极和所述第三PMOS管的源极均连接至外部高压电源，所述NMOS管的源极接地；所述第三PMOS管的漏极与所述NMOS管的漏极共接形成电平位移电路的电压输出端口。
2.如权利要求1所述的电平位移电路，其特征在于，还包括：
第一电阻和第二电阻；
所述第一电容的上极板通过所述第一电阻连接至外部高压电源；
所述第二电容的上极板通过所述第二电阻连接至外部高压电源。
3.如权利要求1所述的电平位移电路，其特征在于，还包括：
第一二极管和第二二极管；
所述第一电容的上极板与所述第一二极管的输出端连接，所述第一二极管的输入端连接至外部高压电源；
所述第二电容的上极板与所述第二二极管的输出端连接，所述第二二极管的输入端连接至外部高压电源。
4.如权利要求1所述的电平位移电路，其特征在于，所述第三PMOS管和所述NMOS管均为薄栅氧高压MOS管。
5.如权利要求1所述的电平位移电路，其特征在于，所述电压输入端口输入的高电平信号范围为3-5V。
6.如权利要求1所述的电平位移电路，其特征在于，所述第一电容和所述第二电容的容值均至少为所述第三PMOS管容值的10倍。
7.如权利要求2所述的电平位移电路，其特征在于，所述第一电阻和所述第二电阻的阻值均至少为1000K欧姆。
8.如权利要求1所述的电平位移电路，其特征在于，所述外部高压电源的电压至少为12V。
CN202123239875.1U 2021-12-21 2021-12-21 一种电平位移电路 Active CN217307667U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123239875.1U CN217307667U (zh) 2021-12-21 2021-12-21 一种电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123239875.1U CN217307667U (zh) 2021-12-21 2021-12-21 一种电平位移电路

Publications (1)

Publication Number Publication Date
CN217307667U true CN217307667U (zh) 2022-08-26

Family

ID=82921368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123239875.1U Active CN217307667U (zh) 2021-12-21 2021-12-21 一种电平位移电路

Country Status (1)

Country Link
CN (1) CN217307667U (zh)

Similar Documents

Publication Publication Date Title
CN110149111A (zh) 一种自举开关电路及其控制方法
CN108155899B (zh) 一种栅压自举开关电路
JPS63112893A (ja) 半導体集積回路
CN110086455B (zh) 一种新型开关电路结构
CN111106822B (zh) 一种电源上电模块
CN104092374A (zh) 开关电源的斜坡补偿电路及方法
CN113035109B (zh) 一种内嵌式显示屏的gip驱动电路及其控制方法
CN110690884A (zh) 一种采用cmos传输门的栅压自举开关电路
CN203984244U (zh) 开关电源的斜坡补偿电路
CN217307667U (zh) 一种电平位移电路
CN115940642B (zh) 一种开关管导通速度控制电路
CN108432104B (zh) 一种自举驱动电路及其驱动方法
CN115622548B (zh) 一种高边nmos浮地驱动电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN218162431U (zh) 一种双向电平转换电路
CN215120751U (zh) 电荷注入消除电路、模拟开关电路以及采样装置
CN215495961U (zh) 一种内嵌式显示屏的gip驱动电路
CN212463194U (zh) 动态锁存比较器及电子设备
CN210927589U (zh) 一种功率管栅极驱动电路
CN210629454U (zh) 一种基于低压cmos工艺的数字电平转换电路
CN101826065B (zh) 一种usb信号转换接口电路
CN113225055B (zh) 电荷注入消除电路、模拟开关电路以及采样装置
CN114696810A (zh) 一种栅极自举开关电路及其控制方法
CN110729895A (zh) 全n型mosfet实现的电压自举电路及驱动控制电路
CN110690820A (zh) 一种用于Buck电路的上管栅源电压采样电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant