IT9021925A1

IT9021925A1 - Circuito pilota mos

Info

Publication number: IT9021925A1
Application number: IT021925A
Authority: IT
Inventors: Hyeon-Suh Jang
Original assignee: Samsung Electronics Co Ltd
Priority date: 1990-08-10
Filing date: 1990-10-30
Publication date: 1992-04-30
Also published as: GB2246919A; FR2665775A1; IT1246491B; DE4033950A1; JPH0494215A; KR920005479A; DE4033950C2; GB2246919B; KR930003010B1; JPH0821850B2; GB9023485D0; IT9021925A0; FR2665775B1; US5065049A

Description

Descrizione dell'invenzione industriale avente per titolo: "CIRCUITO PILOTA MOS“

Campo dell'invenzione

La presente invenzione si riferisce a un circuito pilota MOS, e più. in particolare ad un circuito pilota MDS avente un condensatore bootstrap (autoelevatore).

Sfondo dell'invenzione

Generalmente, un circuito pilota MOS pilota un'alta corrente di centinaia di mA ad un terminale di uscita in risposta ad un segnale di ingresso. Pertanto, a causa del forte consumo di corrente di pilotaggio, convenzionalmente in un circuito pilota MOS è introdotto lo stadio di uscita in contro-fase per ridurre il consumo di energia. Nello stadio di uscita in contro-fase, un transistore NMOS pull-up (a sblocco assistito) e un transistore NMOS pull-down (ad interdizione assistita) sono collegati tra una tensione di alimentazione Vcc e la tensione di terra Vss, e il nodo collegato in comune alla sorgente del transistore NMDS pull-up e al pozzo del transistore NMOS pull-down è collegato ad un terminale di uscita. In tale stadio di uscita in centro-fase dei transistori NMOS, la tensione di uscita non raggiunge un'intera Vcc di differenza di potenziale a causa di una caduta di tensione mediante il transistore NMOS pull-up quando è pilotata un'uscita "alta", ma diventa il potenziale di Vcc - Vt che è abbassato dalla tensione di soglia Vt. Quindi, esso non è conveniente per il fatto che la velocità di funzionamento viene ahbassata quando è pilotato il carico capacitivo.

Per risolvere il suddetto problema, è stato proposto un circuito pilota che adotta un circuito elevatore di tensione che fornisce la differenza di potenziale Vcc al terminale di uscita pilotando il transistore NMOS pull-up con una tensione elevata al di sopra di Vcc.

In generale, un circuito pilota che adotta un circuito elevatore di tensione conprende un condensatore bootstrap, e il condensatore bootstrap nel circuito elevatore di tensione è precaricato, in modo da pilotare il transistore NMOS pull-up con un potenziale di Vcc α ottenuto aggiungendo la tensione di precarica del condensatore alla tensione di alimentazione Vcc, e conseguentemente, il transistore NMOS pull-up è completamente inserito e quindi al terminale di uscita viene alimentata una completa differenza di potenziale Vcc.

Tuttavia, il circuito pilota cane sopra descritto dipende dalla tensione di alimentazione Vcc. Pertanto, se la tensione di alimentazione varia, la tensione di uscita varia anch'essa in funzione della variazione della tensione di alimentazione. In particolare, a tensioni più alte della normale tensione di alimentazione, per esempio ad una tensione di alimentazione Vcc alta di più di 6V con la tensione di alimentazione di 5V, la reattanza parassita e la capacità esistenti al terminale di uscita provocano rumori nel conduttore di terra e nella linea di alimentazione.

In queste circostanze, è proposta una tecnica, in cui ad alte Vcc, la corrente fornita al transistore NMOS pull-up è by-passata (derivata) alla linea della tensione di alimentazione attraverso un circuito fissai tare di livello, in modo da fissare la tensione elevata a Vice β {in questo caso, β è una tensione di fissaggio di livello).

Scnmario dell'invenzione

Uno scopo della presente invenzione è di provvedere un circuito pilota MOS che possa mantenere la tensione di uscita costante senza alcuna relazione con la variazione della tensione di alimentazione, ovviando così ai problemi incontrati nelle suddette tecniche convenzionali.

Un altro scopo della presente invenzione è di provvedere un circuito pilota MOS che possa efficacemente fissare il livello della tensione di uscita.

Per raggiungere questi scopi, il circuito pilota MOS in accordo alla presente invenzione comprende:

un transistore NMQS pull-up avente il suo pozzo collegato ad una tensione di alimentazione, la sua sorgente collegata ad un terminale di uscita e la sua porta collegata ad un nodo elevatore di tensione alimentato oon una tensione elevata quando il terminale di uscita è pilotato ad uno stato "alto"; e

un transistore NMDS pull-dcwn avente il suo pozzo collegato al terminale di uscita e la sua sorgente collegata alla tensione di terra, ed essendo inserito quando il terminale di uscita è pilotato ad uno stato "basso”,

in cui il circuito pilota MDS comprende inoltre mezzi di fissaggio di livello per fissare la tensione elevata ad una predeterminata tensione aprendo il percorso della corrente collegante il nodo elevatore di tensione al nodo di uscita quando la tensione elevata alimentata al nodo elevatore è maggiore della tensione predeterminata.

In questo caso, la tensione predeterminata è composta dalla soma di una tensione di riferimento che mantiene un valore costante a prescindere dalla variazione della tensione di alimentazione, e delle tensioni di soglia di almeno un transistore MDS.

Breve descrizione dei disegni

Gli scopi suddetti e altri vantaggi della presente invenzione saranno più apparenti dalla descrizione della realizzazione preferita della stessa con riferimento ai disegni annessi, in cui:

la Figura 1 è un diagramma circuitale del pilota MOS convenzionale; la Figura 2A mostra forme d'onda ai rispettivi stadi del pilota MDS convenzionale a basse Vcc;

la Figura 2B illustra forme d'onda ai rispettivi stadi del pilota MOS convenzionale ad alte Vcc;

la Figura 3 è un diagramma circuitale del pilota MDS della presente invenzione;

la Figura 4A illustra forme d'onda ai rispettivi stadi del pilota MDS della presente invenzione a basse Vcc; e

la Figura 4B mostra forme d'onda ai rispettivi stadi del pilota MDS della presente invenzione ad alte Vcc.

Descrizione dettagliata dell'invenzione.

Innanzi tutto, con riferimento alla Figura 1, verrà descritto il pilota MOS convenzionale per facilitare la conprensione della presente invenzione, prima di descrivere la realizzazione preferita della presente invenzione. Un circuito pilota MOS mostrato in Figura 1 comprende porte NAND NAl, NA2 e NA3 per sganciare periodicamente una coppia di segnali di ingresso DB e DB in risposta ad un segnale di abilitazione in usciata CE, mezzi elevatori di tensione BT per generare una tensione elevata in risposta alle uscite delle porte NAND NA1 e NA2, uno stadio di uscita in contro-fase che consiste di un transistore NMOS pull-up M4 e di un transistore NMOS pull-down M5, e mezzi fissatori di livello. Il transistore NMOS pull-down M5 è alimentato oon una uscita della porta NAND NA3 attraverso un invertitore ΙΝΓΓ2. I mezzi elevatori di livello ET precaricano un condensatore bootstrap Cb alla tensione di alimentazione quando l'uscita della porta NAND NAl è "alta". A questo punto, il nodo elevatore di livello Ni collegato alla porta del transistore NMOS pullup M4 è messo a terra attraverso il transistore NMOS M3 inserito da un'uscita alta della porta NAND NA2. I mezzi di fissaggio di livello CL comprendono tre transistori NMOS da M6 a M8 che sono collegati gli uni agli altri in serie tra il nodo elevatore Ni e una tensione di alinentazione Vcc, e le rispettive porte dei quali sono collegate ai loro rispettivi pozzi.

Conseguentemente, la tensione elevata alimentata al nodo elevatore Ni è fissata ad un valore di una somma delle tensioni di soglia Vt di questi transistori NMOS e della tensione di alimentazione Vcc. L'uscita di un circuito pilota convenzionale MOS costituita ccrae sopra descritto ha tre stati, vale a dire uno stato ad alta impedenza, uno stato alto, e uno stato basso. Innanzi tutto, nel caso di uno stato ad alta inpedenza, se il segnale di abilitazione in uscita CE è uno stato basso, le uscite delle porte NAND da NAl a NA3 diventano stati alti a prescindere dagli ingressi DB e DB. L'uscita alta della porta NAND NAl è invertita ad uno stato basso da un invertitore INT1, ed è quindi alimentata ad un terminale del condensatore bootstrap Cb, cosicché il condensatore Cb è alimentato ccn una corrente attraverso un transistore MDS MI in modo da essere caricato con VCc - Vt. A questo punto, il transistore PMOS M2 alimentato con l'uscita alta della porta NAND NAl mantiene uno stato di disinserzione e il transistore NMOS M3 alimentato oon un'uscita alta della porta NAND NA2 è inserito, per cui la tensione di terra è alimentata al nodo elevatore di livello Ni e il transistore MOS pull-up M4 mantiene uno stato di disinserzione. Dall'altro lato, l'alta tensione della porta NAND NA3 è invertita ad uno stato basso da un invertitore INT2 ed è quindi alimentata al transistore NMOS pull-dcwn M5, cosicché il transistore NMOS pull-dcwn M5 mantiene uno stato di disinserzione. Quindi, il terminale di uscita OT mantiene uno stato di alta impedenza.

Se il segnale di abilitazione in uscita OE diventa uno stato alto, gli stati di uscita delle porte NAND da NAl a NA3 variano in risposta agli stati degli ingressi DB e DB. Inizialmente, quando un ingresso DB è uno stato basso e l'ingresso DB è uno stato alto, le uscite delle porte NAND NAl e NA2 mantengono gli stati alti, cosicché, cerne descritto sopra,.il transistore NMOS pull-up M4 mantiene uno stato di disinserzione. Tuttavia, poiché lo stato di uscita della porta NAND NA3 è passato ad uno stato basso, il transistore NMOS pull-dcwn M5 è inserito. Conseguentemente, il terminale di uscita OT è pilotato ad essere una tensione di terra Vss. Al contrario, quando l'ingresso DB è uno stato alto e l'ingresso DB è uno stato basso, gli stati di uscita delle porte NAND NAl e NA2 sono passate a stati bassi, e l'uscita della porta NAND NA3 mantiene uno stato alto. Il transistore NMOS M3 è inserito dall'uscita bassa della porta NAND NA2. Ancora, da un'uscita bassa della porta NAND NAl, il transistore PMOS M2 è inserito e l'uscita dell'invertitore ΙΝΓ 1 diventa uno stato alto, cosicché la carica caricata nel condensatore GD è alimentata ad un nodo elevatore di tensione Ni attraverso il transistore PMOS M2. Ne consegue che il nodo elevatore NI è elevato ad una tensione di elevazione di Vcc - (qui α è determinata dalle dimensioni del condensatore Cb). Quindi, nel transistore NMOS pull-up M4, la porta è alimentata con la tensione elevata di Vcc α ed è quindi completamente inserito, cosicché il terminale di uscita OT è pilotato ad essere la tensione caipleta Vcc. A questo punto, quando la tensione elevata di Vcc α alimentata al nodo elevatore Ni è maggiore del valore di Vcc 3Vt stabilito dai mezzi di fissaggio di livello (qui, Vt è una tensione di soglia del transistore MOS), i transistori da M6 ad M8 nei mezzi di fissaggio CL sono inseriti, cosicché la corrente fluisce dal nodo elevatore Ni alla tensione di alimentazione Vcc per fissare il nodo elevatore Ni al valore di Vcc 3Vt.

Tuttavia, cane mostrato nelle Figure 2A e 2B, nel suddetto circuito pilota NMOS, il nodo elevatore Ni è collegato alla tensione di alimentazione Vcc attraverso i mezzi di fissaggio CL, cosicché la tensione del nodo elevatore Ni varia in funzione della variazione della tensione di alimentazione Vcc.

Pertanto, la tensione fissata, vale a dire Vcc 3Vt diventa anch'essa più alta ad alte Vcc, deteriorando così l'effetto di fissaggio. Ancora, i transistori MDS da M6 ad M8 costituenti i mezzi di livello sono azionati in regione di funzionamento lineare, e quindi il tempo necessario per essere fissato al valore di Vcc 3Vt è dell'ordine delle decine di nsec, cosicché è difficile fissare effettivamente il livello della tensione di uscita.

Con riferimento alla Figura 3, il circuito pilota MDS in accordo alla presente invenzione è diverso dal circuito pilota MOS convenzionale di Figura 1 per il fatto che i mezzi di fissaggio di livello CP sono collegati tra il nodo elevatore NI e il terminale di uscita OT e sono differenti nella configurazione.

Poiché le atre parti sono invariate, eccetto per le differenze suddette, gli elementi uguali seno denotati dagli stessi numeri di riferimento cane in Figura 1. Nei mezzi di fissaggio CP in accordo alla presente invenzione, quando il suddetto valore di tensione elevata Vcc PV fornito al suddetto nodo elevatore NI è maggiore di un valore di tensione predeterminato, il percorso della corrente collegante il nodo elevatore Ni al terminale di uscita OT è aperto per fissare il valore di tensione elevata al valore di tensione predeterminato. In questo caso, il valore di tensione stabilito mantiene un valore costante a prescindere dalla variazione della tensione di alimentazione. I mezzi di fissaggio di livello CP consistono di mezzi di generazione OSI per generare la tensione di riferimento VR e mezzi interruttori SW per aprire o chiudere il percorso di corrente. I mezzi di generazione GN comprendono un transistore PMOS M9 che è collegato tra la tensione di alimentazione Vcc e il nodo di uscita N2 della tensione di riferimento ed è inse— rito/disinserito in risposta al segnale di abilitazione CE, n diodi da DI a Dn per fornire la tensione di riferimento VR, che sono collegati gli uni agli altri in senso diretto tra il nodo N2 di uscita della tensione di riferimento e la tensione di terra Vss, e un transistore NMOS MIO che è inserito quando la differenza tra la tensione di alimentazione VCc alimentata alla sua porta e la tensione di riferimento VR = nVD alimentata alla sua sorgente è maggiore del suo valore di tensione di soglia Vt ed è disinserito quando la suddetta differenza è minore del suo valore di tensione di soglia- In altre parole, se la tensione di alimentazione Vcc soddisfa la disuguaglianza Vcc > Vt nVD, il transistore NMOS MIO è inserito, cosicché il valore di nVD che è la satina delle tensioni dirette dei diodi da Di a Dn diventa una tensione di riferimento VR, e se esso soddisfa la disuguaglianza Vcc < Vt nVD, il transistore NMOS MIO è disinserito, cosicché la tensione di Vcc è generata come una tensione di riferimento VR. Quindi, ad una Vcc alta, il valore costante di nVD è generato come la tensione di riferimento a prescindere dalla tensione di Vcc.

I mezzi interruttori SW consistono di un primo transistore Mll e di un secondo transistore PMOS M12. Nel primo transistore PMOS Mll, la sorgente è collegata al nodo elevatore di livello NI, la porta è alimentata oon la tensione di riferimento VR, il pozzo è collegato alla sorgente del secondo transistore PMOS M12. Nel secondo transistore KOS M12, la porta è alimentata con la suddetta tensione di riferimento VR, e il pozzo è collegato al terminale di uscita OT .

Conseguentemente , questi transistori PMOS M11 e M12 seno rispettivanente inseriti quando la differenza tra i potenziali alimentati alla sorgente e alla porta è maggiore della tensione di soglia VT, e sano disinseriti quando la differenza è minore della tensione di soglia. Pertanto, quando la tensione elevata di Vcc α alimentata al nodo elevatore di livello Ni è maggiore del valore della tensione di riferimento VR più la soma della tensione di soglia Vt, vale a dire Voc > VR Vt, i transistori PMOS M11 e M12 sono inseriti. Quindi, la tensione di Vcc α elevata al nodo elevatore NI, cane mostrato nelle Figure 4A e 4B, è fissata al valore di VR Vt che è indipendente dalla variazione della tensione di alimentazione Vcc. Quindi, anche se la tensione di alimentazione diventa una Vcc alta, la differenza di potenziale alimentata al nodo di elevazione Ni è VR Vt che è un valore costante, cosicché il livello della tensione del terminale di uscita OT è fissato al di sotto di un valore costante.

Così, può essere prevenuto il rumore nella linea di alimentazione e nel conduttore di terra che è generato a causa della variazione della tensione di uscita dalla variazione della tensione di alimentazione. Ancora, poiché i mezzi di fissaggio di livello della presente invenzione scaricano la carica del nodo elevatore al terminale di uscita OT , più cariche possono essere scaricate rapidamente durante la transizione di stato da uno stato basso dell'uscita ad uno stato alto, e quale risultato, può essere effettuata un'operazione di fissaggio più efficace rispetto a quella convenzionale.

Claims

RIVENDICAZIONI 1. Un circuito pilota MOS conprendente: un transistore NMOS pull-up avente il suo pozzo collegato ad una tensione di alimentazione, la sua sorgente collegata ad un terminale di uscita e la sua porta collegata ad un nodo elevatore di tensione alimentato con una tensione elevata quando detto terminale di uscita è pilotato ad uno stato "alto"; e un transistore NMOS pull-down avente il suo pozzo collegato a detto terminale di uscita e la sua sorgente collegata alla tensione di terra, ed essendo inserito quando detto terminale di uscita è pilotato ad uno stato "basso"; in cui il circuito pilota MOS comprende inoltre mezzi di fissaggio di livello per fissare detta tensione elevata ad una tensione predeterminata aprendo il percorso della corrente che collega detto nodo elevatore a detto nodo di uscita quando detta tensione elevata alimentata a detto nodo elevatore è maggiore del valore di tensione predeterminata.
2. Un circuito pilota MCE secondo la rivendicazione 1, in cui detti mezzi di fissaggio di livello comprendano: mezzi generatori per generare una tensione di riferimento costante a prescindere dalla variazione di detta tensione di alimentazione; e mezzi interruttori collegati tra detto nodo elevatore di tensione e detto nodo di uscita e inseriti quando la tensione elevata alimentata a detto nodo elevatore è maggiore della soma della tensione di riferimento di detti mezzi generatori alimentata al loro elettrodo di controllo e della loro tensione di soglia.
3. Circuito pilota MOS secondo la-rivendicazione 2, in cui detti mezzi generatori comprendono: un transistore PMOS collegato tra detta tensione di alimentazione e il terminale di uscita della tensione di riferimento e inserito e disinserito in risposta ad un segnale di abilitazione; n diodi collegati gli uni agli altri in senso diretto tra detto terminale di uscita della tensione di riferimento e detta tensione di terra, per fornire detta tensione di riferimento; e un transistore NMOS collegato tra detto terminale di uscita della tensione di riferimento e detti n diodi, e inserito se la differenza tra la tensione di alimentazione alimentata alla sia porta e la tensione di riferimento alimentata alla sua sorgente è maggiore «fella tensione di soglia, e disinserito se la differenza è inferiore alla tensione di soglia.
4. Circuito pilota MOS secondo la rivendicazione 2, in cui «fetti mezzi interruttori comprendono: un primo transistore PMOS avente la sua sorgente collegata a «fette nodo elevatore di tensione, la sua porta collegata a detta tensione di riferimento e il suo pozzo; e un secondo transistore PMOS avente la sua sorgente collegata al pozzo di detto primo transistore PMOS, il suo pozzo collegato a detto nodo di uscita, e la sua porta collegata a detta tensione di riferimento.
5. Circuito pilota MOS secondo la rivendicazione 1, in «cui il valore di tensione predeterminato di detti mezzi di fissaggio di livello è stabilito alla som a di una tensione di alimentazione normale e delle tensioni di soglia di almeno un transistore MOS