SU1124427A1 - Дифференциальный усилитель - Google Patents

Abstract

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ содержащий первый и второй транзисторы , базы которых  вл ютс  соответствующими входами дифференциального усилител , а эмиттеры подключены соответственно к объединенным эмиттерам третьего и четвертого транзисторов и к объединенным эмиттерам п того и шестого транзисторов, базы . которых объединены и подключены к коллекторам четвертого, п того и седьмого транзисторов, база седьмого транзистора через источник напр жени  смещени  подключена к соответствующей шине источника питани , к которой также подключенн первые выводы первого и второго токозадающих элементов, коллектор третьего транзистора соединен с базой восьмого транзистора, а также дев тый транзистор, причем структура первого, второго и седьмого транзисторов противоположна структуре третьего , четвертого, п того и шестого транзисторов, отличающийс   тем, что, с целью увеличени  быстродействи  восьмой и дев тый транзисторы включены по схеме с общим коллектором, их эмиттеры объединены и подключены к эмиттеру седьмого транзистора, а базы подключены к вторым выводам соответственно первого и второго, токозадакидих элементов , параллельно которым включены § введенные в усилитель первый и второй пр мосмещенные диоды соответстU венно, коллектор шестого транзистора соединен с базой дев того транзистора, при этом восьмой и дев тый транзисND 4 { hO Ч торы имеют структуру, одинаковую со структурой третьего, четвертого п того и шестого транзисторов, а коллекторы первого и второго транзисторов  вл ютс  выходами дифференциального усилител .

Description

Изобретение относитс  к радиоэлек ронике и может быть использовано в качестве входного каскада в быстро действующих операционных усилител х. Известен дифференциальный усили тель, содержащий первый и второй входные транзисторы одной структуры, эмиттеры которых подключены соответственно к первому и второму выходам блока токового смещени  l . Однако быстродействие в известно дифференциальном усилителе ограничено значительной паразитной емкость обусловленной параллельным соединением двз переходов коллекторбаза транзисторов в блоке токового смещени . Наиболее близким к предлагаемому по технической сущности  вл етс  дифференциальный усилитель, содержащий первый и второй транзисторы, баз которых  вл ютс  соответствующими входами дифференциального усилител , а эмиттеры подключены соответственно к объединенным эмиттерам третьего и четвертого транзисторов и к объе- диненным эмиттерам п того и шестого транзисторов, базы которых объединены и подключены к коллекторам четвер того, п того и седьмого транзисторов база седьмого транзистора через источник напр жени  смещени  подключен к соответствующей щине источника пит ни , к которой также подключены первые вьтоды первого и второго токо задающих элементов, коллектор третье го транзистора соединен с базой вось мого транзистора, а также дев тый транзистор, причем структура первого , второго и седьмого транзисторов противоположна структуре третьего четвертого, п того и шестого транзисторов . . Однако известное устройство обладает сравнительно малым быстродейстЦель изобретени  - увеличение быстродействи . Поставленна цель достигаетс  тем, что в дшЬференциальном усилите ле, содержащем первый и второй транзисторы , базы которых  вл ютс  соответствующими входами дифференхщального усилител , а эмиттеры подключены соответственно к объединенным эмиттерам третьего и четв.ертого транзисторов и к объединенным эмитте рам п того и гаестого транзисторов. базы которых объединены и подключены к коллекторам четвертого, п того и седьмого транзисторов, база седьмого транзистора через источник напр жени  смещени  подключена к соответствующей шине источника питани ,к которой также подключены первые выводы первого и второго токозадающих элементов, коллектор третьего транзистора соединен с базой восьмого транзистора, а также дев тый транзистор, причем структура , первого, второго и седьмого транзисторов противоположна структуре третьего, четвертого, п того и щестого транзисторов, восьмой и дев тьй транзисторы включены по схеме с общим коллектором, их эмиттеры объединены и пбдключены к эмиттеру седьмого транзистора, а базы подключены к вторым выводам соответственно первого и второго токозадающих элементов параллельно которым включены введенные в усилитель первый и второй пр Мосмещенные диоды соответственно, коллектор щестого транзистора соединен с базой дев того транзистора, при этом восьмой и дев тьй транзисторы имеют структуру, одинаковую со структурой третьего, четвертого, п того и щестого транзисторов а .коллекторы первого и второго транзисторов  вл ютс  выходами дифференциального усилител . На чертеже представлена принципиальна  электрическа  схема дифференциального усилител . Дифференциальный усилитель содержит первый 1 и второй 2 транзисторы, активный источник-тока 3, состо щий из третьего 1, дев того транзисторов , первого 11 и второго 12 токозадающик элементов, первого 13 и второго 14 пр мосмещенных диодов и источник 15 напр жени  смещени . Дифференциальный усилитель работает следующим образом. При подключении коллекторов первого 1 и второго 2 транзисторов к элементам нагрузки и подаче питани  в коллекторных цеп х всех транзисторов начинает протекать ток. При условии, что первый 1 и второй 2 транзисторы, третий- шестой транзисторы 4-7 и восьмой 9 и дев тый 10 транзисторы взаимно согласованы , первый 11 и второй 12 токозадающие элементы одинаковы, а сдвиг на базах первого 1 и второго 2 тран зисторов отсутствует, с учетом глубокой обратной отрицательной св зи по току в схеме источника тока 3 можно записать 1,. + U 21 V э68- э6) где,. iJg, . эмиттерные то1си перво го 1 и второго 2 трав зйсторов соответствен коллекторные токи соот IM iT ветствующих транзисто ров. напр жение источника 15 напр жени  смещени ; U ggjUgg,- пр мое смещение базо эмиттерных переходов соответствующих транзисторов J R - сопротивление первого 11 и второго 12 токозадающих элементов, Численные коэффициенты в выражени  соответствуют равенству эмиттерных площадей третьего, шестого транзисто ров 4-7. Наличие глубокой отрицательной обратной св зи по току позвол ет обеспечить высокое выходное сопроти ление источника тока 3 относительно первого и второго его выходов, кото рое примерно равно выходному сопротивлению транзистора с общей базой при равном выходном токе и равном падении на резисторах обратной св з при этом обеспечиваетс  хорошее подавление синфазного сигнала, поданного на входы ДУ. Кроме этого, наличие обратной отрицательной св зи и используема  конфигураци  источника тока 3 способствует снижению дрейфа, обусловл ного нестабильностью токовогр-питани , даже при значительной асимметрии в схеме. В режиме малого сигнала частотно усилительные характеристики предлагаемого ДУ соответствуют характерис тикам известных схем при равных. эмиттерных токах усилительных транзисторов . В режиме большого сигнала запира ние одного из усилительных транзист ров, например 1, приводит к выключе нию третьего транзистора 4 и уменьшению падени  напр жени  на первом токозадающем элементе 11. При этом коллекторные токи седьмого 8 и восьмого 9 транзисторов возрастают до значени , которое ограничиваетс  лишь крэффициентом усилени  тока восьмого транзистора 9. Увеличение коллекторного тока седьмого транзистора 8 отражаетс  схемой токового зеркала, выполненной на п том 6 и шестом 7 транэисто pax при этом коллекторный ток пестого транзистора 7 пропорционально возрастает, а падение напр жени  на втором токозадающем элементе 12 увеличиваетс  до тех пор, пока основна  часть коллекторного тока щестого транзистора 7 не начнет отводитьс  через второй пр мосмещенный диод на шину питани . Поскольку обща  точка схемы токового зеркала  вл етс  одним из . выходов источника тока 3 и подключена к эмиттеру второго транзистора 2, то его кол,лекторный ток значительно возрастает, при этом функци  передачи предлагаемого ДУ примерно соответствует прототипу, однако крутизна передачи в режиме болыпого сигнала дл  предлагаемого устройства имеет большее значение. На больших перепадах входного синфазного сигнала запирающей пол рности , когда наличие емкостей коллектор-база третьего 4,.шестого 7 и седьмого В транзисторов способ- , ствует одновременному снижению эмиттерных токов первого 1 и второго 2 транзисторов в равной степени уменьшаютс  коллекторные токи третьего 4 и шестого 7 транзисторовА; уменьшаетс  падение напр окени  на первом 11 и втором 12 токозадающих элементах и увеличиваютс  коллектор ные токи седьмого 8, восьмого 9 и дев того 10 транзисторрв. Увелитчение этих токов способствует ускорению зар да паразитных емкостей, причем наличие емкостей коллекторбаза третьего 4 и шестого 7 транзисторов способствует возникновению положительной обратной св зи. в структуре источника тока 3 и дополнительному увеличению тока, зар жающего паразитные емкости. При этом в отлимие от прототипа,. быстродействие которого в режиме большого синфазного сигнала ограничено скоростью перезар да выходных

емкостей первого и второго блоков токового сгмещени , быстродействие предлагаемого ДУ ограничиваетс  лиш частотными свойствами примен емых транзисторов, посто нной .времени базовых цепей восьмого 9 и дев того 10 транзисторов с учетом возникающей при запирак цих входных сигналах положительной обратной св зи и при перепадах напр жени  на первом 11 и втором 12 токозадающих элементах не превьшающих сотен милливольт,  вл етс  принципиально более высоким .

При использовании предлагаемого ДУ в операционном усилителе i симметричным промежуточным каскадом высокое быстродействие обеспечивает с  без изменений операционного усилител , если только достигнута  скорость нарастани  не ограничиваетс  другими его каскадами. Однако симметрична  структ а промежуточного каскада предполагает наличие двух параллельных токовых ветвей, что при основном токопотреблении в этом каскаде, необходимом дл  улучшени  частотных свойств операционного усилител , делает его недостаточно эконот шчным.

Поэтому в предлагаемом ДУ предусмотрена возможность осуществлени  симметричного усилени  тока .в операционных усилител х содержащих несимметричные промежуточные каскады, при этом несимметричный промежуточный каскад приобретает свойства двухтактного усилител . Дл  этого в источнике тока 3 предусмотрены дополнительные выходы, к которым могут подключатьс  входы усилителей тока, используемых в качестве динамческой нагрузки промежуточного, кас ,када, устанавливаемых, вместо традиционньк пассивных токостабилизаторов или вместе с ними. При этом необходима  токова  симметри  в каскадах операционного усилител  в

уравновешенном режиме и в режиме большого сигнала легко обеспечиваетс  обычными методами интегральной схемотехники.

Двухтактна  структура промежуточного каскада, образованна  при использовании предлагаемого ДУ, позвол ет обеспечить высокое быстродействие операционного усилител , симметрию предельных скоростей нарастани 

и высокую нагрузочную способность без снижени  экономичности.

Следует отметить, что источник тока 3  вл етс  устойчивым, не увеличивает числа полюсов малосигнапьной амшшту{ но-частотной характеристики операционного усилител  и не требует дополнительных цепей коррекции .

Применение резисторов в качестве первого и второго токозадаюнщх элементов  вл етс  предпочтительным ввиду меньшей их собственной емкости и возможности ограничени  выходноfo тока ДУ на допустимом уровне, однако .при необходимости первый и второй резисторы могут быть заменены токостабилизаторами, при этом суммарньй ток смещени  первого

и второго транзисторов в уравновешенном режим,е равен удвоенной сумме их выходных токов.

Применение предлагаемого ДУ целесообразно в операционных усилител х любого типа, при этом улучшение их быстродействи  не сопровождаетс  ухудшением других параметров, в том числе экономичности и точности по входу.

Claims (1)

1. * ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, содержащий первый и второй транзисторы, базы которых являются соответствующими входами дифференциального усилителя, а эмиттеры подключены соответственно к объединенным эмиттерам третьего и четвертого транзисторов и к объединенным эмиттерам пятого и шестого транзисторов, базы . которых объединены и подключены к коллекторам четвертого, пятого и седьмого транзисторов, база седьмого транзистора через источник напряжения смещения подключена к соответствующей шине источника питания, к которой также подключены первые выводы первого и второго токозадающих элементов, коллектор третьего транзистора соединен с базой восьмого транзистора, а также девятый транзистор, причем структура первого, второго и седьмого транзисторов противоположна структуре третьего, четвертого, пятого и шестого транзисторов, отличающий с я тем, что, с целью увеличения быстродействия восьмой и девятый транзисторы включены по схеме с об щим коллектором, их эмиттеры объединены и подключены к эмиттеру седьмого транзистора, а базы подключены к вторым выводам соответственно первого и второго, токозадающих элементов, параллельно которым включены введенные в усилитель первый и второй прямосмещенные диоды соответственно, коллектор шестого транзистора соединен с базой девятого транзистора, при этом восьмой и девятый транзисторы имеют структуру, одинаковую со структурой третьего, четвертого пятого и шестого транзисторов, а коллекторы первого и второго транзис торов являются выходами дифференциального усилителя.