JP2007052789A - バンドギャップ基準回路 - Google Patents

Abstract

【課題】バンドギャップ回路において、構成された素子が必要な許容誤差にマッチングされない場合、基準電圧が、温度のような条件の変化によって大幅に変動する場合に、それを補償する。
【解決手段】バンドギャップ回路は、バンドギャップ基準電圧を出力する出力ノード(170)において絶対温度に比例する電流を生成するカレントミラー(132)を含む。第１の抵抗(111)を含む第１の電流経路は、出力ノード(170)と第１のバイポーラトランジスタ(102)との間に結合される。第２の抵抗(112)を含む第２の電流経路は、出力ノード(170)と第２のバイポーラトランジスタ(101)との間に結合される。第１の電流経路は第２の電流経路に並列である。回路はバンドギャップ基準電圧を出力する。
【選択図】図１

Description

本発明は、電圧基準回路に関し、特に、一次温度補償型バンドギャップ基準回路に関する。

背景
多くのアナログ及びデジタル回路は、正確な信号を生成および再生するために内部基準電圧に依存する。例えば、精密なアナログデジタル変換器（ＡＤＣ）及びデジタルアナログ変換器（ＤＡＣ）におけるアナログからデジタルへ、及びデジタルからアナログへの信号の変換精度は、内部基準電圧の精度に直接的に依存する。効果的にするために、内部基準電圧は、たとえ温度、供給電圧、又は回路に関連した他の条件またはバラツキに変化があったとしても、変化しないままでなければならない。

基準電圧を得るための一態様は、半導体のバンドギャップエネルギー特性を使用することである。バンドギャップエネルギーは、半導体の伝導帯の下側と価電子帯の上側とのエネルギー差である。温度によって変化しても、バンドギャップエネルギーは、ゼロケルビンの温度（絶対温度ゼロ）に外挿されている場合には物理的に一定である。従って、基準電圧がバンドギャップエネルギーに基づくことは、温度および供給電圧に対する感受性が低い状態で、首尾一貫した基準電圧（Ｖbandgap）を提供することがきる。バンドギャップ電圧を得るための一態様は、トランジスタのような順方向バイアスされた半導体ｐ−ｎ接合デバイスの両端の電圧を測定することである。順方向バイアスされた半導体ｐ−ｎ電圧を測定することは、半導体のバンドギャップエネルギーを測定し、安定した基準電圧を提供する。従来のバンドギャップ回路において、トランジスタ及び抵抗のような素子は、安定した基準電圧を達成するために、非常に精密な許容誤差にマッチングされなければならない。これらの素子が必要な許容誤差にマッチングされない場合、基準電圧は、温度のような条件の変化によって大幅に変動する可能性がある。

概要
バンドギャップ回路は、バンドギャップ基準電圧を出力する出力ノードにおいて絶対温度に比例する電流を生成するカレントミラーを含む。第１の抵抗を含む第１の電流経路は、出力ノードと第１のバイポーラトランジスタとの間に結合される。第２の抵抗を含む第２の電流経路は、出力ノードと第２のバイポーラトランジスタとの間に結合される。第１の電流経路は第２の電流経路に並列である。回路はバンドギャップ基準電圧を出力する。

詳細な説明
図１は、単一のバンドギャップ基準電圧を生成するバンドギャップ基準回路１００の実施形態を示す。バンドギャップ基準回路１００は、カレントミラー電界効果トランジスタ（ＦＥＴ）１３０、１３１、１２０、及び１２１を含む。電流フィードバック機構を備えるカレントミラーＦＥＴ１３０、１３１、１２０、及び１２１は、電源依存性を最小限に抑えるために使用される。ＦＥＴ１３０と１３１はカレントミラー対を形成し、ＦＥＴ１２０と１２１は、カレントミラー対に結合された場合にＦＥＴ１２０、１２１のソース端子で等しい出力電圧を維持するレギュレータを形成する。図示されたように、ＦＥＴ１３０、１３１のソースは、供給電圧Ｖｃｃに結合され、ＦＥＴ１３０、１３１のゲートは、互いに結合されてＦＥＴ１３０のドレインに結合される。ＦＥＴ１３０、１３１の基板はＶｃｃに結合される。ＦＥＴ１３０のドレインはＦＥＴ１２０のドレインに結合され、ＦＥＴ１３１のドレインはＦＥＴ１２１のドレインに結合される。ＦＥＴ１２０、１２１のゲートは、互いに結合されて、ＦＥＴ１２１のドレインに結合される。ＦＥＴ１２０、１２１の基板は、接地Ｇｎｄに結合される。

ＦＥＴ１２０のソースは、抵抗１１０を介してバイポーラトランジスタ１０２のエミッタに結合される。バイポーラトランジスタ１０２のベースとコレクタは、Ｇｎｄに結合される。ＦＥＴ１２１のソースは、バイポーラトランジスタ１０１のエミッタに結合され、バイポーラトランジスタ１０１のベースとコレクタはＧｎｄに結合される。

図１に示されるように、ＦＥＴ１３０のゲートとドレインは、ＦＥＴ１３２のゲート及びコンデンサ１４０に結合される。ＦＥＴ１３２のゲートは、コンデンサ１４０を介してＦＥＴ１３２のドレインに結合される。ＦＥＴ１３２のソースと基板は、Ｖｃｃに結合される。ＦＥＴ１３２のドレインは、抵抗１１１を介してバイポーラトランジスタ１０２のエミッタに結合され、また、抵抗１１２を介してバイポーラトランジスタ１０１のエミッタにも結合される。コンデンサ１４０は、バンドギャップ回路１００の周波数補償に使用される。

バンドギャップ回路１００において、バンドギャップ基準電圧Ｖ_ＢＧは、接合部１７０で測定される。バンドギャップ回路１００は、カレントミラーＦＥＴ１３２によって出力される、絶対温度に比例する電流Ｉ_ＰＴＡＴ含む、複数の電流経路Ｉ_Ｎ３及びＩ_Ｎ４を含む。絶対温度に比例する（proportional to absolute temperature：ＰＴＡＴ）電流は、絶対温度の一次関数として変化する。例えば、回路１００において、Ｉ_ＰＴＡＴ、Ｉ_Ｎ３及びＩ_Ｎ４は、絶対温度の一次関数として変化する、絶対温度に比例する電流である。図示されるように、電流Ｉ_ＰＴＡＴは、接合部１７０へ流入し、電流経路Ｉ_Ｎ３及びＩ_Ｎ４は、接合部１７０から流出する。従って、Ｉ_ＰＴＡＴ＝Ｉ_Ｎ３＋Ｉ_Ｎ４。電流Ｉ_Ｎ３は、抵抗１１１を含む第１の電流経路を流れるが、電流Ｉ_Ｎ４は、抵抗１１２を含む第２の電流経路を流れる。電流Ｉ_Ｎ３は、抵抗１１０を流れる電流Ｉ_Ｎ１と合成され、バイポーラトランジスタ１０２を流れる電流Ｉ_１を生じさせる。電流Ｉ_Ｎ４は、電流Ｉ_Ｎ２と合成され、バイポーラトランジスタ１０１を流れる電流Ｉ_２を生じさせる。

回路１００の接合部１７０で測定されるバンドギャップ基準電圧Ｖ_ＢＧが、如何にして計算されるかを以下に説明する。図１に示されるように、電圧降下Ｖ_ｔが、抵抗１１０の両端で測定される。電圧Ｖ_ｔは、熱電圧Ｖ_Ｔ（以下に説明される）に比例する。ＦＥＴ１２０と１２１、及びＦＥＴ１３０と１３１は、同じサイズであり、電流Ｉ_Ｎ１（即ち、抵抗１１０を流れる電流）は、実質的にＩ_Ｎ２と同じである。例えば、ＦＥＴ１３０、１３１、１２０、及び１２１が適切なサイズになっている場合、２つの電流Ｉ_Ｎ１とＩ_Ｎ２は、互いから１％の範囲内にあることができる。絶対温度に依存する電流Ｉ_Ｎ２は、以下の式により計算され得る。即ち、
Ｉ_Ｎ１＝Ｉ_Ｎ２＝Ｖ_ｔ／Ｒ_１１０
ここで、Ｖ_ｔは、抵抗１１０の両端の電圧降下であり、Ｒ_１１０は、抵抗１１０の両端の抵抗値である。

電流Ｉ_ＰＴＡＴは、ＦＥＴ１３０、１３１、１３２がカレントミラートランジスタであるので、電流Ｉ_Ｎ１の倍数である。構成される場合、ＦＥＴ１３２のサイズは、ＦＥＴ１３０又は１３１のサイズの２Ｍ倍（ここで、Ｍは任意の定数）である。ＦＥＴ１３２がＦＥＴ１３０又は１３１のサイズの２Ｍ倍であるという事実は、２Ｍの係数だけ電流Ｉ_ＰＴＡＴを大きくする。従って、Ｉ_ＰＴＡＴ／Ｉ_Ｎ１＝２Ｍ、又はＩ_ＰＴＡＴ＝２Ｍ×Ｉ_Ｎ１。簡略化、及び最初の設計目的のために、抵抗１１１と１１２は、同じ抵抗からなり、電流Ｉ_Ｎ３とＩ_Ｎ４は同じであり、この場合、Ｉ_Ｎ３＝Ｉ_Ｎ４＝Ｍ×Ｉ_Ｎ１。しかしながら、電流Ｉ_Ｎ３とＩ_Ｎ４は、バイポーラトランジスタ１０２と１０１のサイズが異なる場合には、等しくない可能性がある。即ち、バイポーラトランジスタ１０２と１０１のサイズが異なる場合、バイポーラトランジスタ１０２と１０１のベースエミッタ間電圧Ｖ_ＢＥは、互いに等しくなく、従って、電流Ｉ_Ｎ３とＩ_Ｎ４は、異なるであろう。

上記に基づいて、バイポーラトランジスタ１０２を流れる電流Ｉ_１は、以下の式により計算され得る。即ち、
Ｉ_１＝Ｉ_Ｎ１＋Ｉ_Ｎ３＝Ｉ_Ｎ１＋Ｍ×Ｉ_Ｎ１＝（１＋Ｍ）Ｉ_Ｎ１。
バイポーラトランジスタ１０１を流れる電流Ｉ_２は、以下の式により計算され得る。即ち、
Ｉ_２＝Ｉ_Ｎ２＋Ｉ_Ｎ４＝Ｉ_Ｎ１＋Ｍ×Ｉ_Ｎ１＝（１＋Ｍ）Ｉ_Ｎ１＝Ｉ_１。
電流Ｉ_１とＩ_２は、電流Ｉ_Ｎ３とＩ_Ｎ４がバイポーラトランジスタ１０２と１０１との間の異なるサイズに起因して異なる場合、同じでない可能性がある。バイポーラトランジスタ１０２と１０１との間の異なるサイズにより、バイポーラトランジスタ１０２と１０１のベースエミッタ間電圧Ｖ_ＢＥの差という結果になる。従って、電流Ｉ_１とＩ_２は、互いに等しくない。電流Ｉ_１とＩ_２の差は、最初の設計値から抵抗１１０を調整することにより補償される。

バイポーラトランジスタ１０２を横切るベースエミッタ間電圧Ｖ_{ＢＥ１０２}、及びバイポーラトランジスタ１０１を横切るベースエミッタ間電圧Ｖ_{ＢＥ１０１}は、以下の式に基づいて計算され得る。即ち、
Ｖ_{ＢＥ１０２}＝Ｖ_Ｔ×Ｉｎ（Ｉ_１／ｎＩ_ｓ）
Ｖ_{ＢＥ１０１}＝Ｖ_Ｔ×Ｉｎ（Ｉ_２／Ｉ_ｓ）
ここで、Ｖ_Ｔは、熱電圧（thermal voltage）であり、Ｉ_ｓは、バイポーラトランジスタの飽和電流であり、定数である。熱電圧Ｖ_Ｔは、以下の式に基づいて計算される。即ち、
Ｖ_Ｔ＝ｋ×Ｔ／ｑ
ここで、ｋは、ボルツマン定数（１．３８０５×１０^−２３Ｊ／°Ｋ）であり、Ｔはケルビン温度の温度であり、ｑは電子の電荷量（１．６０２１×１０^−１９Ｃ）である。

従って、抵抗１１０の両端の電圧Ｖ_ｔは、
Ｖ_ｔ＝Ｖ_Ｔ×Ｉｎ（ｎ）
ここで、ｎは、バイポーラトランジスタ１０２のエミッタ面積とバイポーラトランジスタ１０１のエミッタ面積の比である。従って、上記で示されたように、抵抗１１０の両端の電圧Ｖ_ｔは、熱電圧Ｖ_Ｔに比例する。

上記に示されたように、ＦＥＴ１３２におけるＰＴＡＴ電流Ｉ_ＰＴＡＴは、
Ｉ_ＰＴＡＴ＝２Ｍ×Ｉ_Ｎ１。

Ｉ_Ｎ１＝Ｖ_ｔ／Ｒ_１１０及びＶ_ｔ＝Ｖ_Ｔ×Ｉｎ（ｎ）であるので、Ｉ_ＰＴＡＴは以下の式により計算され得る。即ち、
Ｉ_ＰＴＡＴ＝２Ｍ×（Ｖ_Ｔ／Ｒ_１１０）×Ｉｎ（ｎ）。

バンドギャップ基準電圧Ｖ_ＢＧは、抵抗１１１の両端の電圧降下を、バイポーラトランジスタ１０２を横切る電圧降下Ｖ_{ＢＥ１０２}に加えることにより、又は抵抗１１２の両端の電圧降下を、バイポーラトランジスタ１０１を横切る電圧降下Ｖ_{ＢＥ１０１}に加えることにより、計算され得る。抵抗１１１の両端の電圧降下は、Ｖ_Ｒ１１１＝Ｉ_Ｎ３×Ｒ_１１１、ここで、Ｒ_１１１は抵抗１１１の抵抗値であり、Ｉ_Ｎ３は抵抗１１１を流れる電流である。抵抗１１２の両端の電圧降下は、Ｖ_Ｒ１１２＝Ｉ_Ｎ４×Ｒ_１１２、ここで、Ｒ_１１２は抵抗１１２の抵抗値であり、Ｉ_Ｎ４は抵抗１１２を流れる電流である。従って、バンドギャップ基準電圧Ｖ_ＢＧは、以下の式により計算され得る。即ち、
Ｖ_ＢＧ＝Ｖ_{ＢＥ１０２}＋Ｉ_Ｎ３×Ｒ_１１１＝Ｖ_{ＢＥ１０１}＋Ｉ_Ｎ３×Ｒ_１１２。

電流Ｉ_ＰＴＡＴが抵抗１１１と１１２との間で均等に分割されると仮定すると、Ｉ_Ｎ３＝Ｉ_ＰＴＡＴ／２、及びＩ_Ｎ４＝Ｉ_ＰＴＡＴ／２。従って、バンドギャップ基準電圧Ｖ_ＢＧは、以下の式によっても表され得る。即ち、
Ｖ_ＢＧ＝Ｖ_{ＢＥ１０２}＋Ｉ_ＰＴＡＰ／２×Ｒ_１１１＝Ｖ_{ＢＥ１０１}＋Ｉ_ＰＴＡＰ／２×Ｒ_１１２。

ここで説明されるように、バンドギャップ基準回路１００は、絶対温度電流経路Ｉ_Ｎ３及びＩ_Ｎ４に比例した倍数を用いて、単一のバンドギャップ基準電圧Ｖ_ＢＧを提供する。

Ｉ_Ｎ４のような単一の電流経路のみが使用される場合、安定したバンドギャップ基準電圧を達成するために必要とされる必要な比を有するように、抵抗１１２と１１０をマッチング（整合）させることが非常に重要である。例えば、単一の電流経路のバンドギャップ回路（図示せず）における抵抗１１２と１１０との間の任意の不整合により、温度によってバンドギャップ基準電圧の変動が増大する可能性があり、それは望ましくない。

単一の電流経路のバンドギャップ回路の場合に、温度によるバンドギャップ基準電圧の変動がΔＶであると想定する。しかしながら、図１のバンドギャップ基準回路１００を用いることにより、（上述したような）単一の電流経路のバンドギャップ回路における抵抗間の不整合に類似した抵抗１１０と１１２の不整合は、温度によるバンドギャップ基準電圧の変動がΔＶより小さいという結果になる。即ち、回路１００における抵抗１１０と１１２との間に不整合が存在する場合、抵抗１１０と１１２との間の不整合により、温度に対するバンドギャップ基準電圧の若干の変動が生じるであろう。しかしながら、２つのバイポーラトランジスタ１０２と１０１のそれぞれに流入するＩ_Ｎ３及びＩ_Ｎ４のような複数の電流経路により、回路１００におけるバンドギャップ基準電圧の変動量は、Ｒ_１１１／Ｒ_１１０及びＲ_１１２／Ｒ_１１０の不整合比に依存する。従って、たとえ抵抗１１０と１１２との間のような、１つだけの不整合が生じても、バンドギャップ基準電圧の変動量は、単一の電流経路のバンドギャップ回路の変動ΔＶより小さい。回路１００のような、２つの電流経路の場合、温度によるバンドギャップ基準電圧の変動は、ΔＶのほぼ半分とすることができる。回路１００において、複数の電流経路を用いることにより、抵抗１１０と１１２、及び／又は抵抗１１０と１１１との間のわずかな変動は、単一の電流経路を用いる場合と比較して、バンドギャップ基準電圧Ｖ_ＢＧに与える影響は小さい。

バンドギャップ回路１００の実施形態において、３つ、４つ、又はそれ以上の電流経路を用いて、安定したバンドギャップ基準電圧を提供することができる。

図２は、温度（℃）に対するバンドギャップ基準電圧Ｖ_ＢＧ（Ｖ）を示すグラフ２００である。グラフ２００は、チャータード・セミコンダクタ ー・マニュファクチャリング（Chartered Semiconductor Manufacturing：ＣＳＭ）のプロセスを用いた、回路１００の回路シミュレーションに基づいている。この例において、以下のパラメータと共に、０．３５μｍのＣＳＭプロセスが使用された。即ち、Ｖｃｃ＝３Ｖ、ｎ＝８、Ｍ＝２、Ｒ_１１０＝２０ｋΩ、及びＲ_１１１＝Ｒ_１１２＝９１ｋΩ。図示されたように、バンドギャップ基準電圧Ｖ_ＢＧは、−２０℃における約１．２０８０Ｖから４４℃における約１．２１０２Ｖのピークまで変化し、その後電圧が降下している。従って、−２０℃〜４４℃の温度範囲における電圧の変化は、約２．２ｍＶである。

図３は、複数のバンドギャップ基準電圧を生成するバンドギャップ基準回路３００の実施形態を示す。バンドギャップ基準回路３００は、カレントミラーＦＥＴ３３０、３３１、３２０、及び３２１を含む。電流フィードバック機構を備えるカレントミラートランジスタ３３０、３３１、３２０、及び３２１は、電源依存性を最小限に抑えるために使用される。ＦＥＴ３３０と３３１は、カレントミラー対を形成し、ＦＥＴ３２０と３２１は、カレントミラー対に結合される場合に、ＦＥＴ３２０、３２１のソース端子で等しい出力電圧を維持するレギュレータを形成する。図示されたように、ＦＥＴ３３０、３３１のソースは、電源電圧Ｖｃｃに結合され、ＦＥＴ３３０、３３１のゲートは互いに結合される。また、ＦＥＴ３３０、３３１のゲートは、ＦＥＴ３３０のドレインにも結合される。ＦＥＴ３３０、３３１の基板は、Ｖｃｃに結合される。ＦＥＴ３３０、３３１のドレインはそれぞれ、ＦＥＴ３２０、３２１のドレインに結合される。ＦＥＴ３２０、３２１のゲートは、互いに結合されて、ＦＥＴ３２１のドレインに結合される。ＦＥＴ３２０、３２１の基板は、Ｇｎｄに結合される。

ＦＥＴ３２０のソースは、抵抗３１０を介してバイポーラトランジスタ３０２のエミッタに結合される。バイポーラトランジスタ３０２のベースとコレクタは、Ｇｎｄに結合される。ＦＥＴ３２１のソースはバイポーラトランジスタ３０１のエミッタに結合され、バイポーラトランジスタ３０１のベースとコレクタは、Ｇｎｄに結合される。

図３に示されるように、ＦＥＴ３３０のゲート及びドレインは、ＦＥＴ３３２のゲートに、及びコンデンサ３４０に結合される。ＦＥＴ３３２のゲートは、コンデンサ３４０を介して、ＦＥＴ３３２のドレインに結合される。ＦＥＴ３３２のソース及び基板は、Ｖｃｃに結合される。ＦＥＴ３３２のドレインは、抵抗３１１を介してバイポーラトランジスタ３０２のエミッタに結合される。コンデンサ３４０は、バンドギャップ回路の周波数補償に使用される。

また、ＦＥＴ３３０のゲート及びドレインは、ＦＥＴ３３３のゲート及びコンデンサ３４１にも結合される。ＦＥＴ３３３のゲートは、コンデンサ３４１を介してＦＥＴ３３３のドレインに結合される。ＦＥＴ３３３のソース及び基板は、Ｖｃｃに結合される。ＦＥＴ３３３のドレインは、抵抗３１２を介してバイポーラトランジスタ３０１のエミッタに結合される。コンデンサ３４１は、バンドギャップ回路の周波数補償に使用される。

バンドギャップ回路３００において、第１のバンドギャップ基準電圧Ｖ_ＢＧ１は接合部３７０において測定されるが、第２のバンドギャップ基準電圧Ｖ_ＢＧ２は、接合部３７１において測定される。バンドギャップ回路３００は、接合部３７０に流入して、それから流出する、第１の絶対温度に比例する（ＰＴＡＴ）電流経路Ｉ_{ＰＴＡＴ１}を含む。また、バンドギャップ回路３００は、接合部３７１に流入して、それから流出する第２のＰＴＡＴ電流経路Ｉ_{ＰＴＡＴ２}も含む。電流Ｉ_{ＰＴＡＴ１}は、抵抗３１１を含む第１の電流経路を流れるが、電流Ｉ_{ＰＴＡＴ２}は、抵抗３１２を含む第２の電流経路を流れる。電流Ｉ_{ＰＴＡＴ１}は、抵抗３１１を流れる電流Ｉ_Ｎ１と合成され、バイポーラトランジスタ３０２を流れる電流Ｉ_１を生じさせる。電流Ｉ_{ＰＴＡＴ２}は、ＦＥＴ３２１のドレインから流出する電流Ｉ_Ｎ２と合成され、バイポーラトランジスタ３０１を流れる電流Ｉ_２を生じさせる。電流Ｉ_Ｎ１は、バイポーラトランジスタ３０２と３０１及び抵抗３１０と共にＦＥＴ３２０、３２１、３３０、及び３３１に基づいている。ＦＥＴ３３２と３３３は、Ｍの増倍率で電流Ｉ_Ｎ１をミラーリングする。

抵抗３１０の両端の電圧Ｖ_ｔは、
Ｖ_ｔ＝Ｖ_Ｔ×Ｉｎ（ｎ）
ここで、ｎは、バイポーラトランジスタ３０２のエミッタ面積とバイポーラトランジスタ３０１のエミッタ面積の比である。

簡略化のために、ＦＥＴ３３２と３３３のサイズは同じである。ＦＥＴ３３２のサイズは、ＦＥＴ３３０又は３３１のサイズのＭ倍であり、電流Ｉ_{ＰＴＡＴ１}をＭの係数だけ大きくする。従って、ＦＥＴ３３２における電流Ｉ_{ＰＴＡＴ１}は、
Ｉ_{ＰＴＡＴ１}＝Ｍ×Ｉ_Ｎ１＝Ｍ×（Ｖ_Ｔ／Ｒ_３１０）×Ｉｎ（ｎ）
ここで、Ｒ_３１０は、抵抗３１０の抵抗値である。

ＦＥＴ３３０、３３１、３３２、３３３のカレントミラーに起因して、ＦＥＴ３３３における電流Ｉ_{ＰＴＡＴ２}は、
Ｉ_{ＰＴＡＴ２}＝Ｍ×Ｉ_Ｎ１＝Ｍ×（Ｖ_Ｔ／Ｒ_３１０）×Ｉｎ（ｎ）＝Ｉ_{ＰＴＡＴ１}
従って、電流Ｉ_{ＰＴＡＴ２}は電流Ｉ_{ＰＴＡＴ１}と同じである。

第１のバンドギャップ基準電圧Ｖ_ＢＧ１は、抵抗３１１の両端の電圧降下を、バイポーラトランジスタ３０２を横切る電圧降下に加えることにより計算され得る。バイポーラトランジスタ３０２を横切る電圧降下は、バイポーラトランジスタ３０２のベースエミッタ電圧Ｖ_{ＢＥ３０２}である。第２のバンドギャップ基準電圧Ｖ_ＢＧ２は、抵抗３１２の両端の電圧降下を、バイポーラトランジスタ３０１を横切る電圧降下に加えることにより計算され得る。バイポーラトランジスタ３０１を横切る電圧降下は、バイポーラトランジスタ３０１のベースエミッタ電圧Ｖ_{ＢＥ３０１}である。抵抗３１１の両端の電圧降下は、Ｖ_Ｒ３１１＝Ｉ_{ＰＴＡＴ１}×Ｒ_３１１であり、ここで、Ｒ_３１１は、抵抗３１１の抵抗値である。抵抗３１２の両端の電圧降下は、Ｖ_Ｒ３１２＝Ｉ_{ＰＴＡＴ２}×Ｒ_３１２であり、ここで、Ｒ_３１２は、抵抗３１２の抵抗値である。従って、バンドギャップ基準電圧Ｖ_ＢＧ１とＶ_ＢＧ２は、以下のように表され得る。即ち、
Ｖ_ＢＧ１＝Ｖ_{ＢＥ３０２}＋Ｉ_{ＰＴＡＰ１}×Ｒ_３１１＝Ｖ_{ＢＥ３０２}＋Ｍ×（Ｖ_Ｔ／Ｒ_３１０）×Ｉｎ（ｎ）×Ｒ_３１１及び
Ｖ_ＢＧ２＝Ｖ_{ＢＥ３０１}＋Ｉ_{ＰＴＡＰ２}×Ｒ_３１２＝Ｖ_{ＢＥ３０１}＋Ｍ×（Ｖ_Ｔ／Ｒ_３１０）×Ｉｎ（ｎ）×Ｒ_３１２。

Ｖ_ＢＧ１とＶ_ＢＧ２を計算するための上記の式において、ｎはバイポーラトランジスタ３０２のエミッタ面積とバイポーラトランジスタ３０１のエミッタ面積の比であり、Ｖ_Ｔは熱電圧であり、ＭはＦＥＴカレントミラー３３２とＦＥＴカレントミラー３３３の比であり、Ｒ_３１０は抵抗３１０の抵抗値である。

バンドギャップ基準回路３００は、絶対温度に比例する複数の電流経路Ｉ_{ＰＴＡＴ１}とＩ_{ＰＴＡＴ２}を用いて、複数のバンドギャップ基準電圧Ｖ_ＢＧ１とＶ_ＢＧ２を提供する。複数のバンドギャップ基準電圧Ｖ_ＢＧ１とＶ_ＢＧ２は、種々の回路の応用形態に独立した内部基準電圧を提供するために使用され得る。

図４は、温度（℃）に対する第１のバンドギャップ基準電圧Ｖ_ＢＧ１（Ｖ）を示すグラフ４１０、及び温度（℃）に対する第２のバンドギャップ基準電圧Ｖ_ＢＧ２（Ｖ）を示すグラフ４２０を示す。グラフ４１０と４２０は、図３に示された回路３００の回路シミュレーションに基づいている。この例において、以下のパラメータと共に、０．３５μｍのＣＳＭプロセスが使用された。即ち、Ｖｃｃ＝３Ｖ、ｎ＝８、Ｍ＝２、Ｒ_３１０＝２０ｋΩ、Ｒ_３１１＝９３ｋΩ、及びＲ_３１２＝９１ｋΩ。Ｒ_３１１とＲ_３１２の値は、バイポーラトランジスタ３０２と３０１のエミッタ面積の差を補償するために異なる。バイポーラトランジスタ３０２と３０１のエミッタ面積の差は、バイポーラトランジスタ３０２と３０１のＶ_ＢＥ電圧に影響を及ぼす。グラフ４１０に示されるように、第１のバンドギャップ基準電圧Ｖ_ＢＧ１は、−２０℃における約１．２０９８Ｖから５２℃における約１．２１２６Ｖのピークまで変化する。グラフ４２０に示されるように、第２のバンドギャップ基準電圧Ｖ_ＢＧ２は、−２０℃における約１．２０９３Ｖから５０℃における約１．２１１７Ｖのピークまで変化する。従って、−２０℃〜５２℃の温度範囲における電圧の変化は、Ｖ_ＢＧ１については約２．８ｍＶであり、Ｖ_ＢＧ２については約２．４ｍＶである。

単一のバンドギャップ基準電圧を生成するバンドギャップ基準回路の略図である。 温度に対するバンドギャップ基準電圧の変化を示すグラフである。 複数のバンドギャップ基準電圧を生成するバンドギャップ基準回路の略図である。 温度に対する第１及び第２のバンドギャップ基準電圧の変化を示すグラフである。

Claims (20)

1. 出力バンドギャップ基準電圧を生成するバンドギャップ基準回路であって、
   バンドギャップ基準電圧を出力する出力ノードにおいて、絶対温度に比例する電流を生成するカレントミラーと、
   前記出力ノードと第１のバイポーラトランジスタとの間に結合された第１の抵抗を含む第１の電流経路と、
   前記出力ノードと第２のバイポーラトランジスタとの間に結合された第２の抵抗を含む第２の電流経路とを含み、
   前記第１の電流経路が前記第２の電流経路に並列である、バンドギャップ基準回路。
2. 前記絶対温度に比例する電流が、前記出力ノードにおいて、前記第１の電流経路および前記第２の電流経路に流入する、請求項１に記載のバンドギャップ基準回路。
3. 前記絶対温度に比例する電流が、前記出力ノードにおいて、前記第１の電流経路および前記第２の電流経路を均等に流れる、前記請求項１に記載のバンドギャップ基準回路。
4. 前記第１のバイポーラトランジスタが前記第１の抵抗と接地との間に結合され、前記第２のバイポーラトランジスタが前記第２の抵抗と接地との間に結合される、請求項１に記載のバンドギャップ基準回路。
5. 前記第１のバイポーラトランジスタに結合された第３の抵抗をさらに含み、前記第３の抵抗を流れる電流が、前記絶対温度に比例する電流に比例する、請求項１に記載のバンドギャップ基準回路。
6. 前記出力ノードにより出力される前記バンドギャップ基準電圧が、
   前記第１の抵抗の両端の電圧と前記第１のバイポーラトランジスタのベースエミッタ電圧の和、及び
   前記第２の抵抗の両端の電圧と前記第２のバイポーラトランジスタのベースエミッタ電圧の和の１つによって表される、請求項１に記載のバンドギャップ基準回路。
7. 前記出力ノードにより出力される前記バンドギャップ基準電圧が、
   Ｖ_ＢＥ１＋Ｉ_Ｎ３×Ｒ_１＝Ｖ_ＢＥ２＋Ｉ_Ｎ４×Ｒ_２
   により求められ、ここで、Ｖ_ＢＥ１は前記第１のバイポーラトランジスタを横切るベースエミッタ間電圧であり、Ｉ_Ｎ３は第１の抵抗の両端に流れる、前記絶対温度に比例する電流の値であり、Ｒ_１は前記第１の抵抗の抵抗値であり、Ｖ_ＢＥ２は前記第２のバイポーラトランジスタを横切るベースエミッタ間電圧であり、Ｉ_Ｎ４は第２の抵抗の両端に流れる、前記絶対温度に比例する電流の値であり、Ｒ_２は前記第２のトランジスタの抵抗値である、請求項１に記載のバンドギャップ基準回路。
8. 前記第１の電流経路を流れる電流が、前記第２の電流経路を流れる電流と実質的に同じである、請求項７に記載のバンドギャップ基準回路。
9. 前記カレントミラーが、
   電界効果トランジスタと、
   コンデンサとを含み、前記電界効果トランジスタのドレインが前記出力ノードに結合され、前記コンデンサが前記電界効果トランジスタのゲート及び前記電界効果トランジスタの前記ドレインに結合される、請求項１に記載のバンドギャップ基準回路。
10. 前記バンドギャップ基準電圧が、前記絶対温度に比例する電流に比例する、請求項１に記載のバンドギャップ基準回路。
11. 複数の出力基準電圧を生成するバンドギャップ基準回路であって、
    第１のバンドギャップ基準電圧を出力する第１の出力ノードに、第１の絶対温度に比例する電流を生成する第１のカレントミラーと、
    前記第１の出力ノードと第１のバイポーラトランジスタとの間に結合された第１の抵抗を含む第１の電流経路と、
    第２のバンドギャップ基準電圧を出力する第２の出力ノードに、第２の絶対温度に比例する電流を生成する第２のカレントミラーと、
    前記第２の出力ノードと第２のバイポーラトランジスタとの間に結合された第２の抵抗を含む第２の電流経路とを含む、バンドギャップ基準回路。
12. 前記第１の絶対温度に比例する電流が、前記第１の電流経路を流れ、前記第２の絶対温度に比例する電流が、前記第２の電流経路を流れ、前記第１の絶対温度に比例する電流が、前記第２の絶対温度に比例する電流に等しい、請求項１１に記載のバンドギャップ基準回路。
13. 前記第１のバイポーラトランジスタが前記第１の抵抗と接地との間に結合され、前記第２のバイポーラトランジスタが前記第２の抵抗と接地との間に結合される、請求項１１に記載のバンドギャップ基準回路。
14. 前記第１のカレントミラー及び前記第２のカレントミラーが、
    電界効果トランジスタと、
    コンデンサとを含み、前記電界効果トランジスタのドレインが、前記コンデンサを介して前記電界効果トランジスタのゲートに結合される、請求項１１に記載のバンドギャップ基準回路。
15. 前記第１のバイポーラトランジスタに結合された第３の抵抗をさらに含み、前記第３の抵抗を流れる電流が、前記第１の絶対温度に比例する電流に比例する、請求項１１に記載のバンドギャップ基準回路。
16. 前記第１の出力ノードにより出力される前記第１のバンドギャップ基準電圧が、前記第１の抵抗の両端の電圧と前記第１のバイポーラトランジスタのベースエミッタ間電圧の和により表される、請求項１１に記載のバンドギャップ基準回路。
17. 前記第２の出力ノードにより出力される前記第２のバンドギャップ基準電圧が、前記第２の抵抗の両端の電圧と前記第２のバイポーラトランジスタのベースエミッタ間電圧の和により表される、請求項１１に記載のバンドギャップ基準回路。
18. 前記第１の出力ノードにより出力される前記第１のバンドギャップ基準電圧が、
    Ｖ_ＢＥ１＋Ｉ_{ＰＴＡＰ１}×Ｒ_１＝Ｖ_ＢＥ１＋Ｍ×（Ｖ_Ｔ／Ｒ_３）×Ｉｎ（ｎ）×Ｒ_１
    により求められ、ここで、Ｖ_ＢＥ１は前記第１のバイポーラトランジスタを横切るベースエミッタ間電圧であり、Ｉ_{ＰＴＡＰ１}は前記第１の絶対温度に比例する電流の値であり、Ｒ_１は前記第１の抵抗の抵抗値であり、ｎは前記第２のバイポーラトランジスタのエミッタ面積と前記第１のバイポーラトランジスタのエミッタ面積の比であり、Ｖ_Ｔは熱電圧であり、Ｍは前記第１のカレントミラーと前記第２のカレントミラーの比であり、Ｒ_３は第３の抵抗の抵抗値である、請求項１１に記載のバンドギャップ基準回路。
19. 前記第２の出力ノードにより出力される前記第２のバンドギャップ基準電圧が、
    Ｖ_ＢＥ２＋Ｉ_{ＰＴＡＰ２}×Ｒ_２＝Ｖ_ＢＥ２＋Ｍ×（Ｖ_Ｔ／Ｒ_３）×Ｉｎ（ｎ）×Ｒ_２
    により求められ、ここで、Ｖ_ＢＥ２は前記第２のバイポーラトランジスタを横切るベースエミッタ間電圧であり、Ｉ_{ＰＴＡＰ２}は前記第２の絶対温度に比例する電流の値であり、Ｒ_２は第２の抵抗の抵抗値であり、ｎは前記第２のバイポーラトランジスタのエミッタ面積と前記第１のバイポーラトランジスタのエミッタ面積の比であり、Ｖ_Ｔは熱電圧であり、Ｍは前記第１のカレントミラーと前記第２のカレントミラーの比であり、Ｒ_３は第３の抵抗の抵抗値である、請求項１１に記載のバンドギャップ基準回路。
20. 複数の出力基準電圧を生成するバンドギャップ基準回路であって、
    第１のバンドギャップ基準電圧を出力する第１の出力ノードに、第１の絶対温度に比例する電流を生成する第１のカレントミラーと、
    前記第１の出力ノードと第１のバイポーラトランジスタとの間に結合された第１の抵抗を含む第１の電流経路と、
    第２のバンドギャップ基準電圧を出力する第２の出力ノードに、第２の絶対温度に比例する電流を生成する第２のカレントミラーと、
    前記第２の出力ノードと第２のバイポーラトランジスタとの間に結合された第２の抵抗を含む第２の電流経路と、
    カレントミラー対と、
    第１の電界効果トランジスタ及び第２の電界効果トランジスタを含むレギュレータとを含み、
    前記カレントミラー対に結合された前記レギュレータが、前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのソース端子において等しい出力電圧を生成し、前記第１の電界効果トランジスタが第３の抵抗を介して前記第１のバイポーラトランジスタに結合され、前記第２の電界効果トランジスタが前記第２のバイポーラトランジスタに結合される、バンドギャップ基準回路。

Images