CN103792980A - 参考电压产生电路 - Google Patents

Abstract

本发明涉及参考电压产生电路。本发明提供了包括第一电路的参考电压产生电路，该第一电路包含串联连接的可变电阻器与PN结器件。使第一电流流过串联连接的可变电阻器和PN结器件，该第一电流具有与PN结器件的端间电压的温度特性的非线性分量对应的温度特性。

Description

参考电压产生电路

相关申请的交叉引用

本申请要求于2012年10月26日提交的日本在先专利申请JP2012-236578的权益，其全部内容通过引用结合于此。

技术领域

本申请涉及一种参考电压产生电路，其不依赖于电源电位而产生恒定的参考电压。

背景技术

在过去众所周知，带隙基准电路（在下文中，称作BGR电路）可作为不依赖于电源供电电压而产生恒定参考电压的电路。

在BGR电路中，通过被称为微调（trimming）的调整，进行调整从而尽可能地抑制由温度引起的电压波动，并且BGR电路被用于主要温度特性（primary temperature characteristics）被取消的状态。然而，基极-发射极电压V_be的二次温度特性（以及二次以上非线性温度特性）的消除是困难的，因此依靠一种应用，二次温度特性看起来似乎是很大的误差。在这方面，提出了消除二次温度特性的几个方法（见日本专利申请公开No.Hei11-219233（在下文中，称作专利文献1），以及由Piero Malcovati和Franco Maloberti发表的文章，题为“Curvature-Compensated BICMOSBandgap with1-V Supply Voltage”，IEEE JOURNAL OF SOLID-STATECIRCUITS,VOL.36,NO.7,JULY2001（在下文中，称作非专利文献1））。

发明内容

然而，在专利文献1中公开的BGR电路存在一个缺点就是需要复杂的电路。此外，在非专利文献1中公开的BGR电路也有缺点，当二次温度特性的消除正在被实现时，有必要在微调主要温度特性的过程中抖动并且检查温度，因此导致成本增加。

考虑到如上所述情况，有必要提供产生参考电压的参考电压产生电路，该参考电压产生电路不依赖于电源电位，能够通过简单的电路结构使二次温度特性得以消除，并且更加理想地，在室温下将容易地执行主要温度特性的微调。

根据本公开的一个实施方式，提供了参考电压产生电路，包括第一电路，该第一电路包括串联连接的可变电阻器和PN结器件。使第一电流流过串联连接的可变电阻器和PN结器件，该第一电流具有与PN结器件的端间（inter-terminal）电压的温度特性的非线性分量对应的温度特性。

在参考电压产生电路中，第一电流流过第一电路，该第一电流具有与PN结器件的端间电压的温度特性中的非线性分量相同的温度特性。因为第一电流流过第一电路，所以在第一电路的可变电阻器产生由于PN结器件的二次以上温度特性所导致的负电压与正电压。因此，在第一电路中，产生已经抑制了由于第一电路的PN结器件的端间电压的二次以上温度特性导致的电压波动的电压。换言之，有可能以简单电路结构产生已消除了二次温度特性的电压。

应注意，在参考电压产生电路被结合到另一设备（半导体器件、电子设备等）或者以其他方法体现参考电压产生电路的状态中，本公开的实施方式不限于参考电压产生电路并且包括类似体现参考电压产生电路的各种实施方式。

根据本公开的实施方式，可提供能够以简单电路结构消除二次温度特性并且在室温下容易地进行对主要温度特性微调的参考电压产生电路。

如附图所示，从以下具体实施方式的最佳模式的实施方式来看本公开的这些以及其他的目标、特征与优点将变得更加清晰可见。

附图说明

图1是示出了根据本发明实施方式的参考电压产生电路的结构实例的示图；

图2是用于说明流过电阻器R1的电流的温度特性的示图；

图3是用于说明流过电阻器R3的电流的温度特性的示图；

图4是用于说明流过第四节点的电流的温度特性的示图；

图5是根据实施方式的为了说明参考电压Vb_gr的微调的示图；

图6是示出了根据变形例1的参考电压产生电路的结构实例的示图；以及

图7是示出了根据变形例2的参考电压产生电路的结构实例的示图。

具体实施方式

在下文中，将按以下顺序描述本公开的实施方式。

（1）参考电压产生电路的结构；

（2）变形例1；

（3）变形例2；

（4）小结。

（1）参考电压产生电路的结构：

图1是示出了本实施方式的参考电压产生电路的结构的电路图。向参考电压产生电路100提供第一电源电位V_DD与第二电源电位V_SS（V_SS<V_DD）作为预定的电源电位，参考电压产生电路100产生参考电压（V_BGR-V_SS）。因为通常设置第二电源供电电压V_SS为接地电压（0V），以下描述将举出V_ss=0的实例。

参考电压产生电路100包括：作为第二电路的参考电流控制信号产生电路10，其产生参考电流控制信号S1并且将其输出至第一控制节点N01；作为第三电路的校正电路20，其校正由参考电流控制信号产生电路10产生的参考电流控制信号S1的非线性温度特性；以及作为第一电路的参考电压输出电路30，其通过使电流基于第一控制节点N01的参考电流控制信号S1流动，而将参考电压V_BGR输出至输出端T_out。

第一控制节点N01被连接到下文将要描述的第一电流源13、第二电流源14、第四电流源24以及第六电流源32，并且流过第一电流源13、第二电流源14、第四电流源24以及第六电流源32的电流由第一控制节点N01的电压控制。

（参考电流控制信号产生电路）

参考电流控制信号产生电路10包括：第一负载电路11，连接在第一节点N1与第二电源电位V_SS之间；第二负载电路12，连接在第二节点N₂与第二电源电位V_SS之间；第一电流源13，连接在第一电源供电电压V_DD与第一节点N1之间，并且基于参考电流控制信号S1，产生流过第一负载电路11的电流I1；第二电流源14，连接在第一电源电位V_DD与第二节点N2之间，并且基于参考电流控制信号S1，产生流过第二负载电路12的电流I₂；以及作为第一控制电路的差动放大器15，其放大第一节点N1与第二节点N2之间的电位差，并且产生参考电流控制信号S1。

在图1中，第一负载电路11由作为第一PN结器件的NPN型的双极晶体管Q1（基本上，在下文中NPN类型的双极晶体管将简单地被称为晶体管）组成。第二负载电路12由作为第一电阻器的电阻器R1和作为第二PN结器件的晶体管Q2组成，该电阻器R1和晶体管Q2从第二节点N2侧开始按规定的顺序串联连接。第一电流源13由P-沟道的MOS晶体管（在下文中，称作pFET）T1组成。第二电流源14由pFET T2组成，并且差动放大器15由运算放大器OP1组成。

应注意，晶体管Q1与晶体管Q2通过将基极与发射极进行短路的方式被二极管连接，并且具有不同的电流密度。

在如上所述构建的参考电流控制信号产生电路10中，组成第一电流源13的pFET T1与组成第二电流源14的pFET T2组成栅极相互连接的第一电流镜电路。通过将pFET T1与pFET T2的晶体管尺寸（沟道长度和沟道宽度）设置为相同，在pFET T1与pFET T2中产生相等的漏电流。

pFET T1的漏电流供应给晶体管Q1的集电极和基极。晶体管Q1的发射极被连接到第二电源电位V_SS。因此，在晶体管Q1的两端产生对应于晶体管Q1的基极-发射极电压的电压V_be1。换言之，第一节点N1的电压成为电压V_be1。

另一方面，经由电阻器R1，pFET T2的漏电流供应给晶体管Q2的集电极和基极。晶体管Q2的发射极被连接到第二电源电位V_SS。因此，在晶体管Q2的两端产生对应于晶体管Q2的基极-发射极电压的电压Vbe2。

这里，运算放大器OP1比较第一节点N1与第二节点N2，并且将通过放大第一节点N1与第二节点N2之间的差值而产生的参考电流控制信号S1输出至第一控制节点N01。pFET T1与pFET T2（以及下文将要描述的pFET T4与pFET T6）的栅极被连接到第一控制节点N01。因此，维持第二节点N2的电压与第一节点N1的电压相匹配的状态。因为在图1中，第一节点N1的电压是V_be1，所以第二节点N2的电压也被维持在V_be1。

这时，组成第二负载电路12的电阻器R1的两端电压成为以下表达式（1）示出的ΔV_be，并且以下表达式（2）示出的电流I2流过电阻器R1。

（表达式1）

ΔV_be=V_be1-V_be2...（1）

（表达式2）

I₂=ΔV_be/R₁...（2）

图2是用于说明流过电阻器R1的电流的温度特性的示图。因为两个晶体管Q1与晶体管Q2的电压的温度特性几乎被消除，所以作为具有不同电流密度的晶体管Q1与晶体管Q2之间的电压差的ΔV_be具有主要的线性温度特性（primary linear temperature characteristics）。因此，如图2中所示，流过被施加电压ΔV_be的电阻器R1的电流I₂具有主要的线性温度特性。

（校正电路）

接下来，校正电路20包括第三负载电路21、第四负载电路22、第三电流源23、第四电流源24、第五电流源25、作为第二控制器电路的差动放大器26、以及差动电压等效电流产生电路27。

第三负载电路21连接在第三节点N3与第二电源电位V_SS之间。

第四负载电路22连接在第四节点N4与第二电源电位V_SS之间。

第三电流源23连接在第三节点N3与第一电源电位V_DD之间，并且基于校正电流控制信号S2，使电流I3流过第三负载电路21。

第四电流源24连接在第四节点N4与第一电源电位V_DD之间，并且基于参考电流控制信号S1，使电流I4流过第四负载电路22。

第五电流源25连接在第四节点N4与第一电源电位V_DD之间，并且基于校正电流控制信号S2，使电流I₅流过第四负载电路22。

差动放大器26通过放大在第一节点N1与第三节点N3之间的电位差产生校正电流控制信号S2，并且将校正电流控制信号S2输出至第三电流源23与第五电流源25的第二控制节点N02。

差动电压等效电流产生电路27产生与第二节点N2与第四节点N4之间的差动电压对应的电流I6。

在图1中，第三负载电路21由作为第二电阻器的电阻器R3组成。第四负载电路22由作为第三PN结器件的晶体管Q3组成。第三电流源23由pFET T3组成。第四电流源24由pFET T4组成。第五电流源25由pFETT5组成。差动放大器26由运算放大器OP2组成。差动电压等效电流产生电路27由连接第二节点N2与第四节点N4的作为第三电阻器的电阻器R4与连接第一节点N1与第四节点N4的电阻器R5组成。

在如上所述构建的校正电路20中，通过将组成第四电流源24的pFETT4的栅极连接至如上述pFET T1与pFET T2的那样连接至第一控制节点N01，构建第四电流镜电路。通过将pFET T4的晶体管尺寸（沟道长度和沟道宽度）设置为与pFET T1与pFET T2的晶体管尺寸相同，与pFET T1和pFET T2的漏电流相等的漏电流流过pFET T4。

此外，组成第三电流源23的pFET T3与组成第五电流源25的pFETT5连接在一起从而构成栅极相互连接的第三电流镜电路。通过设置pFETT3与pFET T5的晶体管尺寸（沟道长度和沟道宽度）为相同的，在pFETT3与pFET T5中产生相等的漏电流。

这里，运算放大器OP2比较第一节点N1与第三节点N3的电压，并且将通过放大第一节点N1与第三节点N3的之间的电压差产生的校正电流控制信号S2输出至第二控制节点N02。pFET T3与pFET T5的栅极被连接到第二控制节点N02。因此，维持第一节点N1与第三节点N3的电压相匹配的状态。

这时，因为第一节点N1的电压是在图1中的V_be1，所以第三节点N3的电压也成为V_be1,并且以下表达式（3）所示的电流I₃流过电阻器R3。

（表达式3）

I₃=V_be1/R₃...（3）

图3是用于说明流过电阻器R3的电流的温度特性的示意图。如图所示，基于通过流过晶体管Q1的电流产生的基极-发射极电压V_be1而流过电阻器R3的电流I₃示出与晶体管Q1的基极-发射极电压V_be1相同的温度特性。具体地如图3所示，电流I₃具有负温度系数，在该负温度系数中，二次以上非线性分量未被消除。

此外，通过在pFET T3与pFET T5之间形成的第三电流镜电路，如上所述产生的电流I₃被传输至pFET T5的漏电流。此外，通过在pFET T2与pFET T4之间形成的第四电流镜电路，流过pFET T2的电流I₂被传输到pFET T4的漏电流。

因此，在第四节点N4产生通过将电流I₃（电流I₅）与电流I₂（电流I₄）相加而获得的电流I₄₅。因为如上所述电流I₃具有与晶体管Q1的基极-发射极电压V_be1相同的温度特性，并且电流I₂具有与如上所述的相同的主要的线性温度特性，所以如图4所示，电流I₄₅示出了主要的温度特性被消除的平坦的温度特性。

电流I₄₅被供应给晶体管Q3的集电极与基极。晶体管Q3的发射极被连接到第二电源电位V_SS。因此，在晶体管Q3的两端产生于晶体管Q3的基极-发射极电压对应的电压V_be3，并且第四节点N4的电压成为电压V_be3。这时，在第二节点N2与第四节点N4之间产生与电压V_be1与电压V_be3之间的差值对应的电位差。

这里，将从逻辑上描述电压V_be1与电压V_be3的特性。首先，以下表达式（4）是普通的双极晶体管的基极-发射极电压的通式。

（表达式4）

V_be（T）=V_BG–（V_BG-V_BE0）T/T_r–（η-α）kT/q*ln（T/T_r）...（4）

在表达式（4）中，V_BG代表PN结带隙电压（例如，在硅的情况下，1V），V_BE0表示在绝对温度是0（K）时的基极-发射极电压V_be，T_r表示在观察基极-发射极电压V_be本身的温度波动时的参考温度（例如，室温），η表示由半导体加工工艺（材料、杂志量、浓度等）确定的值（通常“4”），并且α表示根据流过双极晶体管的电流级别而变化的一个值（在使具有正温度特性的电流流过双极晶体管的情况下为“1”，以及在使PTAT（与绝对温度成比例的一个术语）电流流过双极晶体管的情况下为“0"）。

由表达式（4）可以看出，通过取PTAT电流在α=1的情况下流动时的V_be（PTAT）与具有平坦温度特性的电流在α=0的情况下流动时的V_be（Flat）之间的差值，由表达式（4）的最后一项所表示的仅有的非线性分量可以如以下表达式（5）所示那样获得。

（表达式5）

V_diff=V_be（PTAT）-V_be（Flat）

=kT/q*ln（T/T_t）...（5）

这里，上述的V_be2对应于以上表达式（5）中的V_be（PTAT），上述V_be3对应于以上表达式（5）中的V_be（Flat）。因此，在第二节点N2与第四节点N4之间产生的仅具有与表达式（5）中的V_diff对应的非线性分量的电压。

因此，通过使经由电阻器R4在第二节点N2与第四节点N4之间流动的电流（在下文中，称作校正电流）经由第二节点N2流过pFET T2，通过将PTAT电流与校正电流相加而获得的以下表达式（6）所示的电流I₂流过pFET T2。应注意，在图1中邻近于电阻器R4的电阻器R5被设置为向第一节点N1提供偏压。

（表达式6）

I₂=ΔV_be/R1+V_T/R4*ln（T/T_r）...（6）

（参考电压输出电路）

接下来，参考电压输出电路30被构造为包括在第五节点N5与第二电源电位V_SS之间连接的第五负载电路31，以及在第五节点N5与第一电源电位V_DD之间连接并且使电流I7流过第五负载电路31的第六电流源32。应注意，为参考电压产生电路100输出参考电压V_BGR的输出端T_out被连接到第五节点N5。

在如上所述构建的参考电压输出电路30中，第五负载电路31由串联连接的可变电阻器R2与晶体管Q4组成。可变电阻器R2相当于第一电路的可变电阻器，并且晶体管Q4相当于第一电路的PN结器件。组成第六电流源32的pFET T6组成第二电流镜电路，在该电流镜电路中，其栅极类似上述pFET T1与pFET T2的那样被连接到第一控制节点N01。通过将pFET T6的晶体管尺寸（沟道长度和沟道宽度）设置为与pFET T1与pFETT2的晶体管尺寸相同，pFET T6的漏电流成为与以上表达式（6）中的流过pFET T2电流I₂相等的电流I₇。

通过引起电流I₇流入参考电压输出电路30，将在第五负载电路31中产生如以下表达式（7）所示的参考电压V_bgr。

（表达式7）

V_bgr=V_be4+（ΔV_be/R1+V_T/R4*ln（T/T_r））R₂...（7）

在以上表达式7中，V_be4表示在晶体管Q4中产生的基极-发射极电压。

因为通过适当地调整可变电阻器R2的电阻值，可唯一地确定如上所述产生的参考电压V_bgr，仅在室温下通过调整电压到所期望的电压，可以消除主要的温度特性。

图5是用于说明该实施方式中微调参考电压Vbgr的示意图。如图所示，当采用相关技术中的常规BGR电压输出电路的情况下（不校正二次温度特性的电路），通过将PTAT电流在可变电阻器中生成的电压与在最后级中的晶体管Q4中生成的基极-发射极电压相加的方式直接产生本实施方式的参考电压V_bgr的输出，使得仅仅通过在室温下监测输出电压来消除主要温度特性而不引起绝对值的偏移的微调成为可能。

因此，当消除二次温度特性（包括二次以上非线性分量）时，与背景技术中描述的非专利文献1中公开的技术相比，有可能抑制微调的成本。此外，二次温度特性（包括二次以上非线性成分）的消除，可以通过比在背景技术中描述的专利文献1所公开的技术更简单的电路结构实现。

（2）变形例1：

应注意，可能采用图6所示的变形例1的结构。图6是示出了根据变形例1的参考电压产生电路200的结构的电路示图。在变形例1中，输出参考电压的部分被改变成在设置有第一电流源13与第二负载电路12的线上的部分。应注意，在关于图6与变形例1的描述中，与根据以上实施方式的参考电压产生电路100的结构相同的结构由相同的符号表示，并且具体描述将被省略。

如图6所示，在参考电压产生电路200中，参考电压产生电路100的参考电压输出电路30被与参考电压产生电路100的可变电阻器R2具有相同功能的可变电阻器R22取代，可变电阻器R22被设置在第二节点N2与第二电流源14之间。输出参考电压V_bgr的输出端T_out被连接到可变电阻器R22与第二电流源14之间。

采用这个结构，通过将上述PTAT电流与由校正电路产生的电流I₆相加获得的电流流过可变电阻器R22。因为如同以上实施方式的相同的电压V_be1在第二节点N2产生，通过将可变电阻器R22两端产生的电压与第二节点N2的电压V_be1相加获得的电压作为参考电压V_bgr从输出端T_out输出。

根据变形例1的参考电压产生电路200，因为可以省略pFET T6和晶体管Q4，所以可以减少电路区域。

（3）变形例2：

此外，为了排除由于电流I₆导致的偏离理想值的影响，缓冲器可能被插入如图7所示的变形例2中。图7是示出了根据变形例2的参考电压产生电路300的结构的电路示意图。应注意，在关于图7以及变形例2的描述中，与根据以上实施方式的参考电压产生电路100的结构相同的结构由相同的符号表示，并且将省略它们的具体描述。

如图7所示，在参考电压产生电路300中，缓冲器228被添加在电阻器R4和R5以及第四节点N4之间。虽然从逻辑上说需要使不受温度影响的电流流过被连接到第四节点N4的构成第四负载电路22的晶体管Q3，但是当插入并且移除电流I₆时，流过晶体管Q3的电流偏离理想的校正电流。因此，通过对差动电压等效电流产生电路27施加缓冲，可以减少校正电流对晶体管Q3的影响，因此，可以期望在精确性方面获得额外的改进。

（4）小结

根据此前描述的实施方式的参考电压产生电路为包括包含串联连接的可变电阻器和PN结器件的参考电压输出电路30，并且使电流I₇流过参考电压输出电路30的可变电阻器R2与晶体管Q4的参考电压产生电路，该电流I₇具有与PN结器件的端间电压（inter-terminal voltage）的温度特性的非线性分量对应的温度特性。在如上所述构建的参考电压产生电路中，通过使电流I₇流过参考电压输出电路30，在参考电压输出电路30的可变电阻器R2中产生与由于PN结器件的二次以上温度特性而产生的电压相反的正电压或者负电压。因此，在参考电压输出电路30中产生已经抑制了由于参考电压输出电路30的晶体管Q4的端间电压的二次以上温度特性导致的电压波动的电压。换言之，有可能以简单电路结构产生已消除的二次温度特性的电压。

本领域中的技术人员应理解，根据设计需求及其他在所附权利要求或者其等同范围内的因素，可出现不同的修改、组合、子组合和变更。

本公开也可能采取以下结构。

（A）一种参考电压产生电路，包括

第一电路，包括串联连接的可变电阻器和PN结器件，

使第一电流流过串联连接的所述可变电阻器和PN结器件，该第一电流具有与所述PN结器件的端间电压的温度特性的非线性分量对应的温度特性。

（B）根据以上（A）的参考电压产生电路，进一步包括：

第二电路，被配置为产生第二电流，该第二电流具有与具有不同电流密度的两个PN结器件的端间电压之间的差动电压相同的温度特性；以及

第三电路，被配置为产生第三电流，该第三电流具有与所述PN结器件的端间电压的温度特性的非线性分量对应的温度特性，

第一电流是通过将第二电流与第三电流相加而获得的电流。

（C）根据以上（B）的参考电压产生电路，

其中，第二电路包括

第一负载电路，其被作为具有不同电流密度的所述两个PN结器件之一的第一PN结器件连接在第一节点与预定的电源电位之间，

第二负载电路，被串联连接的第一电阻和作为所述具有不同电流密度的所述两个PN结器件中另一个的第二PN结器件，连接在第二节点与预定的电源电位之间，

第一电流镜电路，将流过第一节点的电流传递到第二节点，以便该电流流过第二负载电路，以及

第一控制电路，使所述第一节点的电位与所述第二节点的电位相匹配，以及

其中，第二电流是流过第一电阻器的电流。

（D）根据以上（A）或者（B）的参考电压产生电路，

其中，第一电流通过第二电流镜电路被传递到第一电路并且流过串联连接的所述可变电阻器和PN结器件。

（E）根据以上（C）的参考电压产生电路，

其中，第一电路的可变电阻器具有电流，该电流通过第一电流镜电路从第一节点被传递到第二节点，通过将可变电阻器连接到第二节点，使得该电流流过该可变电阻器，以及

其中，共享第一电路的PN结器件和第二PN结器件。

（F）根据以上（B）或者（C）的参考电压产生电路，

其中，第三电路包括：

由连接在第三节点和预定的电源供电电压之间的第二电阻器组成的第三负载电路，

由连接在第四节点与预定的电源供电电压之间的第三PN结器件组成的第四负载电路，

第二控制电路，使连接第四节点和第二节点的第三电阻器的电位与第三节点和第一节点的电位匹配，

第三电流镜电路，将流过第三节点的电流传递至第四节点，以便该电流流过第四负载电路，以及

第四电流镜电路，将流过第二节点的电流传递至第四节点，以便该电流流过第四负载电路，以及

其中，第三电流是流过第三电阻器的电流。

（G）根据以上（F）的参考电压产生电路，

其中，第三电阻器经由缓冲器连接到第四节点。

（H）一种半导体装置，包括

根据以上（A）到（G）的任何一个的参考电压产生电路。

（I）一种电子设备，包括

根据以上（A）到（G）的任何一个的参考电压产生电路。

Claims (9)

1.一种参考电压产生电路，包括：

第一电路，包括串联连接的可变电阻器和PN结器件，

使第一电流流过串联连接的所述可变电阻器和所述PN结器件，该第一电流具有与所述PN结器件的端间电压的温度特性的非线性分量对应的温度特性。

2.根据权利要求1所述的参考电压产生电路，进一步包括：

第二电路，被配置为产生第二电流，所述第二电流具有与具有不同电流密度的两个PN结器件的端间电压之间的差动电压相同的温度特性；以及

第三电路，被配置为产生第三电流，所述第三电流具有与所述PN结器件的端间电压的温度特性的非线性分量对应的温度特性，

所述第一电流是通过将所述第二电流与所述第三电流相加而获得的电流。

3.根据权利要求2所述的参考电压产生电路，

其中，所述第二电路包括：

第一负载电路，通过作为具有不同电流密度的所述两个PN结器件之一的第一PN结器件，连接在第一节点与预定的电源电位之间，

第二负载电路，通过串联连接的第一电阻和作为具有不同电流密度的所述两个PN结器件中另一个的第二PN结器件，连接在第二节点与所述预定的电源电位之间，

第一电流镜电路，将流过所述第一节点的电流传递到所述第二节点，以便所述电流流过所述第二负载电路，以及

第一控制电路，使所述第一节点的电位与所述第二节点的电位相匹配，以及

其中，所述第二电流是流过所述第一电阻器的电流。

4.根据权利要求1所述的参考电压产生电路，

其中，所述第一电流通过第二电流镜电路被传递到所述第一电路并且流过串联连接的所述可变电阻器和所述PN结器件。

5.根据权利要求3所述的参考电压产生电路，

其中，所述第一电路的所述可变电阻器具有电流，所述电流通过所述第一电流镜电路从所述第一节点被传递到所述第二节点，通过将可变电阻器连接到第二节点，使得该电流流过所述可变电阻器，以及

其中，共享所述第二PN结器件和所述第一电路的所述PN结器件。

6.根据权利要求3所述的参考电压产生电路，

其中，所述第三电路包括：

由连接在第三节点和所述预定的电源电位之间的第二电阻器组成的第三负载电路，

由连接在第四节点与所述预定的电源电位之间的第三PN结器件组成的第四负载电路，

第二控制电路，使连接所述第四节点和所述第二节点的第三电阻器的电位与所述第三节点和所述第一节点的电位匹配，

第三电流镜电路，将流过所述第三节点的电流传递至所述第四节点，以便所述电流流过所述第四负载电路，以及

第四电流镜电路，将流过所述第二节点的电流传递至所述第四节点，以便所述电流流过所述第四负载电路，以及

其中，所述第三电流是流过所述第三电阻器的电流。

7.根据权利要求6所述的参考电压产生电路，

其中，所述第三电阻器经由缓冲器连接到所述第四节点。

8.一种半导体装置，包括

根据权利要求1至7中任一项所述的参考电压产生电路。

9.一种电子设备，包括

根据权利要求1至7中任一项所述的参考电压产生电路。

Images