CN105281723B - 驱动电路及半导体装置 - Google Patents

Abstract

本发明提供一种驱动电路，其包括栅极驱动节点；电源节点；输出晶体管，其配置为连接在所述栅极驱动节点和所述电源节点之间，并且所述输出晶体管使电流流入所述栅极驱动节点；输入晶体管，其配置为与所述输出晶体管形成电流镜，并且所述输入晶体管具有比所述输出晶体管更小的尺寸；运算放大器，其配置为基于根据所述栅极驱动节点的电压而接收的作为输入的电压和比所述电源节点的电压低的恒定电压之间的电位差来输出控制电压；恒流源，其配置为产生恒定电流；控制晶体管，其配置为根据所述控制电压，将流入所述输入晶体管的电流控制为小于或等于所述恒定电流。

Description

驱动电路及半导体装置

技术领域

本公开在此一般地涉及驱动电路及半导体装置。

背景技术

常规地，已知一种进行动作以使恒定电流流入IGBT的栅极，以使栅极的电压恒定的电子装置(例如，见专利文件1)。该电子装置具有串联连接在栅极和电源之间的驱动电源电路、恒流源以及开关。

相关技术文件

专利文件

专利文件1日本特开2012-157223号专利公布

当诸如IGBT的晶体管切换时，为了获得在特定限度内的动作速度，在栅极和电源之间需要使得大电流能够流入晶体管的栅极的电路构造(具有大电流容量的晶体管构造)。然而，在此种电子装置中，存在于栅极和电源之间的组件(驱动电源电路、恒流源以及开关)需要被制作的很大以耐受大电流。因而，在栅极和电源之间的电路规模变大。

于是，本发明的至少一个实施例的目的在于提供一种具有简单构造，在栅极和电源之间具有大电流容量，并且能够进行动作以使恒定电流流入栅极从而使栅极的电压恒定的驱动电路及半导体装置。

发明内容

根据本发明的至少一个实施例，驱动电路包括：栅极驱动节点；电源节点；输出晶体管，其配置为连接在所述栅极驱动节点和所述电源节点之间，并且所述输出晶体管使电流流入所述栅极驱动节点；输入晶体管，其配置为与所述输出晶体管形成电流镜，并且所述输入晶体管具有比所述输出晶体管更小的尺寸；运算放大器，其配置为基于根据所述栅极驱动节点的电压而接收的作为输入的电压和比所述电源节点的电压低的恒定电压之间的电位差来输出控制电压；恒流源，其配置为生成恒定电流；以及控制晶体管，其配置为基于所述控制电压而将在所述输入晶体管中流动的电流控制为小于或等于所述恒定电流。

根据本发明的至少一个实施例，由于能够将在所述栅极和所述电源之间有大电流流过的组件最小化，因此可以将在所述栅极和所述电源之间的电路的规模变小。因此，能够用简单的构造使在所述栅极和所述电源之间具有大电流容量，并进行动作使得恒定电流流入栅极，以使所述栅极的电压恒定。

附图说明

图1是示出了驱动电路及半导体装置的实例的构造示图；

图2是示出了驱动电路及半导体装置的动作的实例的时间图；

图3是示出了控制晶体管的动作波形的实例的示图；

图4是示出了驱动电路及半导体装置的实例的构造示图；

图5是示出了驱动电路及半导体装置的动作的实例的时间图；

图6是示出了驱动电路及半导体装置的实例的构造示图；

图7是示出了输出晶体管的电流特性的实例的示图；

图8是示出了驱动电路及半导体装置的动作的实例的时间图；

图9是示出了驱动电路及半导体装置的实例的构造示图；

图10是示出了驱动电路及半导体装置的动作的实例的时间图；

图11是示出了驱动电路及半导体装置的实例的构造示图；

图12是示出了驱动电路及半导体装置的实例的构造示图。

具体实施方式

在下文中，将参照附图描述本发明的实施例。

图1是示出了驱动电路1及半导体装置41的实例的构造示图。半导体装置41是包括驱动电路1及晶体管S1的半导体装置的实例，并且半导体装置41是例如驱动晶体管S1导通或关断的驱动装置。驱动电路1是驱动晶体管S1的栅极G的驱动电路的实例，并且驱动电路1包括连接到晶体管S1的栅极G的栅极驱动节点13。驱动电路1包括栅极驱动节点13、电源节点11、输出晶体管S2、输入晶体管S3、运算放大器AMP1、恒流源21及控制晶体管S4。

栅极驱动节点13是能够与晶体管S1的栅极G连接的节点。电源节点11是能够接收作为输入的电源电压VCC的节点。

输出晶体管S2连接在栅极驱动节点13和电源节点11之间，并且输出晶体管S2是使栅极电流Ig流入栅极驱动节点13的开关元件。输入晶体管S3与输出晶体管S2形成电流镜，并且输入晶体管S3为具有比输出晶体管S2更小的尺寸的开关元件。

运算放大器AMP1基于根据栅极驱动节点13的电压而接收的作为输入的电压和比电源节点11的电压VCC低的恒定电压Vref1之间的电位差△V来输出控制电压Va。在图1中，栅极驱动节点13的电压与根据栅极驱动节点13的电压而接收的作为输入的电压相同，并且也等价于施加至驱动晶体管S1的栅极G的栅极电压Vge。

恒流源21生成恒定电流Iref1。控制晶体管S4是基于控制电压Va而将在输入晶体管S3中流动的电流I3控制为小于或等于恒定电流Iref1的开关元件。

图2是示出了驱动电路1及半导体装置41的动作的实例的时间图。图3是示出了控制晶体管S4的动作波形的实例的示图，其示出了在控制晶体管S4的栅极和源极之间的电压Vgs及在控制晶体管S4的漏极和源极之间流动的电流Id之间的关系。然后，将参照图2至图3描述在图1中示出的驱动电路1及半导体装置41的动作的实例。

在刚将晶体管S1从关断切换至导通之后的导通周期t1-t2期间，驱动电路1进行恒流动作以使恒定栅极电流Ig流入栅极驱动节点13。

例如，在刚将晶体管S1从关断切换至导通后，栅极电压Vge为相对低的电压，并且基于栅极电压Vge的输入至运算放大器AMP1的反向输入端子(-)的电压(与图1中的栅极电压Vge的电压相同)充分小于恒定电压Vref1。因此，由于栅极电压Vge和恒定电压Vref1之间的电位差△V很大，因此从运算放大器AMP1输出的控制电压Va很高。高控制电压Va使控制晶体管S4的栅极和源极之间的电压Vgs高于控制晶体管S4的阈值电压Vth(见图3)，并且由此，控制晶体管S4转变至导通状态。

由于控制晶体管S4被导通而导致的在控制晶体管S4中流动的电流Ids被由恒流源21生成的恒定电流Iref1确定。即，控制晶体管S4基于控制电压Va来控制电流Ids，使其不超过恒定电流Iref1的上限。因此，在导通周期t1-t2期间，电流Ids具有与在控制晶体管S4中流动的恒定电流Iref1相同的电流值。而且，由于在输入晶体管S3的漏极和源极之间流动的电流I3与在控制晶体管S4的漏极和源极之间流动的电流Ids相同，因此在导通周期t1-t2期间，与控制晶体管S4中的电流相同的电流(即，恒定电流Iref1)在输入晶体管S3的漏极和源极之间流动。

输入晶体管S3和输出晶体管S2形成电流镜，并且输入晶体管S3的尺寸小于输出晶体管S2的尺寸。通过晶体管的沟道宽度W和晶体管的沟道长度L之比(W/L)来确定晶体管的尺寸。因此，如果输入晶体管S3的尺寸等于输出晶体管S2的尺寸的1/n(其中n是正实数)，则从输出晶体管S2输出的栅极电流Ig具有n倍于恒定电流Iref1的恒定电流值，并且其将被提供至晶体管S1的栅极G。即，输出晶体管S2用该恒定栅极电流Ig(＝n×Iref1)来对晶体管S1的栅极G进行充电。

当晶体管S1的栅极G通过恒定栅极电流Ig开始进行充电时，栅极电压Vge上升。由于将栅极电压Vge施加为输入至运算放大器AMP1的反向输入端子(-)的反馈，因此当栅极电压Vge上升时，施加为输入至反向输入端子(-)的电压接近恒定电压Vref1。

当施加为输入至反向输入端子(-)的电压已经上升至将要与恒定电压△Vref1实际相同(已经上升从而使得电位差△V实际变为0)时，控制电压Va从在恒定电流动作中取得的电压值开始降低。由于控制电压Va的降低也降低在控制晶体管S4的栅极和源极之间的电压Vgs，因此在处于导通状态的控制晶体管S4中流动的电流Ids降低至小于恒定电流Iref1(见图3)。当电流Ids降低时，电流I3及栅极电流Ig也降低。即，输出晶体管S2将栅极电流Ig提供至晶体管S1的栅极，由此，输入至运算放大器AMP1的反向输入端子(-)的电压不超过恒定电压Vref1(图1中的栅极电压Vge)。

当由于栅极电流Ig的减少而导致栅极电压Vge将要减少时，运算放大器AMP1调整控制电压Va，使得恒定电压Vref1与输入至反向输入端子(-)的电压相同。即，在图2中的时间t2之后，当栅极电流Ig开始降低时，运算放大器AMP1进行工作以使得栅极电压Vge与恒定电压Vref1相同。

以此种方法，根据驱动电路1或半导体装置41，在电源节点11和栅极驱动节点13之间的电路构造仅包括使得n倍于恒定电流Iref1的栅极电流Ig流动的输出晶体管S2。而且能够在恒定栅极电流Ig(＝n×Iref1)已经流入晶体管S1的栅极G之后使栅极电压Vge与恒定电压Vref1相同。即，根据驱动电路1或半导体装置41，在输出电源电压VCC的电源和晶体管S1的栅极G之间具有大电流容量的简单构造能够在完成使恒定电流流入栅极G的动作后使栅极G的电压恒定。

通过在完成使恒定电流流入栅极G的动作后使栅极G的电压恒定，例如，即使强制关断已经被导通的晶体管S1，也能够抑制在晶体管S1处生成的浪涌电压的上升及损耗的增加。

然后，将详细描述图1中的构造。

半导体装置41是例如包括通过驱动晶体管S1导通或关断来驱动与晶体管S1的集电极C或发射极E连接的感性负载(例如，电感或电机)的单元的半导体电路。

使用一个或多个半导体装置41的装置可以包括例如通过驱动晶体管S1导通或关断而变换输入和输出之间的电力的电力变换装置。该电力变换装置的具体实例可以包括使DC电力升压或降压的转换器，用于DC电力和AC电力之间的电能转换的逆变器等。

晶体管S1是例如具有栅极G、集电极C及发射极E的IGBT(绝缘栅双极型晶体管)。栅极G是与驱动电路1的栅极驱动节点13连接的控制端子。集电极C是与二极管D1的阴极连接的第一主端子。发射极E是与二极管D1的阳极连接的第二主端子。

驱动电路1是例如IC(集成电路)芯片。驱动电路1和晶体管S1可以被形成于相同的基板或不同的基板上。

驱动电路1按照驱动信号导通或关断晶体管S1。驱动信号是导通或关断晶体管S1的指令信号，其是由诸如在驱动电路1或半导体装置41的上层的微型计算机的外部装置提供的信号(例如，脉宽调制信号)。

驱动电路1可以包括开关S5以关断晶体管S2。开关S5是通过使控制晶体管S4的控制电极的电压低于或等于控制晶体管S4的阈值电压Vth来关断控制晶体管S4的开关元件。通过使控制晶体管S4关断，电流Ids不在控制晶体管S4中流动，其也使输入晶体管S3和输出晶体管S2关断。通过使输出晶体管S2关断，栅极电流Ig和电源电压VCC不输出至晶体管S1的栅极G，并且由此，晶体管S1能够被关断(见图2中的关断周期t0-t1及图3)。

例如，开关S5是当输入了使晶体管S1导通的驱动信号指令时关断，并且当输入了关断晶体管S1的驱动信号指令时导通的晶体管。通过以此种方法使开关S5导通和关断，开关S5、输入晶体管S3、输出晶体管S2及晶体管S1能够通过共用驱动信号而被同步导通或关断。

例如，开关S5被置于控制晶体管S4的控制电极和接地节点12之间，并且通过将控制晶体管S4的控制电极与接地节点12连接来关断控制晶体管S4。

应该注意，驱动电路1可以包括栅极关断电路，其按照驱动信号指令使晶体管S1的栅极电压Vge低于或等于晶体管S1的阈值电压，以关断晶体管S1。

栅极驱动节点13是与例如晶体管S1的栅极G连接的栅极驱动端子。电源节点11是与例如输出电源电压VCC的电源连接的电源端子。接地节点12是与例如接地电位连接的接地端子。

例如，输出晶体管S2是P沟道MOSFET(金属氧化物半导体场效应晶体管)。输出晶体管S2包括例如与输入晶体管S3的栅极连接的栅极，与栅极驱动节点13以及运算放大器AMP1的反向输入端子(-)连接的漏极，以及与电源节点11连接的源极。

例如，输入晶体管S3是具有与输出晶体管S2相同结构的P沟道MOSFET，并且具有与输出晶体管S2的特性相似的特性(关于栅极输入的输出特性)。输入晶体管S3包括例如与输入晶体管S3的漏极连接的栅极，与控制晶体管S4的漏极连接的漏极，以及与电源节点11连接的源极。

例如，控制晶体管S4是与输入晶体管S3串联连接的N沟道MOSFET，并且包括接收作为输入的控制电压Va的栅极(控制电极)，与输入晶体管S3的漏极和栅极连接的漏极，以及与恒流源21的上游节点连接的源极。恒流源21与控制晶体管S4串联连接，并且经由控制晶体管S4与输入晶体管S3串联连接。恒流源21被置于控制晶体管S4和接地节点12之间，并且恒流源21包括与控制晶体管S4的源极连接的上游节点及与接地节点12连接的下游节点。

运算放大器AMP1是基于差分输入电压(即，反向输入端子(-)和非反向输入端子(+)之间的电位差)来将控制电压Va输出至控制晶体管S4的控制电极的差分放大器。运算放大器AMP1包括与栅极驱动节点13连接的反向输入端子(-)以及与恒压源31连接的非反向输入端子(+)。恒压源31生成恒定电压Vref1。

图4是示出了驱动电路2和半导体装置42的实例的构造示图。将忽略在前述实施例中的大体相同的结构和效果的描述。在图1中的恒定电压动作期间，栅极电压Vge和恒定电压Vref1取相同的电压值，但是在本实施例中，它们可能不取相同的电压值。在图4中，将通过电阻对栅极驱动节点13的电压进行分压(图中的栅极电压Vge)而获得的电压输入至运算放大器AMP1中。

例如，驱动电路2具有插入在栅极驱动节点13和接地节点12之间的串联连接的多个电阻。在电阻R1和电阻R2之间的连接点与运算放大器AMP1的反向输入端子(-)连接。

图5是示出了驱动电路2及半导体装置42的动作的实例的时间图。与图1相同，开关S5在晶体管S1的关断周期t0-t1导通，以关断输出晶体管S2。还与图1相同的是，在晶体管S1刚从关断切换至导通之后的导通周期t1-t2期间，驱动电路2进行动作以使恒定栅极电流Ig(＝n×Iref1)流动。

在时间t2后，当晶体管S1的导通状态变得稳定时，输出晶体管S2将栅极电流Ig提供至晶体管S1的栅极G，由此，输入至运算放大器AMP1的反向输入端子(-)的电压不超过恒定电压(图4中的Vge×R2/(R1+R2))。在此时，栅极电流Ig的电流值是恒定的(Ig＝Vref1/R2)。

当由于栅极电流Ig的降低而导致栅极电压Vge将被降低时，运算放大器AMP1调整控制电压Va，使得恒定电压Vref1与输入至反向输入端子(-)的电压相同。即，在图2中的时间t2之后，当栅极电流Ig开始降低时，运算放大器AMP1进行动作使得栅极电压Vge与恒定电压(Vref1×(R1+R2)/R2)相同。应该注意，栅极电压Vge在恒定电压动作期间为“Vge＝Vref1×(R1+R2)/R2＜VCC”。

如上文所述，驱动电路2或半导体装置42具有将由电阻对栅极驱动节点13的电压进行分压而获得的电压输入至运算放大器AMP1中的构造。因此，通过调整电阻R1或电阻R2的电阻值，栅极电压Vge在恒定电压动作期间能够被调整至与恒定电压Vref1不同的任意电压值。

图6是示出了驱动电路3及半导体装置43的实例的构造示图。将忽略在前述实施例中的大体相同的结构和效果的描述。能够减小恒定电流Iref1的控制晶体管S4可以是P沟道MOSFET或PNP型双极型晶体管。在此情况下，运算放大器AMP1包括与栅极驱动节点13连接的非反向输入端子(+)及与恒压源31连接的反向输入端子(-)。

在晶体管S1刚从关断切换至导通之后，栅极电压Vge是相对低的电压，并且基于栅极电压Vge而输入至运算放大器AMP1的非反向输入端子(+)的电压(与图6中的栅极电压Vge的电压相同)充分小于恒定电压Vref1。因此，由于栅极电压Vge和恒定电压Vref1之间的电位差△V很大，因此从运算放大器AMP1输出的控制电压Va很低。低控制电压Va使控制晶体管S4的栅极和源极之间的电压Vgs高于控制晶体管S4的阈值电压Vth，并且由此，控制晶体管S4转变至导通状态。

当晶体管S1的栅极G通过恒定栅极电流Ig开始进行充电时，栅极电压Vge上升。由于将栅极电压Vge施加为输入至运算放大器AMP1的非反向输入端子(+)的反馈，因此当栅极电压Vge上升时，施加为输入至非反向输入端子(+)的电压接近恒定电压Vref1。

当施加为输入至非反向输入端子(+)的电压已经上升至将要与恒定电压△Vref1实际相同(已经上升从而使得电位差△V实际变为0)时，控制电压Va从在恒定电流动作中的电压开始上升。由于控制电压Va的上升也降低在控制晶体管S4的栅极和源极之间的电压Vgs，因此在处于导通状态的控制晶体管S4中流动的电流Ids降低至小于恒定电流Iref1(见图7)。当电流Ids降低时，电流I3及栅极电流Ig也降低。即，输出晶体管S2将栅极电流Ig提供至晶体管S1的栅极G，由此，输入至运算放大器AMP1的非反向输入端子(+)的电压不超过恒定电压Vref1(图6中的栅极电压Vge)。

当由于栅极电流Ig的减少而导致栅极电压Vge将要减少时，运算放大器AMP1调整控制电压Va，使得恒定电压Vref1与输入至非反向输入端子(+)的电压相同。即，在图2中的时间t2之后，当栅极电流Ig开始降低时，运算放大器AMP1进行动作使得栅极电压Vge与恒定电压Vref1相同。

图7是示出了输出晶体管的电流特性的实例的示图。在晶体管S1刚导通之后，输出晶体管S2的漏极和源极之间的电压Vds与电源电压VCC实际相同。当晶体管S1的栅极G通过栅极电流Ig进行充电时，栅极电压Vge上升，并且由此，输出晶体管S2的漏极和源极之间的电压Vds降低(Vds＝VCC-Vge)。即，当晶体管S1的栅极电压Vge通过栅极电流Ig越上升时，输出晶体管S2的漏极和源极之间的电压Vds越降低，并且由此，从输出晶体管S2输出的电流Ids略微降低(图7)。从输出晶体管S2输出的电流Ids的略微降低使栅极电流Ig略微降低(见图8中的导通周期t1-t2)。

于是，为了在恒定电流动作期间提高恒定栅极电流Ig的精度(即，防止恒定栅极电流Ig略微降低)，图9中的驱动电路4包括反馈电路，以使从输出晶体管S2输出的栅极电流Ig恒定。

图9是示出了驱动电路4及半导体装置44的实例的构造示图。将忽略在前述实施例中的大体相同的结构和效果的描述。恒流源21包括调整晶体管S6、电压生成电路51及电流生成电路52。

调整晶体管S6是与输入晶体管S3形成电流镜的开关元件。例如，调整晶体管S6是具有与输出晶体管S2相同结构的P沟道MOSFET，并且具有与输出晶体管S2的特性相似的特性(关于栅极输入的输出特性)。而且，例如，调整晶体管S6的尺寸与输入晶体管S3的尺寸相同。

电压生成电路51是生成与在调整晶体管S6的漏极D(输出电极)的栅极驱动节点13的电压相同的电压的单元的实例。例如，电压生成电路51是包括第一晶体管S7、恒流电路22及第二晶体管S8的电平移位电路。

例如，第一晶体管S7是N沟道MOSFET，并且第一晶体管S7包括与栅极驱动节点13连接的栅极，与电源节点11连接的漏极及与恒流电路22的上游节点连接的源极。恒流电路22是使恒定电流Iref2在第一晶体管S7的漏极和源极之间流动的恒流源。例如，第二晶体管S8是P沟道MOSFET，并且第二晶体管S8包括与第一晶体管S7的源极和恒流电路22之间的连接点连接的栅极，与调整晶体管S6的漏极D连接的源极及与电流生成电路52的输入点连接的漏极。电流生成电路52的输入点是图中电阻R3和运算放大器AMP2的非反向输入端子(+)之间的连接点。

电流生成电路52是生成恒定电流Iref1以使在调整晶体管S6的漏极D中流动的输出电流(漏极电流I6)取预定的恒定电流值的单元的实例。电流生成电路52包括例如运算放大器AMP2、电阻R3及恒压源32。

运算放大器AMP2是基于根据漏极电流I6输入的电压V3和小于电源节点11的电源电压VCC的恒定基准电压Vref2之间的电位差来生成恒定电流Iref1的差分放大器。电压V3是当漏极电流I6经由第二晶体管S8流入电阻R3时，在电阻R3的两端生成的电压。电阻R3例如连接在第二晶体管S8的漏极和接地节点12之间。由恒压源32生成基准电压Vref2。

运算放大器AMP2包括与电阻R3和运算放大器AMP2的非反向输入端子(+)之间的连接点连接的非反向输入端子(+)，以及与恒压源32连接的反向输入端子(-)。因此，运算放大器AMP2能够输出恒定电流Iref1(＝Vref2/R3)。

第一晶体管S7的栅极与栅极驱动节点13连接。因此，第一晶体管S7的源极电压取通过从晶体管S1的栅极电压Vge中减去在第一晶体管S7的栅极和源极之间的电压Vgs而获得的电压值。另一方面，第二晶体管S8的源极电压取通过将第一晶体管S7的源极电压与在第二晶体管S8的栅极和源极之间的电压Vgs相加而获得的电压值。由于第一晶体管S7和第二晶体管S8的各自的栅极-源极电压Vgs(即，阈值电压)彼此相同，因此调整晶体管S6的漏极D的漏极电压Vd变得与晶体管S1的栅极电压Vge相同。换句话说，能够使在输出晶体管S2的漏极和源极之间的电压Vds与在调整晶体管S6的漏极和源极之间的电压Vds相同。

因此，对于基于Vds的在输出晶体管S2的漏极和源极之间流动的电流Ids，Vds的相关性被复制到调整晶体管S6。即，基于电压Vds的从输出晶体管S2输出的栅极电流Ig的特性及基于电压Vds的从调整晶体管S6输出的漏极电流I6的特性能够是相似的。

因此，当栅极电流Ig略微降低时，漏极电流I6的略微降低使电压V3略微降低。然而，为了使电压V3与恒定基准电压Vref2相同，运算放大器AMP2经由控制晶体管S4而引入在输入晶体管S3中流动的电流I3的增量，其补偿从输出晶体管S2输出的栅极电流Ig的略微降低。即，栅极电流Ig精确地保持恒定。

图10是示出了驱动电路4及半导体装置44的动作的实例的时间图。由于调整晶体管S6的漏极电压Vd与晶体管S1的栅极电压Vge相同，因此在当晶体管S1的栅极G被栅极电流Ig改变时的周期期间，调整晶体管S6的漏极电压Vd也上升。因此，能够使同样基于电压Vds的输出晶体管S2和调整晶体管S6的输出电流的特性相似。由于运算放大器AMP2执行恒流控制以使调整晶体管S6的输出电流恒定，因此，输出晶体管S2能够输出恒定栅极电流Ig而不依赖于输出晶体管S2的漏极和源极之间的电压Vds。

图11是示出了驱动电路5及半导体装置45的实例的构造示图。将忽略在前述实施例中的大体相同的结构和效果的描述。恒流源21包括调整晶体管S6、电压生成电路53及电流生成电路52。图11与图9的区别在于电压生成电路的构造。

电压生成电路53是生成与在调整晶体管S6的漏极D(输出电极)处的栅极驱动节点13的电压相同的电压的单元的实例。例如，电压生成电路53是包括运算放大器AMP3和晶体管S9的电压反馈电路。

运算放大器AMP3是基于根据晶体管S1的栅极电压Vge和调整晶体管S6的漏极电压Vd之间的电位差来输出输出电压V6的差分放大器。运算放大器AMP3包括与栅极驱动节点13连接的非反向输入端子(+)，与调整晶体管S6的漏极D连接的反向输入端子(-)及与晶体管9的控制电极连接的输出端子。

例如，晶体管S9是P沟道MOSFET，并且晶体管S9包括接收(控制电极)的输出电压V6作为输入的栅极，与调整晶体管S6的漏极D连接的源极及与电流生成电路52的输入点连接的漏极。

图11中的驱动电路5或半导体装置45恒定电流动作和恒定电压动作与图9中的相同。因此，能够防止在恒定电流动作期间输出的栅极电流Ig略微降低。

图12是示出了驱动电路6及半导体装置46的实例的构造示图。将忽略在前述实施例中的大体相同的结构和效果的描述。

驱动电路6包括关断输出晶体管S2的开关S5。开关S5是通过分别使输入晶体管S3和输出晶体管S2的栅极(控制电极)的电压低于或等于输入晶体管S3和输出晶体管S2的阈值电压Vth来关断输入晶体管S3和输出晶体管S2的开关元件。通过使输入晶体管S3和输出晶体管S2关断，栅极电流Ig和电源电压VCC不输出至晶体管S1的栅极G，并且由此，晶体管S1能够被关断(见图2中的关断周期t0-t1及图3)。

例如，开关S5被置于输入晶体管S3和输出晶体管S2的控制电极与电源节点11之间，并且通过将输入晶体管S3和输出晶体管S2的控制电极与电源节点11连接来关断输入晶体管S3和输出晶体管S2。

虽然上文参照实施例描述了驱动电路及半导体装置，但本发明不限于上述实施例。能够在本发明范围内通过将部分或全部实施例与其他实施例进行组合和/或替换而进行各种修改和改进。

例如，半导体装置可以是具有由集成电路形成的构造的半导体装置，或是具有由分离的组件形成的构造的半导体装置。

而且，晶体管S1可以是除IGBT以外的开关元件，例如，N沟道或P沟道MOSFET，或NPN型或PNP型双极型晶体管。在MOSFET的情况下，可以将词语改为将“集电极”读作漏极、将“发射极”读作“源极”，并且在双极型晶体管的情况下，将“栅极”读作“基极”。

而且，输出晶体管S2或输入晶体管S3可以是除P沟道MOSFET以外的开关元件，例如，PNP型双极型晶体管。控制晶体管S4可以是除N沟道MOSFET以外的开关元件，例如，NPN型双极型晶体管。

而且，例如，将通过电阻对栅极驱动节点13的电压进行分压而获得的电压输入至运算放大器AMP1中的构造可以不限于图4中的驱动电路，而是可以包括在诸如图6、图9和图11中的其他驱动电路中。

本申请基于2014年6月6日提交的序列号为2014-117325的日本在先专利申请，该申请的全部内容以参见的方式合并于此。

Claims (29)

1.一种驱动电路，包括：

栅极驱动节点；

电源节点；

输出晶体管，其配置为连接在所述栅极驱动节点和所述电源节点之间，并且所述输出晶体管使电流流入所述栅极驱动节点；

输入晶体管，其配置为与所述输出晶体管形成电流镜，并且所述输入晶体管具有比所述输出晶体管更小的尺寸；

运算放大器，其配置为基于根据所述栅极驱动节点的电压而接收的作为输入的电压和比所述电源节点的电压低的恒定电压之间的电位差来输出控制电压；

控制晶体管，其配置为包括将所述运算放大器的输出作为输入而接收的控制电极，并且所述控制晶体管与所述输入晶体管串联连接；以及

恒流源，其配置为与所述控制晶体管串联连接，

其中所述恒流源包括：

调节晶体管，其配置为与所述输入晶体管形成电流镜，

电压生成电路，其配置为在所述调节晶体管的输出电极处生成与所述栅极驱动节点的电压相等的电压，以及

电流生成电路，其配置为生成恒定电流，以使得在所述输出电极中流动的输出电流恒定。

2.一种驱动电路，包括：

栅极驱动节点；

电源节点；

输出晶体管，其配置为连接在所述栅极驱动节点和所述电源节点之间，并且所述输出晶体管使电流流入所述栅极驱动节点；

输入晶体管，其配置为与所述输出晶体管形成电流镜，并且所述输入晶体管具有比所述输出晶体管更小的尺寸；

运算放大器，其配置为基于根据所述栅极驱动节点的电压而接收的作为输入的电压和比所述电源节点的电压低的恒定电压之间的电位差来输出控制电压；

恒流源，其配置为生成恒定电流；以及

控制晶体管，其配置为基于所述控制电压而将在所述输入晶体管中流动的电流控制为小于或等于所述恒定电流，

其中所述恒流源包括：

调节晶体管，其配置为与所述输入晶体管形成电流镜，

电压生成电路，其配置为在所述调节晶体管的输出电极处生成与所述栅极驱动节点的电压相等的电压，以及

电流生成电路，其配置为生成所述恒定电流，以使得在所述输出电极中流动的输出电流恒定。

3.根据权利要求1或2所述的驱动电路，其中所述恒流源经由所述控制晶体管而与所述输入晶体管串联连接。

4.根据权利要求1或2所述的驱动电路，其中所述电流生成电路包括运算放大器，其配置为基于根据所述输出电流而接收的作为输入的电压和比所述电源节点的所述电压低的恒定基准电压之间的电位差来产生所述恒定电流。

5.根据权利要求1或2所述的驱动电路，其中所述电压生成电路包括：

第一晶体管，其配置为具有与所述栅极驱动节点连接的栅极，

恒定电流电路，其配置为使恒定电流在所述第一晶体管的漏极和源极之间流动，以及

第二晶体管，其配置为具有与所述第一晶体管的所述源极连接的栅极，以及与所述输出电极连接的源极。

6.根据权利要求4所述的驱动电路，其中所述电压生成电路包括：

第一晶体管，其配置为具有与所述栅极驱动节点连接的栅极，

恒定电流电路，其配置为使恒定电流在所述第一晶体管的漏极和源极之间流动，以及

第二晶体管，其配置为具有与所述第一晶体管的所述源极连接的栅极，以及与所述输出电极连接的源极。

7.根据权利要求1或2所述的驱动电路，其中所述电压生成电路包括：

运算放大器，其配置为基于所述栅极驱动节点的所述电压和所述输出电极的所述电压之间的电位差来输出输出电压，以及

晶体管，其配置为具有接收所述输出电压作为输入的栅极和与所述输出电极连接的源极。

8.根据权利要求4所述的驱动电路，其中所述电压生成电路包括：

运算放大器，其配置为基于所述栅极驱动节点的所述电压和所述输出电极的所述电压之间的电位差来输出输出电压，以及

晶体管，其配置为具有接收所述输出电压作为输入的栅极和与所述输出电极连接的源极。

9.根据权利要求1或2所述的驱动电路，其中通过用电阻对所述栅极驱动节点的所述电压进行分压而获得的电压被输入至所述运算放大器。

10.根据权利要求3所述的驱动电路，其中通过用电阻对所述栅极驱动节点的所述电压进行分压而获得的电压被输入至所述运算放大器。

11.根据权利要求1或2所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

12.根据权利要求3所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

13.根据权利要求4所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

14.根据权利要求5所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

15.根据权利要求6所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

16.根据权利要求7所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

17.根据权利要求8所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

18.根据权利要求9所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

19.根据权利要求10所述的驱动电路，进一步包括：

开关，其配置为关闭所述输出晶体管。

20.根据权利要求11所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

21.根据权利要求12所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

22.根据权利要求13所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

23.根据权利要求14所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

24.根据权利要求15所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

25.根据权利要求16所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

26.根据权利要求17所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

27.根据权利要求18所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

28.根据权利要求19所述的驱动电路，其中所述开关通过关闭所述控制晶体管来关闭所述输出晶体管。

29.一种半导体装置，包括：

根据权利要求1至28中任一项所述的驱动电路；以及

开关元件，其配置为包括与所述栅极驱动节点连接的栅极。