JP2001320263A - 電圧供給回路 - Google Patents
電圧供給回路Info
- Publication number
- JP2001320263A JP2001320263A JP2000138565A JP2000138565A JP2001320263A JP 2001320263 A JP2001320263 A JP 2001320263A JP 2000138565 A JP2000138565 A JP 2000138565A JP 2000138565 A JP2000138565 A JP 2000138565A JP 2001320263 A JP2001320263 A JP 2001320263A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- constant current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 速やかに応答し消費電力が抑えられた電圧供
給回路を提供すること。 【解決手段】 入力２２がオン状態になると、駆動電流
供給部２０から供給される駆動電流と定電流供給部５０
からＰＮＰトランジスタＱ８に供給される定電流とによ
りＰＮＰトランジスタＱ９がオン状態となるので、駆動
用ｎチャネルトランジスタＱ１１のゲート電圧は速やか
に上昇する。その結果、駆動用ｎチャネルトランジスタ
Ｑ１１は速やかにオン状態となり、負荷７０を通電させ
る。また、ゲート電圧値が参照電圧Ｖｒｅｆを超えると
電流遮断部６０によって駆動電流の供給が遮断されＰＮ
ＰトランジスタＱ８に供給される定電流によりゲート電
圧値は保持される。ＰＮＰトランジスタＱ８に供給され
る定電流を駆動電流より小さく設定することで、消費電
力を下げることができる。
給回路を提供すること。 【解決手段】 入力２２がオン状態になると、駆動電流
供給部２０から供給される駆動電流と定電流供給部５０
からＰＮＰトランジスタＱ８に供給される定電流とによ
りＰＮＰトランジスタＱ９がオン状態となるので、駆動
用ｎチャネルトランジスタＱ１１のゲート電圧は速やか
に上昇する。その結果、駆動用ｎチャネルトランジスタ
Ｑ１１は速やかにオン状態となり、負荷７０を通電させ
る。また、ゲート電圧値が参照電圧Ｖｒｅｆを超えると
電流遮断部６０によって駆動電流の供給が遮断されＰＮ
ＰトランジスタＱ８に供給される定電流によりゲート電
圧値は保持される。ＰＮＰトランジスタＱ８に供給され
る定電流を駆動電流より小さく設定することで、消費電
力を下げることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧供給回路に関
し、詳しくは、電圧源とゲート型半導体素子のゲートと
の間に設けられた第一のトランジスタの電流を制御する
ことにより、電圧源からゲートへの電圧の供給を制御す
る電圧供給回路に関する。
し、詳しくは、電圧源とゲート型半導体素子のゲートと
の間に設けられた第一のトランジスタの電流を制御する
ことにより、電圧源からゲートへの電圧の供給を制御す
る電圧供給回路に関する。
【０００２】
【従来の技術】従来、この種の電圧供給回路としては、
昇圧された昇圧電圧源と駆動用トランジスタとの間に設
けられたＰＮＰトランジスタのベース電流を制御するこ
とにより、昇圧電圧を駆動用トランジスタのゲートへ供
給するものが提案されている。このＰＮＰトランジスタ
のベースは、抵抗を介して電圧源と接続されたＮＰＮト
ランジスタのコレクタと接続されており、このＮＰＮト
ランジスタはＰＮＰトランジスタのベース電流を制御す
る。つまり、ＮＰＮトランジスタがオン状態のときに
は、ＰＮＰトランジスタへベース電流が注入されてＰＮ
Ｐトランジスタはオン状態となり、駆動用トランジスタ
のゲート電圧が上昇する。その結果、駆動用トランジス
タはオン状態となる。
昇圧された昇圧電圧源と駆動用トランジスタとの間に設
けられたＰＮＰトランジスタのベース電流を制御するこ
とにより、昇圧電圧を駆動用トランジスタのゲートへ供
給するものが提案されている。このＰＮＰトランジスタ
のベースは、抵抗を介して電圧源と接続されたＮＰＮト
ランジスタのコレクタと接続されており、このＮＰＮト
ランジスタはＰＮＰトランジスタのベース電流を制御す
る。つまり、ＮＰＮトランジスタがオン状態のときに
は、ＰＮＰトランジスタへベース電流が注入されてＰＮ
Ｐトランジスタはオン状態となり、駆動用トランジスタ
のゲート電圧が上昇する。その結果、駆動用トランジス
タはオン状態となる。
【０００３】
【発明が解決しようとする課題】しかしながら、こうし
た電圧供給回路では、駆動用トランジスタのオン状態を
維持するため、即ち、駆動用トランジスタのゲート電圧
を高く保つためには、ＰＮＰトランジスタのベース電流
を流し続ける必要があり、電圧供給回路の消費電力が多
くなってしまう。
た電圧供給回路では、駆動用トランジスタのオン状態を
維持するため、即ち、駆動用トランジスタのゲート電圧
を高く保つためには、ＰＮＰトランジスタのベース電流
を流し続ける必要があり、電圧供給回路の消費電力が多
くなってしまう。
【０００４】本発明の電圧供給回路は、駆動用トランジ
スタのオン状態を維持する際の消費電力を抑えることを
目的の一つとする。
スタのオン状態を維持する際の消費電力を抑えることを
目的の一つとする。
【０００５】
【課題を解決するための手段およびその作用・効果】本
発明の電圧供給回路は、上述の目的の少なくとも一部を
達成するために以下の手段を採った。
発明の電圧供給回路は、上述の目的の少なくとも一部を
達成するために以下の手段を採った。
【０００６】本発明の電圧供給回路は、電圧源とゲート
型半導体素子のゲートとの間に設けられた第一のトラン
ジスタの駆動電流を制御することにより、前記電圧源か
ら前記ゲートへの電圧の供給を制御する電圧供給回路で
あって、入力がオンとなったときに前記第一のトランジ
スタへ駆動電流を供給する駆動電流供給部と、前記第一
のトランジスタとカレントミラーを構成する第二のトラ
ンジスタを有し、該第二のトランジスタのオンオフに伴
い前記第一のトランジスタをオンオフする電圧供給部
と、入力がオン状態のとき前記第二のトランジスタへ定
電流を供給して該第二のトランジスタをオン状態とし、
入力がオフ状態のとき前記第二のトランジスタへの定電
流の供給を遮断して該第二のトランジスタをオフ状態と
する定電流供給部と、前記ゲートの電圧値が所定値を超
えるとき前記駆動電流供給部による駆動電流の供給を遮
断する電流遮断部と、を備えることを要旨とする。
型半導体素子のゲートとの間に設けられた第一のトラン
ジスタの駆動電流を制御することにより、前記電圧源か
ら前記ゲートへの電圧の供給を制御する電圧供給回路で
あって、入力がオンとなったときに前記第一のトランジ
スタへ駆動電流を供給する駆動電流供給部と、前記第一
のトランジスタとカレントミラーを構成する第二のトラ
ンジスタを有し、該第二のトランジスタのオンオフに伴
い前記第一のトランジスタをオンオフする電圧供給部
と、入力がオン状態のとき前記第二のトランジスタへ定
電流を供給して該第二のトランジスタをオン状態とし、
入力がオフ状態のとき前記第二のトランジスタへの定電
流の供給を遮断して該第二のトランジスタをオフ状態と
する定電流供給部と、前記ゲートの電圧値が所定値を超
えるとき前記駆動電流供給部による駆動電流の供給を遮
断する電流遮断部と、を備えることを要旨とする。
【０００７】本発明の電圧供給回路では、入力がオンに
なったとき、駆動電流供給部から供給される駆動電流に
より第一のトランジスタがオンとなり、ゲート型半導体
素子のゲート電圧はその電位が速やかに上昇する。その
結果、ゲート型半導体素子は速やかにオン状態となる。
一方、ゲート電圧値が所定値を超えると、電流遮断部に
よって駆動電流の供給は遮断されるが、定電流供給部か
ら第二のトランジスタへ供給される定電流により第二の
トランジスタはオン状態を維持する。その結果、第一の
トランジスタはオン状態を維持し、ゲート型半導体素子
はオン状態を維持する。このとき、第二のトランジスタ
に供給される定電流を駆動電流より小さく設定すること
により消費電力を下げることができる。
なったとき、駆動電流供給部から供給される駆動電流に
より第一のトランジスタがオンとなり、ゲート型半導体
素子のゲート電圧はその電位が速やかに上昇する。その
結果、ゲート型半導体素子は速やかにオン状態となる。
一方、ゲート電圧値が所定値を超えると、電流遮断部に
よって駆動電流の供給は遮断されるが、定電流供給部か
ら第二のトランジスタへ供給される定電流により第二の
トランジスタはオン状態を維持する。その結果、第一の
トランジスタはオン状態を維持し、ゲート型半導体素子
はオン状態を維持する。このとき、第二のトランジスタ
に供給される定電流を駆動電流より小さく設定すること
により消費電力を下げることができる。
【０００８】こうした本発明の電圧供給回路において、
前記定電流供給部は、定電流源と、入力のオンオフに伴
いオンオフされ、入力がオン状態のとき前記定電流源か
ら定電流を供給される第三のトランジスタと、該第三の
トランジスタとカレントミラーを構成し、前記第二のト
ランジスタに前記定電流に基づく電流を供給する第四の
トランジスタと、を有するものとすることもできる。第
二のトランジスタへ供給される定電流は、定電流源、第
四のトランジスタ及び第三のトランジスタで適宜設定す
ることができるので、駆動電流に対して最適な定電流値
を任意に定めることができる。
前記定電流供給部は、定電流源と、入力のオンオフに伴
いオンオフされ、入力がオン状態のとき前記定電流源か
ら定電流を供給される第三のトランジスタと、該第三の
トランジスタとカレントミラーを構成し、前記第二のト
ランジスタに前記定電流に基づく電流を供給する第四の
トランジスタと、を有するものとすることもできる。第
二のトランジスタへ供給される定電流は、定電流源、第
四のトランジスタ及び第三のトランジスタで適宜設定す
ることができるので、駆動電流に対して最適な定電流値
を任意に定めることができる。
【０００９】こうした本発明の電圧供給回路において、
前記電圧供給部は、前記第二のトランジスタと前記電圧
源との間に接続された負荷素子と、前記第二のトランジ
スタと前記負荷素子との接続点と前記第一のトランジス
タのベースとの間に設けられたダイオードと、を有する
ものとすることもできる。ダイオードにより第一のトラ
ンジスタのベース電流が速やかに制御され、第一のトラ
ンジスタを速やかにオン状態にすることができる。
前記電圧供給部は、前記第二のトランジスタと前記電圧
源との間に接続された負荷素子と、前記第二のトランジ
スタと前記負荷素子との接続点と前記第一のトランジス
タのベースとの間に設けられたダイオードと、を有する
ものとすることもできる。ダイオードにより第一のトラ
ンジスタのベース電流が速やかに制御され、第一のトラ
ンジスタを速やかにオン状態にすることができる。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態を実施
例を用いて説明する。図１は、本発明の一実施例である
電圧供給回路１００の構成の概略を示す構成図である。
例を用いて説明する。図１は、本発明の一実施例である
電圧供給回路１００の構成の概略を示す構成図である。
【００１１】実施例の電圧供給回路１００は、図示する
ように、ＰＮＰトランジスタＱ９を介して昇圧電圧源１
０からの昇圧電圧を駆動用ｎチャネルトランジスタＱ１
１のゲートへ供給する電圧供給部２０と、入力２２のオ
ンオフによりスイッチ動作を行なうＳＷ回路３０と、こ
のＳＷ回路３０のスイッチ動作によりＰＮＰトランジス
タＱ９へ駆動電流を供給する駆動電流供給部４０と、Ｓ
Ｗ回路３０のスイッチ動作によりＰＮＰトランジスタＱ
９とカレントミラーを構成するＰＮＰトランジスタＱ８
へ定電流を供給する定電流供給部５０と、駆動用ｎチャ
ネルトランジスタＱ１１のゲート電圧値に応じて駆動電
流供給部４０における駆動電流の供給を遮断する電流遮
断部６０とを備える。実施例の電圧供給回路１００で
は、ＳＷ回路３０や駆動電流供給部４０，定電流供給部
５０，電流遮断部６０へは５Ｖの電源電圧ＶＤＤが供給
されており、電圧供給部２０には昇圧電圧源１０から１
７Ｖ（ＶＤＤ＋１２Ｖ）の昇圧電圧が供給されている。
ように、ＰＮＰトランジスタＱ９を介して昇圧電圧源１
０からの昇圧電圧を駆動用ｎチャネルトランジスタＱ１
１のゲートへ供給する電圧供給部２０と、入力２２のオ
ンオフによりスイッチ動作を行なうＳＷ回路３０と、こ
のＳＷ回路３０のスイッチ動作によりＰＮＰトランジス
タＱ９へ駆動電流を供給する駆動電流供給部４０と、Ｓ
Ｗ回路３０のスイッチ動作によりＰＮＰトランジスタＱ
９とカレントミラーを構成するＰＮＰトランジスタＱ８
へ定電流を供給する定電流供給部５０と、駆動用ｎチャ
ネルトランジスタＱ１１のゲート電圧値に応じて駆動電
流供給部４０における駆動電流の供給を遮断する電流遮
断部６０とを備える。実施例の電圧供給回路１００で
は、ＳＷ回路３０や駆動電流供給部４０，定電流供給部
５０，電流遮断部６０へは５Ｖの電源電圧ＶＤＤが供給
されており、電圧供給部２０には昇圧電圧源１０から１
７Ｖ（ＶＤＤ＋１２Ｖ）の昇圧電圧が供給されている。
【００１２】ＳＷ回路３０は、ベースが入力２２と接続
されたＮＰＮトランジスタＱ１と、ＮＰＮトランジスタ
Ｑ１のコレクタと電源電圧ＶＤＤとの間に接続された抵
抗素子Ｒ１と、抵抗素子Ｒ２を介してＮＰＮトランジス
タＱ１のコレクタにベースが接続されたＮＰＮトランジ
スタＱ３と、抵抗素子Ｒ３を介してＮＰＮトランジスタ
Ｑ１のコレクタにベースが接続されコレクタが抵抗素子
Ｒ４を介して電源電圧ＶＤＤに接続されたＮＰＮトラン
ジスタＱ２とを備え、入力２２がオンとなったときにＮ
ＰＮトランジスタＱ２とＮＰＮトランジスタＱ３とをオ
フし、入力２２がオフとなったときにＮＰＮトランジス
タＱ２とＮＰＮトランジスタＱ３とをオンとする。
されたＮＰＮトランジスタＱ１と、ＮＰＮトランジスタ
Ｑ１のコレクタと電源電圧ＶＤＤとの間に接続された抵
抗素子Ｒ１と、抵抗素子Ｒ２を介してＮＰＮトランジス
タＱ１のコレクタにベースが接続されたＮＰＮトランジ
スタＱ３と、抵抗素子Ｒ３を介してＮＰＮトランジスタ
Ｑ１のコレクタにベースが接続されコレクタが抵抗素子
Ｒ４を介して電源電圧ＶＤＤに接続されたＮＰＮトラン
ジスタＱ２とを備え、入力２２がオンとなったときにＮ
ＰＮトランジスタＱ２とＮＰＮトランジスタＱ３とをオ
フし、入力２２がオフとなったときにＮＰＮトランジス
タＱ２とＮＰＮトランジスタＱ３とをオンとする。
【００１３】駆動電流供給部４０は、電圧供給部２０の
ＰＮＰトランジスタＱ８とＰＮＰトランジスタＱ９との
共通ベースに抵抗素子Ｒ６を介してコレクタが接続され
ると共にベースがＳＷ回路３０のＮＰＮトランジスタＱ
２のコレクタに接続されたＮＰＮトランジスタＱ５を備
える。したがって、ＮＰＮトランジスタＱ５は、ＮＰＮ
トランジスタＱ２がオフとなったとき、即ち入力２２が
オンとなったときにオンとなり、ＰＮＰトランジスタＱ
９のベースへ駆動電流を供給する。
ＰＮＰトランジスタＱ８とＰＮＰトランジスタＱ９との
共通ベースに抵抗素子Ｒ６を介してコレクタが接続され
ると共にベースがＳＷ回路３０のＮＰＮトランジスタＱ
２のコレクタに接続されたＮＰＮトランジスタＱ５を備
える。したがって、ＮＰＮトランジスタＱ５は、ＮＰＮ
トランジスタＱ２がオフとなったとき、即ち入力２２が
オンとなったときにオンとなり、ＰＮＰトランジスタＱ
９のベースへ駆動電流を供給する。
【００１４】電圧供給部２０は、エミッタが昇圧電圧源
１０に接続されコレクタが駆動用ｎチャネルトランジス
タＱ１１のゲートと接続されたＰＮＰトランジスタＱ９
と、ＰＮＰトランジスタＱ９とカレントミラーを構成す
るＰＮＰトランジスタＱ８と、ＰＮＰトランジスタＱ８
のベースにエミッタが接続されＰＮＰトランジスタＱ８
のコレクタにベースが接続されたＰＮＰトランジスタＱ
１０とを備え、昇圧電圧源１０からの昇圧電圧を駆動用
ｎチャネルトランジスタＱ１１のゲートに供給する。
１０に接続されコレクタが駆動用ｎチャネルトランジス
タＱ１１のゲートと接続されたＰＮＰトランジスタＱ９
と、ＰＮＰトランジスタＱ９とカレントミラーを構成す
るＰＮＰトランジスタＱ８と、ＰＮＰトランジスタＱ８
のベースにエミッタが接続されＰＮＰトランジスタＱ８
のコレクタにベースが接続されたＰＮＰトランジスタＱ
１０とを備え、昇圧電圧源１０からの昇圧電圧を駆動用
ｎチャネルトランジスタＱ１１のゲートに供給する。
【００１５】定電流供給部５０は、定電流源ＩＱ６と、
コレクタ及びベースが定電流源ＩＱ６に接続されたＮＰ
ＮトランジスタＱ６と、ＮＰＮトランジスタＱ６とカレ
ントミラーを構成しコレクタが電圧供給部２０のＰＮＰ
トランジスタＱ８のコレクタおよびＰＮＰトランジスタ
Ｑ１０のベースと接続されたＮＰＮトランジスタＱ７と
を備える。ＮＰＮトランジスタＱ６のベースとコレクタ
およびＮＰＮトランジスタＱ７のベースは、ＳＷ回路３
０のＮＰＮトランジスタＱ３のコレクタと接続されてお
り、ＮＰＮトランジスタＱ３がオフ、即ち入力２２がオ
ンとなったときに共にオンとなり、定電流源ＩＱ６から
の定電流が流れるようになっている。上述したように、
ＮＰＮトランジスタＱ７のコレクタはＰＮＰトランジス
タＱ８のコレクタおよびＰＮＰトランジスタＱ１０のベ
ースと接続されているから、ＮＰＮトランジスタＱ７が
オンとなって定電流源ＩＱ６に基づく定電流が流れる
と、ＰＮＰトランジスタＱ８にも定電流源ＩＱ６に基づ
く定電流が供給され、ＰＮＰトランジスタＱ８にも定電
流源ＩＱ６に基づく定電流が流れるようになる。なお、
定電流源ＩＱ６からの定電流値はＮＰＮトランジスタＱ
６やＮＰＮトランジスタＱ７を適宜設定することにより
任意に設定することができる。
コレクタ及びベースが定電流源ＩＱ６に接続されたＮＰ
ＮトランジスタＱ６と、ＮＰＮトランジスタＱ６とカレ
ントミラーを構成しコレクタが電圧供給部２０のＰＮＰ
トランジスタＱ８のコレクタおよびＰＮＰトランジスタ
Ｑ１０のベースと接続されたＮＰＮトランジスタＱ７と
を備える。ＮＰＮトランジスタＱ６のベースとコレクタ
およびＮＰＮトランジスタＱ７のベースは、ＳＷ回路３
０のＮＰＮトランジスタＱ３のコレクタと接続されてお
り、ＮＰＮトランジスタＱ３がオフ、即ち入力２２がオ
ンとなったときに共にオンとなり、定電流源ＩＱ６から
の定電流が流れるようになっている。上述したように、
ＮＰＮトランジスタＱ７のコレクタはＰＮＰトランジス
タＱ８のコレクタおよびＰＮＰトランジスタＱ１０のベ
ースと接続されているから、ＮＰＮトランジスタＱ７が
オンとなって定電流源ＩＱ６に基づく定電流が流れる
と、ＰＮＰトランジスタＱ８にも定電流源ＩＱ６に基づ
く定電流が供給され、ＰＮＰトランジスタＱ８にも定電
流源ＩＱ６に基づく定電流が流れるようになる。なお、
定電流源ＩＱ６からの定電流値はＮＰＮトランジスタＱ
６やＮＰＮトランジスタＱ７を適宜設定することにより
任意に設定することができる。
【００１６】電流遮断部６０は、駆動用ｎチャネルトラ
ンジスタＱ１１のゲートと接地との間に互いに直列に接
続された抵抗素子Ｒ７及び抵抗素子Ｒ８と、抵抗素子Ｒ
７と抵抗素子Ｒ８の分割電圧と参照電圧Ｖｒｅｆとの比
較を行なう比較器６１と、比較器における比較結果がゲ
ートに入力されコレクタが駆動電流供給部４０のＮＰＮ
トランジスタＱ５のベースに接続されるＮＰＮトランジ
スタＱ４とを備え、駆動用ｎチャネルトランジスタＱ１
１のゲート電圧値が参照電圧Ｖｒｅｆを超えると、ＮＰ
ＮトランジスタＱ４のベースに電圧が作用し、ＮＰＮト
ランジスタＱ４をオンとするようになっている。なお、
ＮＰＮトランジスタＱ４のコレクタはＮＰＮトランジス
タＱ５のベースに接続されているから、ＮＰＮトランジ
スタＱ４のオン動作に伴ってＮＰＮトランジスタＱ５が
オフする。
ンジスタＱ１１のゲートと接地との間に互いに直列に接
続された抵抗素子Ｒ７及び抵抗素子Ｒ８と、抵抗素子Ｒ
７と抵抗素子Ｒ８の分割電圧と参照電圧Ｖｒｅｆとの比
較を行なう比較器６１と、比較器における比較結果がゲ
ートに入力されコレクタが駆動電流供給部４０のＮＰＮ
トランジスタＱ５のベースに接続されるＮＰＮトランジ
スタＱ４とを備え、駆動用ｎチャネルトランジスタＱ１
１のゲート電圧値が参照電圧Ｖｒｅｆを超えると、ＮＰ
ＮトランジスタＱ４のベースに電圧が作用し、ＮＰＮト
ランジスタＱ４をオンとするようになっている。なお、
ＮＰＮトランジスタＱ４のコレクタはＮＰＮトランジス
タＱ５のベースに接続されているから、ＮＰＮトランジ
スタＱ４のオン動作に伴ってＮＰＮトランジスタＱ５が
オフする。
【００１７】次に、こうして構成された実施例の電圧供
給回路１００の動作について説明する。入力２２からオ
ン信号が入力されると、即ち、入力２２に論理ハイレベ
ルが入力されると、ＳＷ回路３０ではＮＰＮトランジス
タＱ１がオンとなると共にＮＰＮトランジスタＱ２とＮ
ＰＮトランジスタＱ３が共にオフとなる。ＮＰＮトラン
ジスタＱ２のオフに伴ってＮＰＮトランジスタＱ５のベ
ースに電圧が上昇するからＮＰＮトランジスタＱ５がオ
ンとなり、この結果、ＰＮＰトランジスタＱ９をオンと
する。すると、ＰＮＰトランジスタＱ９を介して昇圧電
圧源１０からの昇圧電圧が駆動用ｎチャネルトランジス
タＱ１１のゲートへ供給されるから、駆動用ｎチャネル
トランジスタＱ１１は速やかに負荷への通電を開始す
る。
給回路１００の動作について説明する。入力２２からオ
ン信号が入力されると、即ち、入力２２に論理ハイレベ
ルが入力されると、ＳＷ回路３０ではＮＰＮトランジス
タＱ１がオンとなると共にＮＰＮトランジスタＱ２とＮ
ＰＮトランジスタＱ３が共にオフとなる。ＮＰＮトラン
ジスタＱ２のオフに伴ってＮＰＮトランジスタＱ５のベ
ースに電圧が上昇するからＮＰＮトランジスタＱ５がオ
ンとなり、この結果、ＰＮＰトランジスタＱ９をオンと
する。すると、ＰＮＰトランジスタＱ９を介して昇圧電
圧源１０からの昇圧電圧が駆動用ｎチャネルトランジス
タＱ１１のゲートへ供給されるから、駆動用ｎチャネル
トランジスタＱ１１は速やかに負荷への通電を開始す
る。
【００１８】こうして駆動用ｎチャネルトランジスタＱ
１１のゲート電圧が上昇し、その電圧が電流遮断部６０
の比較器６１の参照電圧Ｖｒｅｆに相当する電圧より高
くなると、ＮＰＮトランジスタＱ４がオンとされ、これ
に伴ってＮＰＮトランジスタＱ５はオフとなる。しか
し、定電流供給部５０のＮＰＮトランジスタＱ７はオン
状態を維持しており、ＰＮＰトランジスタＱ８のコレク
タへ定電流を供給しているから、ＮＰＮトランジスタＱ
５がオフとなってもＰＮＰトランジスタＱ９はオン状態
を維持する。この結果、駆動用ｎチャネルトランジスタ
Ｑ１１もオン状態を維持する。ここで、ＰＮＰトランジ
スタＱ８に供給される定電流はＰＮＰトランジスタＱ９
のオン状態を維持し駆動用ｎチャネルトランジスタＱ１
１のオン状態を維持する程度の小さい電流で良いため、
定電流を駆動電流、即ちＮＰＮトランジスタＱ５に流れ
る電流より小さく設定することもできる。その結果、実
施例の電圧供給回路１００の消費電力を下げることがで
きる。
１１のゲート電圧が上昇し、その電圧が電流遮断部６０
の比較器６１の参照電圧Ｖｒｅｆに相当する電圧より高
くなると、ＮＰＮトランジスタＱ４がオンとされ、これ
に伴ってＮＰＮトランジスタＱ５はオフとなる。しか
し、定電流供給部５０のＮＰＮトランジスタＱ７はオン
状態を維持しており、ＰＮＰトランジスタＱ８のコレク
タへ定電流を供給しているから、ＮＰＮトランジスタＱ
５がオフとなってもＰＮＰトランジスタＱ９はオン状態
を維持する。この結果、駆動用ｎチャネルトランジスタ
Ｑ１１もオン状態を維持する。ここで、ＰＮＰトランジ
スタＱ８に供給される定電流はＰＮＰトランジスタＱ９
のオン状態を維持し駆動用ｎチャネルトランジスタＱ１
１のオン状態を維持する程度の小さい電流で良いため、
定電流を駆動電流、即ちＮＰＮトランジスタＱ５に流れ
る電流より小さく設定することもできる。その結果、実
施例の電圧供給回路１００の消費電力を下げることがで
きる。
【００１９】入力２２からオフ信号が入力されると、即
ち、入力２２に論理ローレベルが入力されると、ＳＷ回
路３０のＮＰＮトランジスタＱ１はオフとなり、これに
伴ってＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ
３は共にオンとなる。ＮＰＮトランジスタＱ３がオンと
なると、このＮＰＮトランジスタＱ３のコレクタにベー
スが接続されたＮＰＮトランジスタＱ６とＮＰＮトラン
ジスタＱ７は共にオフとなるから、これに伴って電圧供
給部２０のＰＮＰトランジスタＱ８とＰＮＰトランジス
タＱ９は共にオフとなる。この結果、駆動用ｎチャネル
トランジスタＱ１１のゲートに昇圧電圧源１０からの電
圧が作用しなくなるから、駆動用ｎチャネルトランジス
タＱ１１はオフとなり、負荷への電流の供給を停止す
る。
ち、入力２２に論理ローレベルが入力されると、ＳＷ回
路３０のＮＰＮトランジスタＱ１はオフとなり、これに
伴ってＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ
３は共にオンとなる。ＮＰＮトランジスタＱ３がオンと
なると、このＮＰＮトランジスタＱ３のコレクタにベー
スが接続されたＮＰＮトランジスタＱ６とＮＰＮトラン
ジスタＱ７は共にオフとなるから、これに伴って電圧供
給部２０のＰＮＰトランジスタＱ８とＰＮＰトランジス
タＱ９は共にオフとなる。この結果、駆動用ｎチャネル
トランジスタＱ１１のゲートに昇圧電圧源１０からの電
圧が作用しなくなるから、駆動用ｎチャネルトランジス
タＱ１１はオフとなり、負荷への電流の供給を停止す
る。
【００２０】以上説明した本実施例の電圧供給回路１０
０によれば、入力をオフ状態からオン状態にしたとき
に、駆動電流供給部４０から供給される駆動電流と定電
流供給部５０からＰＮＰトランジスタＱ８に供給される
定電流とによりＰＮＰトランジスタＱ９を速やかにオン
状態とするので、駆動用ｎチャネルトランジスタＱ１１
のゲート電圧を速やかに上昇させることができる。その
結果、駆動用ｎチャネルトランジスタＱ１１は速やかに
オン状態とすることができる。
０によれば、入力をオフ状態からオン状態にしたとき
に、駆動電流供給部４０から供給される駆動電流と定電
流供給部５０からＰＮＰトランジスタＱ８に供給される
定電流とによりＰＮＰトランジスタＱ９を速やかにオン
状態とするので、駆動用ｎチャネルトランジスタＱ１１
のゲート電圧を速やかに上昇させることができる。その
結果、駆動用ｎチャネルトランジスタＱ１１は速やかに
オン状態とすることができる。
【００２１】また、本実施例の電圧供給回路１００によ
れば、駆動用ｎチャネルトランジスタＱ１１のゲート電
圧値が参照電圧Ｖｒｅｆを超えるときに、電流遮断部６
０によって駆動電流の供給を遮断するから、駆動電流よ
り小さく設定された定電流をＰＮＰトランジスタＱ８に
供給して、ＰＮＰトランジスタＱ９のオン状態を維持す
ることにより、消費電力を下げることができる。また、
定電流を駆動電流より小さく設定し本実施例の電圧供給
回路１００を集積回路として半導体基板に形成した場合
には、ＰＮＰトランジスタＱ８及びＰＮＰトランジスタ
Ｑ９が飽和動作するために半導体基板内に流れる基板電
流を少なくすることができる。その結果、基板電流によ
る基板電位の上昇を抑えることができ、寄生トランジス
タの作動を抑えることができる。
れば、駆動用ｎチャネルトランジスタＱ１１のゲート電
圧値が参照電圧Ｖｒｅｆを超えるときに、電流遮断部６
０によって駆動電流の供給を遮断するから、駆動電流よ
り小さく設定された定電流をＰＮＰトランジスタＱ８に
供給して、ＰＮＰトランジスタＱ９のオン状態を維持す
ることにより、消費電力を下げることができる。また、
定電流を駆動電流より小さく設定し本実施例の電圧供給
回路１００を集積回路として半導体基板に形成した場合
には、ＰＮＰトランジスタＱ８及びＰＮＰトランジスタ
Ｑ９が飽和動作するために半導体基板内に流れる基板電
流を少なくすることができる。その結果、基板電流によ
る基板電位の上昇を抑えることができ、寄生トランジス
タの作動を抑えることができる。
【００２２】本実施例の電圧供給回路１００の電圧供給
部２０は、カレントミラーを構成するＰＮＰトランジス
タＱ８及びＰＮＰトランジスタＱ９と、これらの共通ゲ
ートをエミッタとしベースがＰＮＰトランジスタＱ８に
接続されるＰＮＰトランジスタＱ１０とを備えるものと
したが、図２に示すように、ＰＮＰトランジスタＱ１０
を無くしＰＮＰトランジスタＱ８のベースとコレクタを
接続したものとすることもできる。また、電圧供給部２
０は、図３に示すように、抵抗素子Ｒ９を介してＰＮＰ
トランジスタＱ８のエミッタを昇圧電圧源１０と接続
し、駆動電流供給部４０の抵抗Ｒ６（図１参照）とＰＮ
ＰトランジスタＱ８のベースとの間にダイオードＤ１を
設けるものとすることもできる。ダイオードＤ１により
ＰＮＰトランジスタＱ９のベース電流が速やかに流れ、
ＰＮＰトランジスタＱ９を速やかにオン状態にすること
ができる。また、電圧供給部２０は、図４に示すよう
に、図３のダイオードＤ１を無いものとすることもでき
る。
部２０は、カレントミラーを構成するＰＮＰトランジス
タＱ８及びＰＮＰトランジスタＱ９と、これらの共通ゲ
ートをエミッタとしベースがＰＮＰトランジスタＱ８に
接続されるＰＮＰトランジスタＱ１０とを備えるものと
したが、図２に示すように、ＰＮＰトランジスタＱ１０
を無くしＰＮＰトランジスタＱ８のベースとコレクタを
接続したものとすることもできる。また、電圧供給部２
０は、図３に示すように、抵抗素子Ｒ９を介してＰＮＰ
トランジスタＱ８のエミッタを昇圧電圧源１０と接続
し、駆動電流供給部４０の抵抗Ｒ６（図１参照）とＰＮ
ＰトランジスタＱ８のベースとの間にダイオードＤ１を
設けるものとすることもできる。ダイオードＤ１により
ＰＮＰトランジスタＱ９のベース電流が速やかに流れ、
ＰＮＰトランジスタＱ９を速やかにオン状態にすること
ができる。また、電圧供給部２０は、図４に示すよう
に、図３のダイオードＤ１を無いものとすることもでき
る。
【００２３】本実施例の電圧供給回路１００は、電源電
圧ＶＤＤから昇圧された電圧（ＶＤＤ＋１２Ｖ）を駆動
用ｎチャネルトランジスタＱ１１のゲートに供給するも
のであるが、昇圧電圧を供給するのに替えて電源電圧Ｖ
ＤＤを供給するものとすることもできる。
圧ＶＤＤから昇圧された電圧（ＶＤＤ＋１２Ｖ）を駆動
用ｎチャネルトランジスタＱ１１のゲートに供給するも
のであるが、昇圧電圧を供給するのに替えて電源電圧Ｖ
ＤＤを供給するものとすることもできる。
【００２４】以上、本発明の実施の形態について実施例
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、例えば、各トランジスタを相補
的なトランジスタに置き換えた形態など、本発明の要旨
を逸脱しない範囲内において、種々なる形態で実施し得
ることは勿論である。
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、例えば、各トランジスタを相補
的なトランジスタに置き換えた形態など、本発明の要旨
を逸脱しない範囲内において、種々なる形態で実施し得
ることは勿論である。
【図１】 実施例の電圧供給回路１００の構成の概略を
示す図である。
示す図である。
【図２】 電圧供給回路１００の電圧供給部２０の一変
形例を示す図である。
形例を示す図である。
【図３】 電圧供給回路１００の電圧供給部２０の一変
形例を示す図である。
形例を示す図である。
【図４】 電圧供給回路１００の電圧供給部２０の一変
形例を示す図である。
形例を示す図である。
１０ 昇圧電圧源、２０ 電圧供給部、２２ 入力、３
０ ＳＷ回路、４０駆動電流供給部、５０ 定電流供給
部、６０ 電流遮断部、６１ 比較器、Ｑ１１ 駆動用
ｎチャネルトランジスタ、１００ 電圧供給回路。
０ ＳＷ回路、４０駆動電流供給部、５０ 定電流供給
部、６０ 電流遮断部、６１ 比較器、Ｑ１１ 駆動用
ｎチャネルトランジスタ、１００ 電圧供給回路。
Claims (3)
- 【請求項１】 電圧源とゲート型半導体素子のゲートと
の間に設けられた第一のトランジスタの駆動電流を制御
することにより、前記電圧源から前記ゲートへの電圧の
供給を制御する電圧供給回路であって、 入力がオンとなったときに前記第一のトランジスタへ駆
動電流を供給する駆動電流供給部と、 前記第一のトランジスタとカレントミラーを構成する第
二のトランジスタを有し、該第二のトランジスタのオン
オフに伴い前記第一のトランジスタをオンオフする電圧
供給部と、 入力がオン状態のとき前記第二のトランジスタへ定電流
を供給して該第二のトランジスタをオン状態とし、入力
がオフ状態のとき前記第二のトランジスタへの定電流の
供給を遮断して該第二のトランジスタをオフ状態とする
定電流供給部と、 前記ゲートの電圧値が所定値を超えるとき前記駆動電流
供給部による駆動電流の供給を遮断する電流遮断部と、 を備える電圧供給回路。 - 【請求項２】 請求項１に記載の電圧供給回路であっ
て、 前記定電流供給部は、 定電流源と、 入力のオンオフに伴いオンオフされ、入力がオン状態の
とき前記定電流源から定電流を供給される第三のトラン
ジスタと、 該第三のトランジスタとカレントミラーを構成し、前記
第二のトランジスタに前記定電流に基づく電流を供給す
る第四のトランジスタと、 を有してなる電圧供給回路。 - 【請求項３】 請求項１又は２に記載の電圧供給回路で
あって、 前記電圧供給部は、 前記第二のトランジスタと前記電圧源との間に接続され
た負荷素子と、 前記第二のトランジスタと前記負荷素子との接続点と前
記第一のトランジスタのベースとの間に設けられたダイ
オードと、 を有してなる電圧供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138565A JP2001320263A (ja) | 2000-05-11 | 2000-05-11 | 電圧供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138565A JP2001320263A (ja) | 2000-05-11 | 2000-05-11 | 電圧供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320263A true JP2001320263A (ja) | 2001-11-16 |
Family
ID=18646155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000138565A Pending JP2001320263A (ja) | 2000-05-11 | 2000-05-11 | 電圧供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015231180A (ja) * | 2014-06-06 | 2015-12-21 | トヨタ自動車株式会社 | 駆動回路及び半導体装置 |
| JP2016086537A (ja) * | 2014-10-27 | 2016-05-19 | 三菱電機株式会社 | 駆動回路 |
-
2000
- 2000-05-11 JP JP2000138565A patent/JP2001320263A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015231180A (ja) * | 2014-06-06 | 2015-12-21 | トヨタ自動車株式会社 | 駆動回路及び半導体装置 |
| JP2016086537A (ja) * | 2014-10-27 | 2016-05-19 | 三菱電機株式会社 | 駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006237726A (ja) | モータ駆動用集積回路 | |
| JP2001168697A (ja) | 負荷駆動回路 | |
| JP2007328683A (ja) | 負荷駆動装置 | |
| JP5425818B2 (ja) | インジケータ駆動回路 | |
| KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
| JP2001320263A (ja) | 電圧供給回路 | |
| JP2006155501A (ja) | 電流制限回路、レギュレータ及びハイサイドスイッチ | |
| JP4557082B2 (ja) | 駆動トランジスタ制御回路 | |
| US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| TWI743752B (zh) | 具閘極電流再利用功能之氮化鎵雷射二極體驅動場效電晶體 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPH0263213A (ja) | パワースイッチ回路 | |
| JP2001094203A (ja) | レーザ駆動装置 | |
| JPH07202667A (ja) | 半導体装置 | |
| JP3275778B2 (ja) | 過電流保護回路 | |
| JP2006236223A (ja) | インターホン回路電源電力供給回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JPS62290110A (ja) | リアクタンス素子駆動回路 | |
| JPH0434585Y2 (ja) | ||
| US20040109268A1 (en) | Limiting circuit for a brushless dc motor | |
| JP2022189106A (ja) | 定電流回路 | |
| JP3239088B2 (ja) | 増幅回路 | |
| JPH0749869Y2 (ja) | トランジスタスイツチング回路 | |
| JP2004357022A (ja) | 駆動回路 |