JP2004357022A - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP2004357022A JP2004357022A JP2003152968A JP2003152968A JP2004357022A JP 2004357022 A JP2004357022 A JP 2004357022A JP 2003152968 A JP2003152968 A JP 2003152968A JP 2003152968 A JP2003152968 A JP 2003152968A JP 2004357022 A JP2004357022 A JP 2004357022A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- turned
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
【課題】入力信号に応じて出力端子に電流を供給する第1の出力トランジスタと入力信号に応じて出力端子から電流を引き込む第2の出力トランジスタとを有する駆動回路に関し、起動時に出力端子のレベルが立ち上がることがない駆動回路を提供することを目的とする。
【解決手段】本発明の駆動回路(100)は、入力信号(Vin)に応じて出力端子(Tout)に電流を供給する第1の出力トランジスタ(Q22)と、入力信号(Vin)に応じて出力端子(Tout)から電流を引き込む第2の出力トランジスタ(Q23)とを有し、さらに、第1の出力トランジスタ(Q22)のベース電位を制御するための電流を生成する制御電流生成回路(Q13、Q14、R2)を設け、電源投入時に、少なくとも電源電圧(Vcc)が第2の出力トランジスタ(Q23)がオンするまでの間、制御電流生成回路(Q13、Q14、R2)を停止させることを特徴とする。
【選択図】 図1
【解決手段】本発明の駆動回路(100)は、入力信号(Vin)に応じて出力端子(Tout)に電流を供給する第1の出力トランジスタ(Q22)と、入力信号(Vin)に応じて出力端子(Tout)から電流を引き込む第2の出力トランジスタ(Q23)とを有し、さらに、第1の出力トランジスタ(Q22)のベース電位を制御するための電流を生成する制御電流生成回路(Q13、Q14、R2)を設け、電源投入時に、少なくとも電源電圧(Vcc)が第2の出力トランジスタ(Q23)がオンするまでの間、制御電流生成回路(Q13、Q14、R2)を停止させることを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は駆動回路に係り、特に、入力信号に応じて出力端子に電流を供給する第1の出力トランジスタと入力信号に応じて出力端子から電流を引き込む第2の出力トランジスタとを有する駆動回路に関する。
【0002】
【従来の技術】
圧電トランスなどでは、パワーMOS(metal−oxide−semiconductor)電界効果トランジスタをスイッチングさせて、変圧を行っている。
【0003】
図3は圧電トランス駆動システムのブロック構成図を示す。
【0004】
圧電トランス駆動システム1は、IC(integrated circuit)チップ11、電界効果トランジスタ12、13から構成されている。図4に示すようにパワーMOS電界効果トランジスタを駆動させるための駆動回路はIC(integrated circuit)チップ化されており、このICチップはパワーMOS電界効果トランジスタを直接的に駆動可能な構成とされている。
【0005】
ICチップ11は、圧電トランス12に駆動信号を供給するMOS電界効果トランジスタM1、M2を駆動するためのICチップであり、制御回路21、第1の駆動回路22、第2の駆動回路23から構成されている。
【0006】
制御回路21は、発振回路を内蔵しており、コントロール端子Tcntからの制御信号に応じて発振周波数を制御し、発振周波数に応じてスイッチング信号及び反転スイッチング信号を生成している。制御回路21で生成されたスイッチング信号は、第2の駆動回路23に供給され、制御回路21で生成された反転スイッチング信号は、第1の駆動回路22に供給される。
【0007】
図4は従来の駆動回路の一例の回路構成図を示す。
【0008】
第1の駆動回路22は、電流源I11、I12、I13、トランジスタQ1〜Q3、Q11〜Q23、ダイオードD1、D2、抵抗R1〜R4から構成されている。
【0009】
入力端子Tinに供給される入力電圧Vinに応じて出力端子Toutから出力される出力電圧Voutが制御される。
【0010】
まず、入力電圧Vinがローレベルの場合について説明する。入力電圧Vinがローレベルのときには、トランジスタQ1はオフする。トランジスタQ1がオフすると、トランジスタQ2のベース電位はハイレベルとなるので、トランジスタQ2はオンする。トランジスタQ2がオンすると、トランジスタQ3のベース電位はローレベルとなるので、トランジスタQ3はオフする。トランジスタQ3がオフすると、トランジスタQ15、Q16のエミッタ電位がハイレベルとなり、トランジスタQ15、Q16はオンする。
【0011】
トランジスタQ15がオンすると、トランジスタQ17、Q18がオンする。トランジスタQ17、Q18がオンすることによりトランジスタQ21のベース電位がハイレベルとなるので、トランジスタQ21はオンする。トランジスタQ21がオンすることにより、トランジスタQ22のベース、及び、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路からトランジスタQ21のコレクタに電流が引き込まれるので、トランジスタQ22はオフする。
【0012】
一方、トランジスタQ16がオンすると、トランジスタQ19、Q20がオンする。トランジスタQ19、Q20がオンすることにより、トランジスタQ23のベース電位がハイレベルとなるので、トランジスタQ23はオンする。
【0013】
したがって、入力電圧Vinがローレベルのときには、トランジスタQ22がオフ、トランジスタQ23はオンする。トランジスタQ22がオフ、トランジスタQ23がオンすることにより、出力端子ToutからトランジスタQ23のコレクタに電流が引き込まれるので、出力電圧Voutはローレベル、略接地レベルとされる。出力電圧Voutがローレベルとされることにより、これに接続されるMOS電界効果トランジスタM1は、オフする。
【0014】
次に、入力電圧Vinがハイレベルの場合について説明する。入力電圧Vinがハイレベルのときには、トランジスタQ1はオンする。トランジスタQ1がオンすると、電流源I11から供給される電流がトランジスタQ1のコレクタに引き込まれるので、トランジスタQ2のベース電位はローレベルとなり、これによって、トランジスタQ2はオフする。トランジスタQ2がオフすると、電流源I12から供給される電流はトランジスタQ3のベースに供給され、トランジスタQ3のベース電位はハイレベルとなり、これによって、トランジスタQ3はオンする。トランジスタQ3がオンすると、トランジスタQ11、Q12及び抵抗R1から構成される定電流回路からトランジスタQ15、Q16のエミッタに供給される電流がトランジスタQ3のコレクタに引き込まれるので、トランジスタQ15、Q16のエミッタ電位がローレベルとなり、トランジスタQ15、Q16はオフする。
【0015】
また、トランジスタQ15がオフすると、トランジスタQ17、Q18がオフする。トランジスタQ17、Q18がオフすることによりトランジスタQ21のベース電位がローレベルとなるので、トランジスタQ21はオフする。トランジスタQ21がオフすることにより、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路の出力電流がトランジスタQ22のベースに供給されるので、トランジスタQ22のベース電位がハイレベルとなり、これによって、トランジスタQ22はオンする。
【0016】
一方、トランジスタQ16がオフすると、トランジスタQ19、Q20がオフする。トランジスタQ19、Q20がオフすることにより、トランジスタQ23のベース電位がローレベルとなるので、トランジスタQ23はオフする。
【0017】
したがって、入力電圧Vinがハイレベルのときには、トランジスタQ22がオン、トランジスタQ23はオフすることにより、出力端子Toutの出力電圧Voutは、ハイレベルとされる。
【0018】
出力電圧Voutがハイレベルとされると、これにゲートが接続されたMOS電界効果トランジスタM1はオンする。
【0019】
なお、第2の駆動回路23は第1の駆動回路22と同様な構成であり、入力電圧Vinの極性が逆極性となる。すなわち、第1の駆動回路22の入力電圧Vinがハイレベルのときには第2の駆動回路23の入力電圧Vinはローレベルとなり、第1の駆動回路22の入力電圧Vinがローレベルのときには第2の駆動回路23の入力電圧Vinはハイレベルとなる。
【0020】
【発明が解決しようとする課題】
しかるに、従来の駆動回路では、電源投入時にトランジスタQ13、Q14、及び、抵抗R2から構成される定電流回路がトランジスタQ21、Q23に先立って動作し、入力電圧Vinがローレベルであるにもかかわらず、トランジスタQ22のベース電位がハイレベルとなり、オンする。
【0021】
図5は第1の駆動回路22の電源電圧Vccに対する出力電圧Voutの特性を示す図である。図6は第1の駆動回路22の電源電圧Vcc及び出力電圧Voutの特性を示す図である。
【0022】
第1の駆動回路22は、電源電圧Vccが上昇し、トランジスタQ13、Q14のベース−エミッタ間電圧である略0.7〔V〕程度になると、トランジスタQ13、Q14が動作を開始する。このとき、ダイオードD1、D2はオフ状態であり、トランジスタQ15、Q16のベース−エミッタ間電圧はトランジスタのオン電圧である略0.7〔V〕以上にならない。このため、トランジスタQ15、Q16は、オフ状態である。よって、トランジスタQ21、Q23はオフ状態のままとなる。
【0023】
このため、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路からの電流はトランジスタQ21により引き込まれることなく、トランジスタQ23のベースに供給される。トランジスタQ23は、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路からの電流により駆動状態とされる。また、このとき、トランジスタQ23はオフ状態であるので、出力端子Toutの出力電圧Voutは、図5に示すように電源電圧Vccに比例して徐々の増加する。
【0024】
電源電圧Vccが、更に、上昇し、略2.1〔V〕になると、入力電圧Vinがローレベルであり、トランジスタQ3がオフ状態であるので、トランジスタQ15、Q16のベース−エミッタ間電圧が順方向電圧Vfになり、トランジスタQ15、Q16がオンする。トランジスタQ15、Q16がオンすると、トランジスタQ17〜Q20がオンする。これによって、トランジスタQ21がオンし、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路の出力電流がトランジスタQ21のコレクタに引き込まれ、トランジスタQ22のベース電位が低下する。したがって、トランジスタQ22がオフする。また、このとき、トランジスタQ23がオンするので、出力端子Toutの出力電圧Voutは、略接地レベルとなる。
【0025】
このため、電源電圧Vccの立ち上がり時に図6に示すように、入力電圧Vinがローレベルであるにもかかわらず、出力電圧Voutが一瞬、ハイレベルとなる。出力電圧Voutがハイレベルになることにより、駆動されるMOS電界効果トランジスタが一瞬オンすることになる。このとき、図3に示すようにMOS電界効果トランジスタを動作させている場合には、MOS電界効果トランジスタM1、M2が同時にオンし、MOS電界効果トランジスタM1、M2に貫通電流が流れる。これによって、消費電流が増大するなどの問題点があった。
【0026】
本発明は上記の点に鑑みてなされたもので、起動時に不要に出力端子のレベルが立ち上がることがない駆動回路を提供することを目的とする。
【0027】
【課題を解決するための手段】
本発明の駆動回路(100)は、入力信号(Vin)に応じて出力端子(Tout)に電流を供給する第1の出力トランジスタ(Q22)と、入力信号(Vin)に応じて出力端子(Tout)から電流を引き込む第2の出力トランジスタ(Q23)とを有し、さらに、第1の出力トランジスタ(Q22)のベース電位を制御するための電流を生成する制御電流生成回路(Q13、Q14、R2)を設け、電源投入時に、少なくとも電源電圧(Vcc)が第2の出力トランジスタ(Q23)がオンするまでの間、制御電流生成回路(Q13、Q14、R2)を停止させることを特徴とする。
【0028】
また、本発明は、出力端子(Tout)と基底電位(GND)との間に接続された抵抗(R5)を有することを特徴とする。
【0029】
さらに、本発明は、入力電圧(Vin)に応じて電流を引き込むバッファ回路(Q1〜Q3、I11、I12)と、バイアス電圧を生成するバイアス回路(D1、D2、I13)と、ベースがバイアス回路(D1、D2、I13)で生成されたバイアス電圧によりバイアスされ、エミッタ電位に応じてスイッチングされる第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)と、第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)のエミッタに駆動電流を供給する駆動電流生成回路(Q11、Q12、R1)と、第1のトランジスタ(Q15)のコレクタ電流に応じて制御電流生成回路(Q13、Q14、R2)で生成された電流を引き込む第1の制御回路(Q17、Q18、Q21、R3)と、第2のトランジスタ(Q16)のコレクタ電流に応じて第2の出力トランジスタ(Q23)をスイッチングする第2の制御回路(Q19、Q20、R4)とを有し、制御電流生成回路(Q13、Q14、R2)の動作を、少なくとも第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)のベース−エミッタ間電圧がオフ電圧の間は停止させることを特徴とする。
【0030】
また、本発明の制御電流生成回路(Q13、Q14、R2)は、一端が第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)のエミッタに接続された抵抗(R2)と、抵抗(R2)の他端にエミッタ及びベースが接続され、コレクタに電源電圧が印加された第1の電流生成用トランジスタ(Q13)と、第1の電流生成用トランジスタ(Q13)のベースにベースが接続され、エミッタに電源電圧(Vcc)が印加され、コレクタが第1の出力トランジスタ(Q22)及び第2の制御回路(Q17、Q18、Q21、R3)に接続された第2の電流生成用トランジスタ(Q14)とを有することを特徴とする。
【0031】
さらに、本発明の駆動回路は、出力端子(Tout)が電界効果トランジスタ(M1)のゲートに接続され、前記出力端子(Tout)に発生する出力電圧(Vout)により電界効果トランジスタ(M1)をスイッチングすることを特徴とする。
【0032】
本発明によれば、電源投入時に第1の出力トランジスタ(Q22)が入力電圧(Vin)によらずオンすることを防止できる。
【0033】
【発明の実施の形態】
なお、本実施例の全体構成は、図3と同じであるのでその説明は省略し、このでは、従来とはその構成が異なる駆動回路について説明を行う。
【0034】
図1は本発明の一実施例の回路構成図を示す。同図中、図4と同一構成部分には同一符号を付し、その説明は省略する。
【0035】
本実施例の駆動回路100は、抵抗R2の一端が接地ラインではなく、トランジスタQ3のコレクタ及びトランジスタQ15、Q16のエミッタに接続されるとともに、出力端子Toutと接地ラインとの間に抵抗R5を接続した構成とされている。
【0036】
まず、電源投入時の動作を説明する。
【0037】
電源投入時には、入力端子Tinに供給される入力電圧Vinはローレベルとされている。
【0038】
電源電圧Vccが少なくとも0.7〔V〕以下では、トランジスタQ11、Q12がオフ状態であるので、トランジスタQ15、Q16はオフ状態となる。また、このとき、トランジスタQ3はオフ状態であり、これによって、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路もオフ状態となる。
【0039】
また、トランジスタQ15、Q16がオフ状態であると、トランジスタQ17〜Q20はオフ状態となる。トランジスタQ17、Q18がオフ状態であるため、トランジスタQ21はオフ状態となる。このとき、トランジスタQ14、Q21が共にオフ状態となるので、トランジスタQ22はオフ状態となる。さらに、トランジスタQ19、Q20がオフ状態であるため、トランジスタQ23はオフ状態となる。したがって、出力端子Toutは抵抗R5を介して接地された状態となり、出力電圧Voutは接地レベル、すなわち、ローレベルとされる。このため、出力端子Toutにゲートが接続されたMOS電界効果トランジスタは、オフ状態が維持される。
【0040】
次に、電源電圧Vccが0.7〔V〕〜2.1〔V〕の間では、トランジスタQ11、Q12がオンする。このとき、トランジスタQ3は入力電圧Vinがローレベルであるので、電源電圧Vccによらずオフ状態に維持される。このとき、トランジスタQ11、Q12がオンするが、トランジスタQ15、Q16のベース−エミッタ間電圧VBEはオフ電圧が維持されるので、トランジスタQ15、Q16はオフ状態のままである。トランジスタQ15、Q16が共にオフ状態であるので、トランジスタQ17〜Q20はオフ状態である。
【0041】
トランジスタQ17、Q18がオフ状態であるため、トランジスタQ21はオフ状態となる。このとき、トランジスタQ14、Q21が共にオフ状態となるので、トランジスタQ22はオフ状態となる。さらに、トランジスタQ19、Q20がオフ状態であるため、トランジスタQ23はオフ状態となる。
【0042】
したがって、出力端子Toutは抵抗R5を介して接地された状態となり、出力電圧Voutは接地レベル、すなわち、ローレベルとされる。このため、出力端子Toutにゲートが接続されたMOS電界効果トランジスタM1は、オフ状態が維持される。
【0043】
次に、電源電圧Vccが2.1〔V〕以上になると、トランジスタQ15、Q16がオンする。なお、このとき、トランジスタQ3は入力電圧Vinがローレベルであるので、電源電圧Vccによらずオフ状態に維持されているので、抵抗R2の一端はハイレベルに維持され、よって、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路は停止状態が維持される。
【0044】
また、トランジスタQ15、Q16がオンすることによりトランジスタQ17〜Q20がオンする。トランジスタQ17、Q18がオンすることによりトランジスタQ21がオンする。トランジスタQ21がオンすることにより、トランジスタQ22のベースからトランジスタQ22のコレクタに電流が引き込まれ、また、このとき、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路は停止状態であるので、トランジスタQ22は確実にオフ状態に維持される。一方、トランジスタQ19、Q20がオンすることによりトランジスタQ23がオンする。
【0045】
本実施例によれば、電源投入時に入力電圧Vinがローレベルであるにもかかわらず、トランジスタQ22がオンして、出力端子Toutがハイレベルになることを防止できる。
【0046】
次に電源投入後の動作を説明する。
【0047】
電源投入後は、入力端子Tinに供給される入力電圧Vinに応じて出力端子Toutから出力される出力電圧Voutが制御される。
【0048】
まず、入力電圧Vinがローレベルの場合について説明する。入力電圧Vinがローレベルのときには、トランジスタQ1はオフする。トランジスタQ1がオフすると、トランジスタQ2のベース電位はハイレベルとなるので、トランジスタQ2はオンする。トランジスタQ2がオンすると、トランジスタQ3のベース電位はローレベルとなるので、トランジスタQ3はオフする。トランジスタQ3がオフすると、トランジスタQ15、Q16のエミッタ電位がハイレベルとなり、トランジスタQ15、Q16はオンする。
【0049】
トランジスタQ15がオンすると、トランジスタQ17、Q18がオンする。トランジスタQ17、Q18がオンすることによりトランジスタQ21のベース電位がハイレベルとなるので、トランジスタQ21はオンする。トランジスタQ21がオンすることにより、トランジスタQ22のベースからトランジスタQ21のコレクタに電流が引き込まれるので、トランジスタQ22はオフする。なお、このとき、トランジスタQ13、Q14は、トランジスタQ15、Q16のエミッタ電位がハイレベルであるので、オフする。
【0050】
一方、トランジスタQ16がオンすると、トランジスタQ19、Q20がオンする。トランジスタQ19、Q20がオンすることにより、トランジスタQ23のベース電位がハイレベルとなるので、トランジスタQ23はオンする。
【0051】
したがって、入力電圧Vinがローレベルのときには、トランジスタQ22がオフ、トランジスタQ23はオンする。トランジスタQ22がオフ、トランジスタQ23がオンすることにより、出力端子ToutからトランジスタQ23のコレクタに電流が引き込まれるので、出力電圧Voutはローレベル、略接地レベルとされる。
【0052】
出力電圧Voutがローレベルとされることにより、これに接続されるMOS電界効果トランジスタM1は、オフする。
【0053】
次に、入力電圧Vinがハイレベルの場合について説明する。入力電圧Vinがハイレベルのときには、トランジスタQ1はオンする。トランジスタQ1がオンすると、電流源I11から供給される電流がトランジスタQ1のコレクタに引き込まれるので、トランジスタQ2のベース電位はローレベルとなり、これによって、トランジスタQ2はオフする。トランジスタQ2がオフすると、電流源I12から供給される電流はトランジスタQ3のベースに供給され、トランジスタQ3のベース電位はハイレベルとなり、これによって、トランジスタQ3はオンする。トランジスタQ3がオンすると、トランジスタQ11、Q12及び抵抗R1から構成される定電流回路からトランジスタQ15、Q16のエミッタに供給される電流がトランジスタQ3のコレクタに引き込まれるので、トランジスタQ15、Q16のエミッタ電位がローレベルとなり、トランジスタQ15、Q16はオフする。なお、このとき、トランジスタQ3がオンすることにより、抵抗R2からも電流が引き込まれ、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路が動作し、トランジスタQ14のコレクタから電流が出力される。
【0054】
また、トランジスタQ15がオフすると、トランジスタQ17、Q18がオフする。トランジスタQ17、Q18がオフすることによりトランジスタQ21のベース電位がローレベルとなるので、トランジスタQ21はオフする。トランジスタQ21がオフすることにより、トランジスタQ14のコレクタ電流がトランジスタQ22のベースに供給されるので、トランジスタQ22のベース電位がハイレベルとなり、これによって、トランジスタQ22はオンする。
【0055】
一方、トランジスタQ16がオフすると、トランジスタQ19、Q20がオフする。トランジスタQ19、Q20がオフすることにより、トランジスタQ23のベース電位がローレベルとなるので、トランジスタQ23はオフする。
【0056】
したがって、入力電圧Vinがハイレベルのときには、トランジスタQ22がオン、トランジスタQ23はオフする。トランジスタQ22がオン、トランジスタQ23がオフすることにより、出力端子Toutの出力電圧Voutは、ハイレベルとされる。
【0057】
出力電圧Voutがハイレベルとされることにより、これにゲートが接続されたMOS電界効果トランジスタM1はオンする。
【0058】
本実施例によれば、電源投入後においては入力電圧Vinがオフ時にはトランジスタQ13、Q14、抵抗R2から構成される定電流回路がオフ状態となり、不要な電流が流れないので、消費電流を低減できる。
【0059】
図2は本実施例の駆動回路の電源電圧Vccに対する出力電圧Voutの特性を示す図である。
【0060】
本実施例の駆動回路100では、トランジスタQ3がオンしなければ、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路は動作しない。これによって、トランジスタQ22がトランジスタQ23より先にオンすることはない。
【0061】
したがって、第1の駆動回路22及び第2の駆動回路23を駆動回路100のような構成とすることにより、電源投入時に第1の駆動回路22及び第2の駆動回路23のトランジスタQ22が共にオンし、第1の駆動回路23及び第2の駆動回路23によりスイッチング制御されるMOS電界効果トランジスタM1、M2のゲートが共にハイレベルになり、オンすることがなく、よって、電界効果トランジスタM1、M2に貫通電流が流れることを防止できる。
【0062】
また、出力端子Toutと接地ラインとの間に抵抗R5を挿入することによりトランジスタQ22、Q23が共にオフ状態のときに、出力端子Toutが抵抗R5を介して接地レベルにできる。この抵抗R5により出力電圧Voutが図2に示すように接地レベルより僅かに上昇するが、出力電圧Voutを確実に接地レベルとすることができる。
【0063】
【発明の効果】
上述の如く、本発明によれば、出力制御手段により、電源投入時に第1の出力トランジスタがオンすることを防止できるので、電源投入時に出力端子のレベルが立ち上がることがなく、不要に貫通電流が流れることを防止できるなどの特長を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の駆動回路の回路構成図である。
【図2】電源電圧Vccに対する出力電圧Voutの特性を示す図である。
【図3】圧電トランス駆動システムのシステム構成図である。
【図4】従来の駆動回路の一例の回路構成図である。
【図5】電源電圧Vccに対する出力電圧Voutの特性を示す図である。
【図6】電源電圧Vcc及び出力電圧Voutの特性を示す図である。
【符号の説明】
1 圧電トランス駆動システム
100 駆動回路
Q1〜Q3、Q11〜Q23 トランジスタ、D1、D2 ダイオード
R1〜R5 抵抗、I11〜I13 電流源
Tin 入力端子、Tout 出力端子
【発明の属する技術分野】
本発明は駆動回路に係り、特に、入力信号に応じて出力端子に電流を供給する第1の出力トランジスタと入力信号に応じて出力端子から電流を引き込む第2の出力トランジスタとを有する駆動回路に関する。
【0002】
【従来の技術】
圧電トランスなどでは、パワーMOS(metal−oxide−semiconductor)電界効果トランジスタをスイッチングさせて、変圧を行っている。
【0003】
図3は圧電トランス駆動システムのブロック構成図を示す。
【0004】
圧電トランス駆動システム1は、IC(integrated circuit)チップ11、電界効果トランジスタ12、13から構成されている。図4に示すようにパワーMOS電界効果トランジスタを駆動させるための駆動回路はIC(integrated circuit)チップ化されており、このICチップはパワーMOS電界効果トランジスタを直接的に駆動可能な構成とされている。
【0005】
ICチップ11は、圧電トランス12に駆動信号を供給するMOS電界効果トランジスタM1、M2を駆動するためのICチップであり、制御回路21、第1の駆動回路22、第2の駆動回路23から構成されている。
【0006】
制御回路21は、発振回路を内蔵しており、コントロール端子Tcntからの制御信号に応じて発振周波数を制御し、発振周波数に応じてスイッチング信号及び反転スイッチング信号を生成している。制御回路21で生成されたスイッチング信号は、第2の駆動回路23に供給され、制御回路21で生成された反転スイッチング信号は、第1の駆動回路22に供給される。
【0007】
図4は従来の駆動回路の一例の回路構成図を示す。
【0008】
第1の駆動回路22は、電流源I11、I12、I13、トランジスタQ1〜Q3、Q11〜Q23、ダイオードD1、D2、抵抗R1〜R4から構成されている。
【0009】
入力端子Tinに供給される入力電圧Vinに応じて出力端子Toutから出力される出力電圧Voutが制御される。
【0010】
まず、入力電圧Vinがローレベルの場合について説明する。入力電圧Vinがローレベルのときには、トランジスタQ1はオフする。トランジスタQ1がオフすると、トランジスタQ2のベース電位はハイレベルとなるので、トランジスタQ2はオンする。トランジスタQ2がオンすると、トランジスタQ3のベース電位はローレベルとなるので、トランジスタQ3はオフする。トランジスタQ3がオフすると、トランジスタQ15、Q16のエミッタ電位がハイレベルとなり、トランジスタQ15、Q16はオンする。
【0011】
トランジスタQ15がオンすると、トランジスタQ17、Q18がオンする。トランジスタQ17、Q18がオンすることによりトランジスタQ21のベース電位がハイレベルとなるので、トランジスタQ21はオンする。トランジスタQ21がオンすることにより、トランジスタQ22のベース、及び、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路からトランジスタQ21のコレクタに電流が引き込まれるので、トランジスタQ22はオフする。
【0012】
一方、トランジスタQ16がオンすると、トランジスタQ19、Q20がオンする。トランジスタQ19、Q20がオンすることにより、トランジスタQ23のベース電位がハイレベルとなるので、トランジスタQ23はオンする。
【0013】
したがって、入力電圧Vinがローレベルのときには、トランジスタQ22がオフ、トランジスタQ23はオンする。トランジスタQ22がオフ、トランジスタQ23がオンすることにより、出力端子ToutからトランジスタQ23のコレクタに電流が引き込まれるので、出力電圧Voutはローレベル、略接地レベルとされる。出力電圧Voutがローレベルとされることにより、これに接続されるMOS電界効果トランジスタM1は、オフする。
【0014】
次に、入力電圧Vinがハイレベルの場合について説明する。入力電圧Vinがハイレベルのときには、トランジスタQ1はオンする。トランジスタQ1がオンすると、電流源I11から供給される電流がトランジスタQ1のコレクタに引き込まれるので、トランジスタQ2のベース電位はローレベルとなり、これによって、トランジスタQ2はオフする。トランジスタQ2がオフすると、電流源I12から供給される電流はトランジスタQ3のベースに供給され、トランジスタQ3のベース電位はハイレベルとなり、これによって、トランジスタQ3はオンする。トランジスタQ3がオンすると、トランジスタQ11、Q12及び抵抗R1から構成される定電流回路からトランジスタQ15、Q16のエミッタに供給される電流がトランジスタQ3のコレクタに引き込まれるので、トランジスタQ15、Q16のエミッタ電位がローレベルとなり、トランジスタQ15、Q16はオフする。
【0015】
また、トランジスタQ15がオフすると、トランジスタQ17、Q18がオフする。トランジスタQ17、Q18がオフすることによりトランジスタQ21のベース電位がローレベルとなるので、トランジスタQ21はオフする。トランジスタQ21がオフすることにより、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路の出力電流がトランジスタQ22のベースに供給されるので、トランジスタQ22のベース電位がハイレベルとなり、これによって、トランジスタQ22はオンする。
【0016】
一方、トランジスタQ16がオフすると、トランジスタQ19、Q20がオフする。トランジスタQ19、Q20がオフすることにより、トランジスタQ23のベース電位がローレベルとなるので、トランジスタQ23はオフする。
【0017】
したがって、入力電圧Vinがハイレベルのときには、トランジスタQ22がオン、トランジスタQ23はオフすることにより、出力端子Toutの出力電圧Voutは、ハイレベルとされる。
【0018】
出力電圧Voutがハイレベルとされると、これにゲートが接続されたMOS電界効果トランジスタM1はオンする。
【0019】
なお、第2の駆動回路23は第1の駆動回路22と同様な構成であり、入力電圧Vinの極性が逆極性となる。すなわち、第1の駆動回路22の入力電圧Vinがハイレベルのときには第2の駆動回路23の入力電圧Vinはローレベルとなり、第1の駆動回路22の入力電圧Vinがローレベルのときには第2の駆動回路23の入力電圧Vinはハイレベルとなる。
【0020】
【発明が解決しようとする課題】
しかるに、従来の駆動回路では、電源投入時にトランジスタQ13、Q14、及び、抵抗R2から構成される定電流回路がトランジスタQ21、Q23に先立って動作し、入力電圧Vinがローレベルであるにもかかわらず、トランジスタQ22のベース電位がハイレベルとなり、オンする。
【0021】
図5は第1の駆動回路22の電源電圧Vccに対する出力電圧Voutの特性を示す図である。図6は第1の駆動回路22の電源電圧Vcc及び出力電圧Voutの特性を示す図である。
【0022】
第1の駆動回路22は、電源電圧Vccが上昇し、トランジスタQ13、Q14のベース−エミッタ間電圧である略0.7〔V〕程度になると、トランジスタQ13、Q14が動作を開始する。このとき、ダイオードD1、D2はオフ状態であり、トランジスタQ15、Q16のベース−エミッタ間電圧はトランジスタのオン電圧である略0.7〔V〕以上にならない。このため、トランジスタQ15、Q16は、オフ状態である。よって、トランジスタQ21、Q23はオフ状態のままとなる。
【0023】
このため、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路からの電流はトランジスタQ21により引き込まれることなく、トランジスタQ23のベースに供給される。トランジスタQ23は、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路からの電流により駆動状態とされる。また、このとき、トランジスタQ23はオフ状態であるので、出力端子Toutの出力電圧Voutは、図5に示すように電源電圧Vccに比例して徐々の増加する。
【0024】
電源電圧Vccが、更に、上昇し、略2.1〔V〕になると、入力電圧Vinがローレベルであり、トランジスタQ3がオフ状態であるので、トランジスタQ15、Q16のベース−エミッタ間電圧が順方向電圧Vfになり、トランジスタQ15、Q16がオンする。トランジスタQ15、Q16がオンすると、トランジスタQ17〜Q20がオンする。これによって、トランジスタQ21がオンし、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路の出力電流がトランジスタQ21のコレクタに引き込まれ、トランジスタQ22のベース電位が低下する。したがって、トランジスタQ22がオフする。また、このとき、トランジスタQ23がオンするので、出力端子Toutの出力電圧Voutは、略接地レベルとなる。
【0025】
このため、電源電圧Vccの立ち上がり時に図6に示すように、入力電圧Vinがローレベルであるにもかかわらず、出力電圧Voutが一瞬、ハイレベルとなる。出力電圧Voutがハイレベルになることにより、駆動されるMOS電界効果トランジスタが一瞬オンすることになる。このとき、図3に示すようにMOS電界効果トランジスタを動作させている場合には、MOS電界効果トランジスタM1、M2が同時にオンし、MOS電界効果トランジスタM1、M2に貫通電流が流れる。これによって、消費電流が増大するなどの問題点があった。
【0026】
本発明は上記の点に鑑みてなされたもので、起動時に不要に出力端子のレベルが立ち上がることがない駆動回路を提供することを目的とする。
【0027】
【課題を解決するための手段】
本発明の駆動回路(100)は、入力信号(Vin)に応じて出力端子(Tout)に電流を供給する第1の出力トランジスタ(Q22)と、入力信号(Vin)に応じて出力端子(Tout)から電流を引き込む第2の出力トランジスタ(Q23)とを有し、さらに、第1の出力トランジスタ(Q22)のベース電位を制御するための電流を生成する制御電流生成回路(Q13、Q14、R2)を設け、電源投入時に、少なくとも電源電圧(Vcc)が第2の出力トランジスタ(Q23)がオンするまでの間、制御電流生成回路(Q13、Q14、R2)を停止させることを特徴とする。
【0028】
また、本発明は、出力端子(Tout)と基底電位(GND)との間に接続された抵抗(R5)を有することを特徴とする。
【0029】
さらに、本発明は、入力電圧(Vin)に応じて電流を引き込むバッファ回路(Q1〜Q3、I11、I12)と、バイアス電圧を生成するバイアス回路(D1、D2、I13)と、ベースがバイアス回路(D1、D2、I13)で生成されたバイアス電圧によりバイアスされ、エミッタ電位に応じてスイッチングされる第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)と、第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)のエミッタに駆動電流を供給する駆動電流生成回路(Q11、Q12、R1)と、第1のトランジスタ(Q15)のコレクタ電流に応じて制御電流生成回路(Q13、Q14、R2)で生成された電流を引き込む第1の制御回路(Q17、Q18、Q21、R3)と、第2のトランジスタ(Q16)のコレクタ電流に応じて第2の出力トランジスタ(Q23)をスイッチングする第2の制御回路(Q19、Q20、R4)とを有し、制御電流生成回路(Q13、Q14、R2)の動作を、少なくとも第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)のベース−エミッタ間電圧がオフ電圧の間は停止させることを特徴とする。
【0030】
また、本発明の制御電流生成回路(Q13、Q14、R2)は、一端が第1のトランジスタ(Q15)及び第2のトランジスタ(Q16)のエミッタに接続された抵抗(R2)と、抵抗(R2)の他端にエミッタ及びベースが接続され、コレクタに電源電圧が印加された第1の電流生成用トランジスタ(Q13)と、第1の電流生成用トランジスタ(Q13)のベースにベースが接続され、エミッタに電源電圧(Vcc)が印加され、コレクタが第1の出力トランジスタ(Q22)及び第2の制御回路(Q17、Q18、Q21、R3)に接続された第2の電流生成用トランジスタ(Q14)とを有することを特徴とする。
【0031】
さらに、本発明の駆動回路は、出力端子(Tout)が電界効果トランジスタ(M1)のゲートに接続され、前記出力端子(Tout)に発生する出力電圧(Vout)により電界効果トランジスタ(M1)をスイッチングすることを特徴とする。
【0032】
本発明によれば、電源投入時に第1の出力トランジスタ(Q22)が入力電圧(Vin)によらずオンすることを防止できる。
【0033】
【発明の実施の形態】
なお、本実施例の全体構成は、図3と同じであるのでその説明は省略し、このでは、従来とはその構成が異なる駆動回路について説明を行う。
【0034】
図1は本発明の一実施例の回路構成図を示す。同図中、図4と同一構成部分には同一符号を付し、その説明は省略する。
【0035】
本実施例の駆動回路100は、抵抗R2の一端が接地ラインではなく、トランジスタQ3のコレクタ及びトランジスタQ15、Q16のエミッタに接続されるとともに、出力端子Toutと接地ラインとの間に抵抗R5を接続した構成とされている。
【0036】
まず、電源投入時の動作を説明する。
【0037】
電源投入時には、入力端子Tinに供給される入力電圧Vinはローレベルとされている。
【0038】
電源電圧Vccが少なくとも0.7〔V〕以下では、トランジスタQ11、Q12がオフ状態であるので、トランジスタQ15、Q16はオフ状態となる。また、このとき、トランジスタQ3はオフ状態であり、これによって、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路もオフ状態となる。
【0039】
また、トランジスタQ15、Q16がオフ状態であると、トランジスタQ17〜Q20はオフ状態となる。トランジスタQ17、Q18がオフ状態であるため、トランジスタQ21はオフ状態となる。このとき、トランジスタQ14、Q21が共にオフ状態となるので、トランジスタQ22はオフ状態となる。さらに、トランジスタQ19、Q20がオフ状態であるため、トランジスタQ23はオフ状態となる。したがって、出力端子Toutは抵抗R5を介して接地された状態となり、出力電圧Voutは接地レベル、すなわち、ローレベルとされる。このため、出力端子Toutにゲートが接続されたMOS電界効果トランジスタは、オフ状態が維持される。
【0040】
次に、電源電圧Vccが0.7〔V〕〜2.1〔V〕の間では、トランジスタQ11、Q12がオンする。このとき、トランジスタQ3は入力電圧Vinがローレベルであるので、電源電圧Vccによらずオフ状態に維持される。このとき、トランジスタQ11、Q12がオンするが、トランジスタQ15、Q16のベース−エミッタ間電圧VBEはオフ電圧が維持されるので、トランジスタQ15、Q16はオフ状態のままである。トランジスタQ15、Q16が共にオフ状態であるので、トランジスタQ17〜Q20はオフ状態である。
【0041】
トランジスタQ17、Q18がオフ状態であるため、トランジスタQ21はオフ状態となる。このとき、トランジスタQ14、Q21が共にオフ状態となるので、トランジスタQ22はオフ状態となる。さらに、トランジスタQ19、Q20がオフ状態であるため、トランジスタQ23はオフ状態となる。
【0042】
したがって、出力端子Toutは抵抗R5を介して接地された状態となり、出力電圧Voutは接地レベル、すなわち、ローレベルとされる。このため、出力端子Toutにゲートが接続されたMOS電界効果トランジスタM1は、オフ状態が維持される。
【0043】
次に、電源電圧Vccが2.1〔V〕以上になると、トランジスタQ15、Q16がオンする。なお、このとき、トランジスタQ3は入力電圧Vinがローレベルであるので、電源電圧Vccによらずオフ状態に維持されているので、抵抗R2の一端はハイレベルに維持され、よって、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路は停止状態が維持される。
【0044】
また、トランジスタQ15、Q16がオンすることによりトランジスタQ17〜Q20がオンする。トランジスタQ17、Q18がオンすることによりトランジスタQ21がオンする。トランジスタQ21がオンすることにより、トランジスタQ22のベースからトランジスタQ22のコレクタに電流が引き込まれ、また、このとき、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路は停止状態であるので、トランジスタQ22は確実にオフ状態に維持される。一方、トランジスタQ19、Q20がオンすることによりトランジスタQ23がオンする。
【0045】
本実施例によれば、電源投入時に入力電圧Vinがローレベルであるにもかかわらず、トランジスタQ22がオンして、出力端子Toutがハイレベルになることを防止できる。
【0046】
次に電源投入後の動作を説明する。
【0047】
電源投入後は、入力端子Tinに供給される入力電圧Vinに応じて出力端子Toutから出力される出力電圧Voutが制御される。
【0048】
まず、入力電圧Vinがローレベルの場合について説明する。入力電圧Vinがローレベルのときには、トランジスタQ1はオフする。トランジスタQ1がオフすると、トランジスタQ2のベース電位はハイレベルとなるので、トランジスタQ2はオンする。トランジスタQ2がオンすると、トランジスタQ3のベース電位はローレベルとなるので、トランジスタQ3はオフする。トランジスタQ3がオフすると、トランジスタQ15、Q16のエミッタ電位がハイレベルとなり、トランジスタQ15、Q16はオンする。
【0049】
トランジスタQ15がオンすると、トランジスタQ17、Q18がオンする。トランジスタQ17、Q18がオンすることによりトランジスタQ21のベース電位がハイレベルとなるので、トランジスタQ21はオンする。トランジスタQ21がオンすることにより、トランジスタQ22のベースからトランジスタQ21のコレクタに電流が引き込まれるので、トランジスタQ22はオフする。なお、このとき、トランジスタQ13、Q14は、トランジスタQ15、Q16のエミッタ電位がハイレベルであるので、オフする。
【0050】
一方、トランジスタQ16がオンすると、トランジスタQ19、Q20がオンする。トランジスタQ19、Q20がオンすることにより、トランジスタQ23のベース電位がハイレベルとなるので、トランジスタQ23はオンする。
【0051】
したがって、入力電圧Vinがローレベルのときには、トランジスタQ22がオフ、トランジスタQ23はオンする。トランジスタQ22がオフ、トランジスタQ23がオンすることにより、出力端子ToutからトランジスタQ23のコレクタに電流が引き込まれるので、出力電圧Voutはローレベル、略接地レベルとされる。
【0052】
出力電圧Voutがローレベルとされることにより、これに接続されるMOS電界効果トランジスタM1は、オフする。
【0053】
次に、入力電圧Vinがハイレベルの場合について説明する。入力電圧Vinがハイレベルのときには、トランジスタQ1はオンする。トランジスタQ1がオンすると、電流源I11から供給される電流がトランジスタQ1のコレクタに引き込まれるので、トランジスタQ2のベース電位はローレベルとなり、これによって、トランジスタQ2はオフする。トランジスタQ2がオフすると、電流源I12から供給される電流はトランジスタQ3のベースに供給され、トランジスタQ3のベース電位はハイレベルとなり、これによって、トランジスタQ3はオンする。トランジスタQ3がオンすると、トランジスタQ11、Q12及び抵抗R1から構成される定電流回路からトランジスタQ15、Q16のエミッタに供給される電流がトランジスタQ3のコレクタに引き込まれるので、トランジスタQ15、Q16のエミッタ電位がローレベルとなり、トランジスタQ15、Q16はオフする。なお、このとき、トランジスタQ3がオンすることにより、抵抗R2からも電流が引き込まれ、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路が動作し、トランジスタQ14のコレクタから電流が出力される。
【0054】
また、トランジスタQ15がオフすると、トランジスタQ17、Q18がオフする。トランジスタQ17、Q18がオフすることによりトランジスタQ21のベース電位がローレベルとなるので、トランジスタQ21はオフする。トランジスタQ21がオフすることにより、トランジスタQ14のコレクタ電流がトランジスタQ22のベースに供給されるので、トランジスタQ22のベース電位がハイレベルとなり、これによって、トランジスタQ22はオンする。
【0055】
一方、トランジスタQ16がオフすると、トランジスタQ19、Q20がオフする。トランジスタQ19、Q20がオフすることにより、トランジスタQ23のベース電位がローレベルとなるので、トランジスタQ23はオフする。
【0056】
したがって、入力電圧Vinがハイレベルのときには、トランジスタQ22がオン、トランジスタQ23はオフする。トランジスタQ22がオン、トランジスタQ23がオフすることにより、出力端子Toutの出力電圧Voutは、ハイレベルとされる。
【0057】
出力電圧Voutがハイレベルとされることにより、これにゲートが接続されたMOS電界効果トランジスタM1はオンする。
【0058】
本実施例によれば、電源投入後においては入力電圧Vinがオフ時にはトランジスタQ13、Q14、抵抗R2から構成される定電流回路がオフ状態となり、不要な電流が流れないので、消費電流を低減できる。
【0059】
図2は本実施例の駆動回路の電源電圧Vccに対する出力電圧Voutの特性を示す図である。
【0060】
本実施例の駆動回路100では、トランジスタQ3がオンしなければ、トランジスタQ13、Q14及び抵抗R2から構成される定電流回路は動作しない。これによって、トランジスタQ22がトランジスタQ23より先にオンすることはない。
【0061】
したがって、第1の駆動回路22及び第2の駆動回路23を駆動回路100のような構成とすることにより、電源投入時に第1の駆動回路22及び第2の駆動回路23のトランジスタQ22が共にオンし、第1の駆動回路23及び第2の駆動回路23によりスイッチング制御されるMOS電界効果トランジスタM1、M2のゲートが共にハイレベルになり、オンすることがなく、よって、電界効果トランジスタM1、M2に貫通電流が流れることを防止できる。
【0062】
また、出力端子Toutと接地ラインとの間に抵抗R5を挿入することによりトランジスタQ22、Q23が共にオフ状態のときに、出力端子Toutが抵抗R5を介して接地レベルにできる。この抵抗R5により出力電圧Voutが図2に示すように接地レベルより僅かに上昇するが、出力電圧Voutを確実に接地レベルとすることができる。
【0063】
【発明の効果】
上述の如く、本発明によれば、出力制御手段により、電源投入時に第1の出力トランジスタがオンすることを防止できるので、電源投入時に出力端子のレベルが立ち上がることがなく、不要に貫通電流が流れることを防止できるなどの特長を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の駆動回路の回路構成図である。
【図2】電源電圧Vccに対する出力電圧Voutの特性を示す図である。
【図3】圧電トランス駆動システムのシステム構成図である。
【図4】従来の駆動回路の一例の回路構成図である。
【図5】電源電圧Vccに対する出力電圧Voutの特性を示す図である。
【図6】電源電圧Vcc及び出力電圧Voutの特性を示す図である。
【符号の説明】
1 圧電トランス駆動システム
100 駆動回路
Q1〜Q3、Q11〜Q23 トランジスタ、D1、D2 ダイオード
R1〜R5 抵抗、I11〜I13 電流源
Tin 入力端子、Tout 出力端子
Claims (5)
- 入力信号に応じて出力端子に電流を供給する第1の出力トランジスタと、該入力信号に応じて該出力端子から電流を引き込む第2の出力トランジスタとを有する駆動回路であって、
前記第1の出力トランジスタのベース電位を制御するための電流を生成する制御電流生成回路を有し、
電源投入時に、少なくとも電源電圧が前記第2の出力トランジスタがオンするまでの間、前記制御電流生成回路を停止させることを特徴とする駆動回路。 - 前記出力端子と基底電位との間に接続された抵抗を有することを特徴とする請求項1記載の駆動回路。
- 入力電圧に応じて電流を引き込むバッファ回路と、
バイアス電圧を生成するバイアス回路と、
ベースが前記バイアス回路で生成されたバイアス電圧によりバイアスされ、エミッタ電位に応じてスイッチングされる第1のトランジスタ及び第2のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタのエミッタに駆動電流を供給する駆動電流生成回路と、
前記第1のトランジスタのコレクタ電流に応じて前記制御電流生成回路で生成された電流を引き込む第1の制御回路と、
前記第2のトランジスタのコレクタ電流に応じて前記第2の出力トランジスタをスイッチングする第2の制御回路とを有し、
前記制御電流生成回路の動作を、少なくとも前記第1のトランジスタ及び前記第2のトランジスタのベース−エミッタ間電圧がオフ電圧の間は停止させることを特徴とする請求項1又は2記載の駆動回路。 - 前記制御電流生成回路は、一端が前記第1のトランジスタ及び前記第2のトランジスタのエミッタに接続された抵抗と、
前記抵抗の他端にエミッタ及びベースが接続され、コレクタに電源電圧が印加された第1の電流生成用トランジスタと、
前記トランジスタのベースにベースが接続され、エミッタに電源電圧が印加され、コレクタが前記第1の出力トランジスタ及び前記第2の制御回路に接続された第2の電流生成用トランジスタとを有することを特徴とする請求項3記載の駆動回路。 - 前記出力端子が電界効果トランジスタのゲートに接続され、前記出力端子に発生する出力電圧により電界効果トランジスタをスイッチングすることを特徴とする請求項1乃至4のいずれか一項記載の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152968A JP2004357022A (ja) | 2003-05-29 | 2003-05-29 | 駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152968A JP2004357022A (ja) | 2003-05-29 | 2003-05-29 | 駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004357022A true JP2004357022A (ja) | 2004-12-16 |
Family
ID=34048058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003152968A Pending JP2004357022A (ja) | 2003-05-29 | 2003-05-29 | 駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004357022A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060303A (ja) * | 2007-08-30 | 2009-03-19 | Sanyo Electric Co Ltd | 増幅回路 |
-
2003
- 2003-05-29 JP JP2003152968A patent/JP2004357022A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060303A (ja) * | 2007-08-30 | 2009-03-19 | Sanyo Electric Co Ltd | 増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001168697A (ja) | 負荷駆動回路 | |
JP2011135603A (ja) | レベルシフト回路 | |
US4716305A (en) | Switching device having a feedback means for rendering a control circuit inoperative in response to a current supply circuit being inoperative | |
JP2002244749A (ja) | 基準電圧回路 | |
JP4557082B2 (ja) | 駆動トランジスタ制御回路 | |
JP2004357022A (ja) | 駆動回路 | |
JP2003150255A (ja) | 電源回路 | |
JPH07321621A (ja) | 半導体集積回路 | |
JP2004310760A (ja) | 第一のノード電圧と第二のノード電圧をシーケンスする為のシステム | |
JP4941045B2 (ja) | カレントミラー回路 | |
JPH07202667A (ja) | 半導体装置 | |
JP5250753B2 (ja) | 負荷駆動回路 | |
JP2000081919A (ja) | 起動回路 | |
JP2003188711A (ja) | バイアス回路及び電源装置 | |
JP4522125B2 (ja) | 基準電圧発生回路 | |
JP4760608B2 (ja) | 出力トランジスタの駆動制御装置 | |
JP4449860B2 (ja) | 電源供給用スイッチ装置とそれを用いた電子機器 | |
US7656218B2 (en) | Signal output circuit and semiconductor integrated circuit | |
JP2005157616A (ja) | 基準電圧発生回路 | |
KR100244473B1 (ko) | 씨모스/이씨엘 변환회로 | |
JP2001320263A (ja) | 電圧供給回路 | |
JP2005149338A (ja) | 基準電圧回路 | |
JP2005332164A (ja) | バイアス回路 | |
JP3593737B2 (ja) | 半導体集積回路 | |
KR100407300B1 (ko) | 습도센서구동회로 |