CN107228967A - 电流检测电路 - Google Patents

Abstract

课题在于提供能够以低消耗电流检测出电流测定电阻中流过既定电流的情况的电流检测电路。解决方案在于具备：基准电压电路，包括具有不同阈值电压的两个NMOS晶体管和电阻，在该电阻产生基准电压；以及比较输出电路，由与构成基准电压电路的串联连接的PMOS晶体管、NMOS晶体管及电阻同样串联连接的PMOS晶体管、NMOS晶体管及测定用电阻组成，输出比较结果。

Description

电流检测电路

技术领域

本发明关于电流检测电路，特别关于检测出电流测定电阻中流过既定电流的情况的电流检测电路。

背景技术

图2示出现有的电流检测电路200的电路图。

现有的电流检测电路200具备：电流流入端子203、基准端子202、电流测定电阻241、以及电流检测部251。

电流检测部251由电压输入端子204、基准端子电压输入端子206、基准电压电路20、电压比较电路261和输出端子205构成。

电流流入端子203和基准端子202经电流测定电阻241而连接，进而，与电压输入端子204和基准端子电压输入端子206分别连接。

基准电压电路20设在基准端子电压输入端子206与电压比较电路261的负输入端子之间，向电压比较电路261的负输入端子供给以基准端子电压输入端子206的电压为基准的基准电压Vref。电压输入端子204与电压比较电路261的正输入端子连接，电压比较电路261的输出与输出端子205连接。

如上述地构成的现有的电流检测电路200如下进行动作。

测定电流从电流流入端子203经由电流测定电阻241而流向基准端子202，从而在电流测定电阻241的一端产生的电压被输入电压输入端子204，由电压比较电路261比较该输入电压和基准电压Vref。

若测定电流达到检测电流值，则电压输入端子204的电压会超过基准电压Vref，因此电压比较电路261的输出成为高电平，从输出端子205输出高电平的电流检测信号（例如，参照专利文献1的图2）。

【现有技术文献】

【专利文献】

【专利文献1】日本特开2005－241463号公报。

发明内容

【发明要解决的课题】

如上述的现有的电流检测电路200中，电压比较电路261通常至少具备差动放大电路和缓冲电路而构成，因此电压比较电路261中的消耗电流较大。

另外，为了小型化和低成本化，电流测定电阻241优选采用尽量低的电阻值的电阻。然而，若电流测定电阻241的电阻值较低，则测定电流流过时在电流测定电阻241产生的电压变低，因此与该电压比较的基准电压电路20的电压Vref也有必要设为较低的电压值。因此，虽然未图示，但是基准电压电路20构成为以泄放（Breeder）电阻将在内部作成的固定电压分压到十分之一左右，从而输出0.1V以下的电压的基准电压Vref。为了使用泄放电阻生成如此低的电压值的基准电压Vref，必须使电流流过连接在电源端子与GND端子之间的泄放电阻，牵涉到消耗电流的增加。

如此，在现有的电流检测电路200中，存在消耗电流会变得非常大这一课题。

【用于解决课题的方案】

本发明的电流检测电路，其特征在于具备：基准电压电路，包括具有不同阈值电压的两个NMOS晶体管和电阻，在该电阻产生基准电压；以及比较输出电路，由与构成基准电压电路的串联连接的PMOS晶体管、NMOS晶体管及电阻同样串联连接的PMOS晶体管、NMOS晶体管及测定用电阻组成，输出比较结果。

【发明效果】

依据本发明的电流检测电路，与现有的电流检测电路相比，能够减少从电源端子向GND端子的电流通路。因此，能够比现有的电流检测电路还削减消耗电流。

附图说明

【图1】是示出本实施方式的电流检测电路的电路图。

【图2】是示出现有的电流检测电路的电路图。

具体实施方式

以下，参照附图，对本实施方式进行说明。

图1是示出本实施方式的电流检测电路100的电路图。

本实施方式的电流检测电路100，由电源端子101、GND端子102、测定电流输入端子103、电流测定电阻连接端子104、输出端子105、PMOS晶体管113、NMOS晶体管123及124、电流测定电阻141、和基准电压电路10构成。PMOS晶体管113和NMOS晶体管123构成比较输出电路。

电源端子101从电源被供给正的电压，GND端子102从电源被供给负的电压。

基准电压电路10具备PMOS晶体管111及112、NMOS晶体管121及122、和电阻131及132而构成。

PMOS晶体管111、112及113的栅极共同连接，源极与电源端子101共同连接。NMOS晶体管121的栅极与PMOS晶体管111的漏极连接，源极与GND端子102连接。电阻131的一端与PMOS晶体管111的漏极连接，另一端与NMOS晶体管121的漏极连接。NMOS晶体管122的漏极与PMOS晶体管112的漏极连接，栅极与NMOS晶体管121的漏极连接。电阻132连接在NMOS晶体管122的源极与GND端子102之间。

NMOS晶体管123的漏极与输出端子105及PMOS晶体管113的漏极连接，栅极与NMOS晶体管122的栅极连接。电流测定电阻连接端子104与测定电流输入端子103及NMOS晶体管123的源极连接。电流测定电阻141的一端与电流测定电阻连接端子104连接，另一端与GND端子102连接。NMOS晶体管124的栅极与电阻131的一端连接，漏极与电流测定电阻连接端子104连接，源极与GND端子102连接。

NMOS晶体管121及124具有通常的阈值电压，NMOS晶体管122及123的阈值电压比NMOS晶体管121及124还低。

如上述地构成的电流检测电路100中，利用由PMOS晶体管112和PMOS晶体管111构成的电流反射镜电路，基准电压电路10中流过阈值电压低的NMOS晶体管122的电流被拷贝到 PMOS晶体管111的漏极电流。该PMOS晶体管111的漏极电流经由电阻131流过作为通常的阈值电压的NMOS晶体管121。

在此，使NMOS晶体管122和NMOS晶体管121的驱动能力相同，在两NMOS晶体管进行饱和动作的情况下，两NMOS晶体管的过驱动（Overdrive）电压变得相同。因此，施加在电阻131和电阻132的电压的总计值成为两NMOS晶体管的阈值电压之差。因而，能够在NMOS晶体管122和电阻132的连接点N生成比两NMOS晶体管的阈值电压之差还低的电压的基准电压VREF。

此外，若相对于电阻131的电阻值使电阻132的电阻值较低，则能够进一步降低基准电压VREF的电压值。

因基准电压VREF施加到电阻132而流动的电流，经由PMOS晶体管112被拷贝到PMOS晶体管113的漏极电流。

在NMOS晶体管123所流动的漏极电流比PMOS晶体管113的漏极电流还大的情况下，输出端子105成为电流测定电阻连接端子104的电压，成为接近GND端子102的电压的值。另一方面，在NMOS晶体管123所流动的漏极电流比PMOS晶体管113的漏极电流还小的情况下，输出端子105成为电源端子101的电压。

在此例如，将PMOS晶体管111和PMOS晶体管112和PMOS晶体管113的驱动能力设定为相同，将NMOS晶体管122和NMOS晶体管123的驱动能力设定为相同，将NMOS晶体管121和NMOS晶体管124的驱动能力设定为相同。

由此，在电流测定电阻141的电压比基准电压VREF还低的情况下，NMOS晶体管123所流动的漏极电流变得比PMOS晶体管113的漏极电流还大，因此从输出端子105输出接近GND端子102的电压的电压。在电流测定电阻141的电压比基准电压VREF还高的情况下，NMOS晶体管123所流动的漏极电流变得比PMOS晶体管113的漏极电流还小，因此从输出端子105输出电源端子101的电压。

另外，与PMOS晶体管113的漏极电流相同的电流被拷贝到NMOS晶体管124。因此，PMOS晶体管113的漏极电流流向NMOS晶体管124，不会流过电流测定电阻141。因而，在电流测定电阻141仅流过从测定电流输入端子103输入的电流，因此能够排除测定电流以外的误差电流的影响。

依据如上述的本实施方式的电流检测电路100，无需如现有的电流检测电路那样，使用需要较多的从电源端子向GND端子的电流通路的电压比较电路，而比较基准电压VREF和由使用电流测定电阻的I－V转换产生的电压，能够检测出电流测定电阻中流过既定电流的情况。因而，能够大幅削减消耗电流。

此外，在本实施方式中，设各PMOS晶体管或各NMOS晶体管的驱动能力为相同而进行了说明，但不限于此。例如，只要PMOS晶体管112与PMOS晶体管113的驱动能力比和NMOS晶体管122与NMOS晶体管123的驱动能力比相同即可，另外例如，只要NMOS晶体管124所流出的电流与PMOS晶体管113所流出的电流相同即可。

另外，电阻132的电阻值只要对应PMOS晶体管112和PMOS晶体管111的镜像（Miller）比变更即可。

进而，在本实施方式中，由于两NMOS晶体管的阈值电压的温度变化大致相等，所以相对于温度，施加到电阻131或电阻132的电压不会变化。另外，通过设电阻131和电阻132为相同的材料，施加到电阻132的电压相对于温度不会变化。因而，也能得到能够以GND端子102基准生成在连接点N温度变化少的基准电压VREF这一效果。

标号说明

10　基准电压电路；101　电源端子；102　GND端子；103　测定电流输入端子；104　电流测定电阻连接端子；105　输出端子；111、112、113　PMOS晶体管；121、124　NMOS晶体管；122、123　低阈值NMOS晶体管；131、132　电阻元件；141　电流测定电阻。

Claims (3)

1.一种电流检测电路，其特征在于具备：

第1NMOS晶体管；

具有比所述第1NMOS晶体管的阈值电压低的阈值电压的第2NMOS晶体管；

具有与所述第2NMOS晶体管串联连接的第1PMOS晶体管和电阻并且在所述电阻产生基准电压的基准电压电路；

以与所述第1PMOS晶体管、所述第2NMOS晶体管及所述电阻同样的关系连接的第2PMOS晶体管、第3NMOS晶体管及测定用电阻；以及

设在所述第2PMOS晶体管的漏极和所述第3NMOS晶体管的漏极的输出端子，

所述第2PMOS晶体管的栅极与所述第1PMOS晶体管的栅极连接，所述第3NMOS晶体管的栅极与所述第2PMOS晶体管的栅极连接，

将在所述电阻产生的电压和因从测定电流输入端子流过所述测定用电阻的电流而产生的电压进行比较后的结果，从所述输出端子输出。

2.一种电流检测电路，其特征在于具备：

电源端子；

GND端子；

测定电流输入端子；

输出端子；

栅极共同连接并且源极与所述电源端子共同连接的第1至第3PMOS晶体管；

栅极与所述第1PMOS晶体管的漏极连接并且源极与所述GND端子连接的第1NMOS晶体管；

一端与所述第1PMOS晶体管的漏极连接并且另一端与所述第1NMOS晶体管的漏极连接的第1电阻；

漏极与所述第2PMOS晶体管的漏极连接并且栅极与所述第1NMOS晶体管的漏极连接的、具有比所述第1NMOS晶体管的阈值电压还低的阈值电压的第2NMOS晶体管；

连接在所述第2NMOS晶体管的源极与所述GND端子之间的第2电阻；

漏极与所述输出端子及所述第3PMOS晶体管的漏极连接并且栅极与所述第2NMOS晶体管的栅极连接的、具有与所述第2NMOS晶体管的阈值电压相同的阈值电压的第3NMOS晶体管；

一端与所述测定电流输入端子及所述第3NMOS晶体管的源极连接并且另一端与所述GND端子连接的电流测定电阻；以及

栅极与所述第1电阻的一端连接、漏极与所述电流测定电阻的一端连接并且源极与所述GND端子连接的第4NMOS晶体管。

3.如权利要求2所述的电流检测电路，其特征在于：

所述第2电阻的电阻值为比所述第1电阻还低的电阻值。